JP2001267469A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2001267469A
JP2001267469A JP2000079359A JP2000079359A JP2001267469A JP 2001267469 A JP2001267469 A JP 2001267469A JP 2000079359 A JP2000079359 A JP 2000079359A JP 2000079359 A JP2000079359 A JP 2000079359A JP 2001267469 A JP2001267469 A JP 2001267469A
Authority
JP
Japan
Prior art keywords
heat sink
resin
semiconductor device
semiconductor element
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000079359A
Other languages
English (en)
Other versions
JP4253992B2 (ja
Inventor
Yoshimi Nakase
中瀬  好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000079359A priority Critical patent/JP4253992B2/ja
Publication of JP2001267469A publication Critical patent/JP2001267469A/ja
Application granted granted Critical
Publication of JP4253992B2 publication Critical patent/JP4253992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 一面側に半導体素子を装着した放熱板を、そ
の他面が露出するように樹脂でモールドしてなる樹脂封
止型半導体装置において、簡単な構成にて、半導体素子
に加わる型締め力を低減しつつ、樹脂モールド時の放熱
板の露出面における樹脂ばりの発生を防止する。 【解決手段】 上側放熱板40の周辺部には、該放熱板
40における他の部位よりも変形しやすい変形部として
の溝部44が全周に渡って連続して形成されており、成
形型80によって該放熱板40を他面42側から押圧し
たときに、該放熱板40における溝部44から外周側の
部位が、押圧方向に曲がって成形型80の内面に密着す
るようになっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一面側に半導体素
子を装着した放熱板を、その他面が露出するように樹脂
でモールドしてなる樹脂封止型半導体装置に関する。
【0002】
【従来の技術】この種の樹脂封止型半導体装置として
は、例えば、特開平6−291223号公報において、
半導体素子の放熱性を向上させるために、半導体素子の
両面に放熱板を装着したものを、成形型内に収容して樹
脂モールドし、それぞれの放熱板の外側の面を樹脂部か
ら露出させるようにしたものが、提案されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来のものでは、放熱板の反りや厚さの変動(特に、放熱
板が薄くなった場合)により、放熱板と成形型(モール
ド金型)の内面(キャビティ面)との間の密着性が不十
分となり、その隙間へ樹脂が漏れて、放熱板の露出面に
樹脂が付着する現象(以下、樹脂ばりと言う)が発生
し、本来の放熱面積が得られなくなってしまうという不
具合が発生する。
【0004】また、放熱板が厚い場合には、放熱板自体
が変形しにくいものとなるため、モールド金型の型締め
力が半導体素子に、強く加わることになり、半導体素子
の特性悪化や破壊といった半導体素子への損傷が懸念さ
れる。なお、上記の問題は、半導体素子の両面に放熱板
を装着したものに限らず、半導体素子の一面のみに放熱
板を装着した樹脂封止型半導体装置においても、同様に
発生する。
【0005】そこで、本発明は上記問題に鑑み、一面側
に半導体素子が装着された放熱板を、成形型内に収容
し、放熱板の他面が露出するように樹脂でモールドして
なる樹脂封止型半導体装置において、簡単な構成にて、
半導体素子に加わる型締め力を低減しつつ、樹脂モール
ド時における樹脂ばりの発生を防止することを目的とす
る。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、請求項1〜請求項5記載の発明においては、放熱板
(40)の周辺部に、該放熱板における他の部位よりも
変形しやすい変形部(44)を形成し、成形型(80)
によって放熱板を他面(42)側から締め付けて押圧し
たときに、放熱板における変形部から外周側の部位が、
その押圧方向に曲がって成形型の内面に密着するように
なっていることを特徴としている。
【0007】本発明によれば、成形型(80)で放熱板
(40)を他面(42)側から押圧して、放熱板の他面
(42)に成形型の内面を密着させる際、変形部(4
4)を起点にその外周側の部位が押圧方向に曲がること
により、成形型の内面が、放熱板の他面の周辺部を押圧
方向に押し込む形となる。これにより、成形型の内面と
放熱板の他面の周辺部とが確実に密着するため、両者間
の隙間を無くすことができ、放熱板の他面と成形型との
間に樹脂が入り込むのを防止できる。
【0008】また、成形型(80)による締め付け力
(型締め力)は、放熱板(40)の一面(41)側に設
けられた半導体素子(10)に対しては、変形部(4
4)の変形によって緩衝される。よって、本発明によれ
ば、放熱板に変形部を形成するだけの簡単な構成にて、
半導体素子に加わる型締め力を低減しつつ、樹脂モール
ド時の放熱板の他面(42)即ち露出面における樹脂ば
りの発生を防止することができる。
【0009】ここで、請求項2の発明のように、変形部
は、放熱板(40)における他の部位よりも厚さが薄い
薄肉部(44)として構成することができ、この薄肉部
としては、請求項3の発明のように、溝部(44)とす
ることができる。
【0010】また、請求項4の発明のように、変形部
(44)を、放熱板(40)の周辺部の全周に渡って連
続して形成したものとすれば、上記した変形部の変形
を、より確実に実現することができる。さらに、請求項
5の発明のように、変形部(44)を、放熱板(40)
における半導体素子(10)の装着領域(43)よりも
外周側に形成すれば、半導体素子に加わる成形型(8
0)による締め付け力(型締め力)を、より低減するこ
とができる。
【0011】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0012】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1は、本実施形態に係る半導体装
置100を示す概略断面図であり、樹脂モールド前の状
態を示す。なお、モールド後の樹脂ボディ70の外形
は、図中、破線にて示す。
【0013】10は矩形チップ状をなす半導体素子(例
えばIGBT(絶縁ゲート型バイポーラトランジスタ)
等)であり、この半導体素子10は、その表面(一面)
11及び裏面(他面)12に電極(図示せず)を有す
る。この半導体素子10の裏面12には、ろう材(例え
ば、はんだ)20を用いて、放熱板(下側放熱板)30
の一面31側が装着されている。また、半導体素子10
の表面11には、同じくろう材20を用いて、放熱板
(上側放熱板)40の一面41側が装着されている。
【0014】これら放熱板30、40は、例えば、銅、
アルミニウム、タングステン、モリブデン等の伝熱性の
良好な材料を用いて矩形板状に形成されたものである。
ここで、上側放熱板40における半導体素子10との接
触部(半導体素子の装着領域)43は、該放熱板40の
一面41にて突出したものとなっている。
【0015】また、上側放熱板40の一面41の周端縁
からやや内側の位置、即ち、上側放熱板40の一面41
の周辺部には、溝部(本発明でいう変形部)44が形成
されており、この溝部44の部分は、該放熱板40にお
ける他の部位よりも厚さが薄く変形しやすい薄肉部とし
て構成されている。
【0016】本例では、この溝部44は、上側放熱板4
0の一面41における接触部43よりも外周側の周辺部
に、全周に渡って連続して形成されており、上側放熱板
40の一面41上からみて、環状に形成された溝であ
る。この溝部44は、例えば上側放熱板40に対して、
プレス等の機械加工あるいはエッチング加工等を施すこ
とにより、形成されている。
【0017】また、半導体素子10の表面11のうち、
上側放熱板40の接触部43と接触していない部位に
は、半導体素子10の制御信号電極(パッド、図示せ
ず)が形成されており、この制御信号電極は、外部と電
気的に接続されるリード50に対して、金やアルミニウ
ム等のボンディングワイヤ60にて接続されている。
【0018】この図1に示す半導体装置100は、下側
放熱板30の一面31に、ろう材20にて半導体素子1
0を装着し、上記制御信号電極とリード50とをワイヤ
ボンディングにて結線した後、上側放熱板40をろう材
20にて半導体素子10に装着することにより、形成さ
れる。
【0019】その後、図2に示す樹脂モールド工程を行
う。ここまで形成された状態の半導体装置をモールド金
型(成形型)80に入れ、例えばエポキシ樹脂等よりな
る樹脂でモールドすることにより、樹脂ボディ(図1
中、破線図示、本発明でいう樹脂))70で封止された
樹脂封止型半導体装置が構成される。
【0020】このとき、上下の放熱板30、40の他面
(露出面)32、42が、樹脂ボディ70の上下の外面
より露出しており、また、リード50の先端側が樹脂ボ
ディ70の側面から外部に導出されている。これによ
り、半導体素子10は、外部と信号のやり取りを可能と
するとともに、各放熱板30、40の他面32、42か
ら、半導体素子10にて発生した熱を良好に放熱するこ
とができる。
【0021】ところで、本実施形態では、上側放熱板4
0の周辺部に、該放熱板40における他の部位よりも変
形しやすい変形部としての溝部44を形成しており、そ
れによって、金型80によって放熱板40を締め付けて
他面42側から押圧したときに、放熱板40における溝
部44から外周側の部位を、押圧方向(締め付け方向)
に曲げつつ金型80の内面に密着させるようになってい
る。
【0022】この溝部44の効果について、図2に示す
樹脂モールド工程の説明図(概略断面図)を参照して、
より具体的に述べる。樹脂モールド工程に使用されるモ
ールド金型80は、上型81と下型82とから構成さ
れ、それら上型81と下型82との間に、樹脂ボディ7
0の外形に相当する空間部としてのキャビティ83が形
成されている。
【0023】この樹脂モールド工程では、図1に示す半
導体装置100を、例えば、下型82上の所定位置にセ
ットし、その状態からモールド金型80の型合わせ、型
締めを行う。これにて、図2に示す様に、半導体装置1
00が、キャビティ83内に収納された状態となる。
【0024】そして、この時、上述のように、上型81
が上側放熱板40の他面(露出面)42の周端縁に当接
し、モールド金型80の締め付け力(型締め力)によ
り、放熱板40を図2中の下方に押圧するようになる。
これにより、放熱板40の溝部44から外側の周端縁の
みが変形して押圧方向に曲がり、上型81の内面(成形
型の内面)即ちキャビティ83の面が、上側放熱板40
の他面42の周辺部を締め付け方向に押し込む形とな
る。
【0025】この状態で、キャビティ83内に、例えば
エポキシ樹脂が注入されて硬化される。この際、モール
ド金型80の型締め力を受けて、上側放熱板40の溝部
44から外側の周端縁のみが変形してキャビティ83の
面に確実に密着しているので、仮に上側放熱板40に反
りや寸法公差が生じていても、該キャビティ面との間の
隙間が塞がれ、樹脂が侵入することが無くなる。
【0026】このように、本実施形態によれば、成形型
80の内面と上側放熱板40の他面42の周辺部との間
の隙間を無くし、両者の密着性を向上させることができ
るため、上側放熱板40の他面42と成形型80との間
に樹脂が入り込むのを防止できる。また、成形型80に
よる締め付け力(型締め力)は、上側放熱板40の一面
41側に設けられた半導体素子10に対しては、溝部4
4の変形によって緩衝される。
【0027】よって、本実施形態によれば、上側放熱板
40に溝部(変形部)44を形成するだけの簡単な構成
にて、半導体素子10に加わる型締め力を低減しつつ、
樹脂モールド時の放熱板40の露出面42における樹脂
ばりの発生を防止することができる。
【0028】また、本実施形態によれば、溝部44を、
上側放熱板40の周辺部の全周に渡って連続して形成し
ているため、上側放熱板40における溝部44から外側
の周端縁の変形を、より確実に実現することができる。
さらに、溝部44を、上側放熱板40における接触部4
3(半導体素子10の装着領域)よりも外周側に形成し
ているため、半導体素子10に加わる型締め力を、より
低減することができる。
【0029】(他の実施形態)なお、上記実施形態で
は、溝部(変形部)44は、上側放熱板40の周辺部の
全周に連続して形成されているが、成形型による締め付
け時に、変形部が締め付け方向に変形しつつ、放熱板の
他面の周辺部が成形型の内面に隙間無く密着するように
なっているものであれば、部分的に形成されていても良
い。例えば、放熱板40の周辺部に破線状の環形状に形
成したものでも良い。
【0030】また、溝部44は、上側放熱板40の他面
42に形成されていても良いし、一面41と他面42の
両方に形成された構成(つまり、くびれ形状)となって
いても良い。また、溝部は下側放熱板30の周辺部にも
形成されていても良い。また、変形部は溝部でなくと
も、他の部位よりも変形しやすければ良い。例えば、放
熱板40において溝部44よりも外周側部位の厚さを内
周側部位よりも厚さを薄くした薄肉部としても良い。
【0031】以上述べてきたように、本発明は、放熱板
の外周縁部を、放熱板における他の部位に比べて、成形
型内にて放熱板を締め付けたときに、成形型の内面と密
着して締め付け方向に曲がり変形しやすくしたことを主
たる特徴とするものであり、半導体素子の表裏両面を放
熱板で挟んだ構造以外にも、半導体素子の表面のみまた
は裏面のみに放熱板を装着した半導体装置にも適用可能
である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置を示す概略
断面図である。
【図2】上記実施形態に係る樹脂モールド工程を説明す
るための概略断面図である。
【符号の説明】
10…半導体素子、30…下側放熱板、31…下側放熱
板の一面、32…下側放熱板の他面(露出面)、40…
上側放熱板、41…上側放熱板の一面、42…上側放熱
板の他面(露出面)、43…上側放熱板における半導体
素子との接触部、44…溝部、60…樹脂ボディ、80
…モールド金型(成形型)。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一面(31、41)側に半導体素子(1
    0)が装着された放熱板(30、40)を、成形型(8
    0)内に収容し、前記放熱板の他面(32、42)が露
    出するように樹脂(70)でモールドしてなる樹脂封止
    型半導体装置において、 前記放熱板(40)の周辺部には、前記放熱板における
    他の部位よりも変形しやすい変形部(44)が形成され
    ており、 前記成形型によって前記放熱板を前記他面側から押圧し
    たときに、前記放熱板における前記変形部から外周側の
    部位が、その押圧方向に曲がって前記成形型の内面に密
    着するようになっていることを特徴とする樹脂封止型半
    導体装置。
  2. 【請求項2】 前記変形部は、前記放熱板(40)にお
    ける他の部位よりも厚さが薄い薄肉部(44)であるこ
    とを特徴とする請求項1に記載の樹脂封止型半導体装
    置。
  3. 【請求項3】 前記薄肉部は、溝部(44)であること
    を特徴とする請求項2に記載の樹脂封止型半導体装置。
  4. 【請求項4】 前記変形部(44)は、前記放熱板(4
    0)の周辺部の全周に渡って連続して形成されているこ
    とを特徴とする請求項1ないし3のいずれか1つに記載
    の樹脂封止型半導体装置。
  5. 【請求項5】 前記変形部(44)は、前記放熱板(4
    0)における前記半導体素子(10)の装着領域(4
    3)よりも外周側に形成されていることを特徴とする請
    求項1ないし4のいずれか1つに記載の樹脂封止型半導
    体装置。
JP2000079359A 2000-03-16 2000-03-16 樹脂封止型半導体装置 Expired - Fee Related JP4253992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079359A JP4253992B2 (ja) 2000-03-16 2000-03-16 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079359A JP4253992B2 (ja) 2000-03-16 2000-03-16 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2001267469A true JP2001267469A (ja) 2001-09-28
JP4253992B2 JP4253992B2 (ja) 2009-04-15

Family

ID=18596615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079359A Expired - Fee Related JP4253992B2 (ja) 2000-03-16 2000-03-16 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4253992B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927167B2 (en) 2002-12-11 2005-08-09 Denso Corporation Method for manufacturing semiconductor device having controlled surface roughness
US7190054B2 (en) 2003-02-19 2007-03-13 Denso Corporation Semiconductor module having inner pressure release portion
CN1319161C (zh) * 2003-03-26 2007-05-30 株式会社电装 半导体器件
JP2008244238A (ja) * 2007-03-28 2008-10-09 Toyota Industries Corp 半導体装置
KR100995478B1 (ko) 2002-02-07 2010-11-22 프리스케일 세미컨덕터, 인크. 패키지형 반도체 디바이스 및 그 형성 방법
JP2014056916A (ja) * 2012-09-12 2014-03-27 Mitsubishi Electric Corp 半導体装置、および半導体装置の製造方法
JP2015115510A (ja) * 2013-12-13 2015-06-22 トヨタ自動車株式会社 半導体モジュール
CN107026107A (zh) * 2016-02-02 2017-08-08 东和株式会社 电子部件的制造装置及制造方法以及电子部件
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
US11410905B2 (en) * 2019-03-18 2022-08-09 International Business Machines Corporation Optimized weight heat spreader for an electronic package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995478B1 (ko) 2002-02-07 2010-11-22 프리스케일 세미컨덕터, 인크. 패키지형 반도체 디바이스 및 그 형성 방법
US6927167B2 (en) 2002-12-11 2005-08-09 Denso Corporation Method for manufacturing semiconductor device having controlled surface roughness
US7190054B2 (en) 2003-02-19 2007-03-13 Denso Corporation Semiconductor module having inner pressure release portion
CN1319161C (zh) * 2003-03-26 2007-05-30 株式会社电装 半导体器件
JP2008244238A (ja) * 2007-03-28 2008-10-09 Toyota Industries Corp 半導体装置
JP2014056916A (ja) * 2012-09-12 2014-03-27 Mitsubishi Electric Corp 半導体装置、および半導体装置の製造方法
JP2015115510A (ja) * 2013-12-13 2015-06-22 トヨタ自動車株式会社 半導体モジュール
CN107026107A (zh) * 2016-02-02 2017-08-08 东和株式会社 电子部件的制造装置及制造方法以及电子部件
JP2017139278A (ja) * 2016-02-02 2017-08-10 Towa株式会社 電子部品の製造装置及び製造方法並びに電子部品
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
JP2019024032A (ja) * 2017-07-24 2019-02-14 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
US11410905B2 (en) * 2019-03-18 2022-08-09 International Business Machines Corporation Optimized weight heat spreader for an electronic package

Also Published As

Publication number Publication date
JP4253992B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
JPH02306639A (ja) 半導体装置の樹脂封入方法
KR100428271B1 (ko) 집적회로패키지와그제조방법
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001267469A (ja) 樹脂封止型半導体装置
JP3532693B2 (ja) 半導体装置
JPH06151657A (ja) 半導体装置及びその製造方法
JP2000236060A (ja) 半導体装置
JP2004335493A (ja) 半導体装置の実装構造
JPH05166979A (ja) 半導体装置及びその製造方法
JP2006319084A (ja) 半導体装置
JPH10313081A (ja) 半導体装置およびその製造方法
JP2604885B2 (ja) 樹脂封止型半導体装置
JP2765507B2 (ja) 樹脂封止型半導体装置の製造方法
JP2003007933A (ja) 樹脂封止型半導体装置
JPH05275570A (ja) 半導体装置
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JPH11330116A (ja) 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JPH06244335A (ja) 樹脂封止型半導体装置
JP2000068439A (ja) 樹脂封止型半導体装置
JPH08153844A (ja) 半導体装置
JPS61194861A (ja) 樹脂封止型半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置
JP2006049682A (ja) 半導体装置及びその製造方法
JP2937251B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees