JP4253992B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP4253992B2 JP4253992B2 JP2000079359A JP2000079359A JP4253992B2 JP 4253992 B2 JP4253992 B2 JP 4253992B2 JP 2000079359 A JP2000079359 A JP 2000079359A JP 2000079359 A JP2000079359 A JP 2000079359A JP 4253992 B2 JP4253992 B2 JP 4253992B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- semiconductor device
- heat sink
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子の両面に放熱板を装着するものであって、一面側に半導体素子を装着した放熱板を、その他面が露出するように樹脂でモールドしてなる樹脂封止型半導体装置に関する。
【0002】
【従来の技術】
この種の樹脂封止型半導体装置としては、例えば、特開平6−291223号公報において、半導体素子の放熱性を向上させるために、半導体素子の両面に放熱板を装着したものを、成形型内に収容して樹脂モールドし、それぞれの放熱板の外側の面を樹脂部から露出させるようにしたものが、提案されている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来のものでは、放熱板の反りや厚さの変動(特に、放熱板が薄くなった場合)により、放熱板と成形型(モールド金型)の内面(キャビティ面)との間の密着性が不十分となり、その隙間へ樹脂が漏れて、放熱板の露出面に樹脂が付着する現象(以下、樹脂ばりと言う)が発生し、本来の放熱面積が得られなくなってしまうという不具合が発生する。
【0004】
また、放熱板が厚い場合には、放熱板自体が変形しにくいものとなるため、モールド金型の型締め力が半導体素子に、強く加わることになり、半導体素子の特性悪化や破壊といった半導体素子への損傷が懸念される。
【0005】
そこで、本発明は上記問題に鑑み、半導体素子の両面に放熱板を装着するものであって、一面側に半導体素子が装着された放熱板を、成形型内に収容し、放熱板の他面が露出するように樹脂でモールドしてなる両面樹脂封止型半導体装置において、簡単な構成にて、半導体素子に加わる型締め力を低減しつつ、樹脂モールド時における樹脂ばりの発生を防止することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1〜請求項5記載の発明においては、半導体素子(10)の一面(11)に上側放熱板(40)の一面(41)を装着し、半導体素子(10)の他面(12)に下側放熱板(30)の一面(31)を装着したものを、成形型(80)内に収容し、両放熱板の他面(32、42)が露出するように樹脂(70)でモールドしてなる樹脂封止型半導体装置において、上側放熱板(40)の周辺部に、該上側放熱板における他の部位よりも変形しやすい変形部(44)を形成し、上側放熱板の一面を、半導体素子の一面と接触する部位と接触していない部位とを有するものとし、半導体素子の一面のうち上側放熱板の一面と接触していない部位に、半導体素子の電極を形成し、成形型(80)によって上側放熱板を他面(42)側から締め付けて押圧したときに、上側放熱板における変形部から外周側の部位が、その押圧方向に曲がって成形型の内面に密着するようになっていることを特徴としている。
【0007】
本発明によれば、成形型(80)で上側放熱板(40)を他面(42)側から押圧して、上側放熱板の他面(42)に成形型の内面を密着させる際、変形部(44)を起点にその外周側の部位が押圧方向に曲がることにより、成形型の内面が、上側放熱板の他面の周辺部を押圧方向に押し込む形となる。これにより、成形型の内面と上側放熱板の他面の周辺部とが確実に密着するため、両者間の隙間を無くすことができ、上側放熱板の他面と成形型との間に樹脂が入り込むのを防止できる。
【0008】
また、成形型(80)による締め付け力(型締め力)は、上側放熱板(40)の一面(41)側に設けられた半導体素子(10)に対しては、変形部(44)の変形によって緩衝される。よって、本発明によれば、上側放熱板に変形部を形成するだけの簡単な構成にて、半導体素子に加わる型締め力を低減しつつ、樹脂モールド時の上側放熱板の他面(42)即ち露出面における樹脂ばりの発生を防止することができる。
【0009】
ここで、請求項2の発明のように、変形部は、上側放熱板(40)における他の部位よりも厚さが薄い薄肉部(44)として構成することができ、この薄肉部としては、請求項3の発明のように、溝部(44)とすることができる。
【0010】
また、請求項4の発明のように、変形部(44)を、上側放熱板(40)の周辺部の全周に渡って連続して形成したものとすれば、上記した変形部の変形を、より確実に実現することができる。さらに、請求項5の発明のように、変形部(44)を、上側放熱板(40)における半導体素子(10)の装着領域(43)よりも外周側に形成すれば、半導体素子に加わる成形型(80)による締め付け力(型締め力)を、より低減することができる。
【0011】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0012】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本実施形態に係る半導体装置100を示す概略断面図であり、樹脂モールド前の状態を示す。なお、モールド後の樹脂ボディ70の外形は、図中、破線にて示す。
【0013】
10は矩形チップ状をなす半導体素子(例えばIGBT(絶縁ゲート型バイポーラトランジスタ)等)であり、この半導体素子10は、その表面(一面)11及び裏面(他面)12に電極(図示せず)を有する。この半導体素子10の裏面12には、ろう材(例えば、はんだ)20を用いて、放熱板(下側放熱板)30の一面31側が装着されている。また、半導体素子10の表面11には、同じくろう材20を用いて、放熱板(上側放熱板)40の一面41側が装着されている。
【0014】
これら放熱板30、40は、例えば、銅、アルミニウム、タングステン、モリブデン等の伝熱性の良好な材料を用いて矩形板状に形成されたものである。ここで、上側放熱板40における半導体素子10との接触部(半導体素子の装着領域)43は、該放熱板40の一面41にて突出したものとなっている。
【0015】
また、上側放熱板40の一面41の周端縁からやや内側の位置、即ち、上側放熱板40の一面41の周辺部には、溝部(本発明でいう変形部)44が形成されており、この溝部44の部分は、該放熱板40における他の部位よりも厚さが薄く変形しやすい薄肉部として構成されている。
【0016】
本例では、この溝部44は、上側放熱板40の一面41における接触部43よりも外周側の周辺部に、全周に渡って連続して形成されており、上側放熱板40の一面41上からみて、環状に形成された溝である。この溝部44は、例えば上側放熱板40に対して、プレス等の機械加工あるいはエッチング加工等を施すことにより、形成されている。
【0017】
また、半導体素子10の表面11のうち、上側放熱板40の接触部43と接触していない部位には、半導体素子10の制御信号電極(パッド、図示せず)が形成されており、この制御信号電極は、外部と電気的に接続されるリード50に対して、金やアルミニウム等のボンディングワイヤ60にて接続されている。
【0018】
この図1に示す半導体装置100は、下側放熱板30の一面31に、ろう材20にて半導体素子10を装着し、上記制御信号電極とリード50とをワイヤボンディングにて結線した後、上側放熱板40をろう材20にて半導体素子10に装着することにより、形成される。
【0019】
その後、図2に示す樹脂モールド工程を行う。ここまで形成された状態の半導体装置をモールド金型(成形型)80に入れ、例えばエポキシ樹脂等よりなる樹脂でモールドすることにより、樹脂ボディ(図1中、破線図示、本発明でいう樹脂))70で封止された樹脂封止型半導体装置が構成される。
【0020】
このとき、上下の放熱板30、40の他面(露出面)32、42が、樹脂ボディ70の上下の外面より露出しており、また、リード50の先端側が樹脂ボディ70の側面から外部に導出されている。これにより、半導体素子10は、外部と信号のやり取りを可能とするとともに、各放熱板30、40の他面32、42から、半導体素子10にて発生した熱を良好に放熱することができる。
【0021】
ところで、本実施形態では、上側放熱板40の周辺部に、該放熱板40における他の部位よりも変形しやすい変形部としての溝部44を形成しており、それによって、金型80によって放熱板40を締め付けて他面42側から押圧したときに、放熱板40における溝部44から外周側の部位を、押圧方向(締め付け方向)に曲げつつ金型80の内面に密着させるようになっている。
【0022】
この溝部44の効果について、図2に示す樹脂モールド工程の説明図(概略断面図)を参照して、より具体的に述べる。樹脂モールド工程に使用されるモールド金型80は、上型81と下型82とから構成され、それら上型81と下型82との間に、樹脂ボディ70の外形に相当する空間部としてのキャビティ83が形成されている。
【0023】
この樹脂モールド工程では、図1に示す半導体装置100を、例えば、下型82上の所定位置にセットし、その状態からモールド金型80の型合わせ、型締めを行う。これにて、図2に示す様に、半導体装置100が、キャビティ83内に収納された状態となる。
【0024】
そして、この時、上述のように、上型81が上側放熱板40の他面(露出面)42の周端縁に当接し、モールド金型80の締め付け力(型締め力)により、放熱板40を図2中の下方に押圧するようになる。これにより、放熱板40の溝部44から外側の周端縁のみが変形して押圧方向に曲がり、上型81の内面(成形型の内面)即ちキャビティ83の面が、上側放熱板40の他面42の周辺部を締め付け方向に押し込む形となる。
【0025】
この状態で、キャビティ83内に、例えばエポキシ樹脂が注入されて硬化される。この際、モールド金型80の型締め力を受けて、上側放熱板40の溝部44から外側の周端縁のみが変形してキャビティ83の面に確実に密着しているので、仮に上側放熱板40に反りや寸法公差が生じていても、該キャビティ面との間の隙間が塞がれ、樹脂が侵入することが無くなる。
【0026】
このように、本実施形態によれば、成形型80の内面と上側放熱板40の他面42の周辺部との間の隙間を無くし、両者の密着性を向上させることができるため、上側放熱板40の他面42と成形型80との間に樹脂が入り込むのを防止できる。また、成形型80による締め付け力(型締め力)は、上側放熱板40の一面41側に設けられた半導体素子10に対しては、溝部44の変形によって緩衝される。
【0027】
よって、本実施形態によれば、上側放熱板40に溝部(変形部)44を形成するだけの簡単な構成にて、半導体素子10に加わる型締め力を低減しつつ、樹脂モールド時の放熱板40の露出面42における樹脂ばりの発生を防止することができる。
【0028】
また、本実施形態によれば、溝部44を、上側放熱板40の周辺部の全周に渡って連続して形成しているため、上側放熱板40における溝部44から外側の周端縁の変形を、より確実に実現することができる。さらに、溝部44を、上側放熱板40における接触部43(半導体素子10の装着領域)よりも外周側に形成しているため、半導体素子10に加わる型締め力を、より低減することができる。
【0029】
(他の実施形態)
なお、上記実施形態では、溝部(変形部)44は、上側放熱板40の周辺部の全周に連続して形成されているが、成形型による締め付け時に、変形部が締め付け方向に変形しつつ、放熱板の他面の周辺部が成形型の内面に隙間無く密着するようになっているものであれば、部分的に形成されていても良い。例えば、放熱板40の周辺部に破線状の環形状に形成したものでも良い。
【0030】
また、溝部44は、上側放熱板40の他面42に形成されていても良いし、一面41と他面42の両方に形成された構成(つまり、くびれ形状)となっていても良い。また、溝部は下側放熱板30の周辺部にも形成されていても良い。また、変形部は溝部でなくとも、他の部位よりも変形しやすければ良い。例えば、放熱板40において溝部44よりも外周側部位の厚さを内周側部位よりも厚さを薄くした薄肉部としても良い。
【0031】
以上述べてきたように、本発明は、放熱板の外周縁部を、放熱板における他の部位に比べて、成形型内にて放熱板を締め付けたときに、成形型の内面と密着して締め付け方向に曲がり変形しやすくしたことを主たる特徴とするものである。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置を示す概略断面図である。
【図2】上記実施形態に係る樹脂モールド工程を説明するための概略断面図である。
【符号の説明】
10…半導体素子、30…下側放熱板、31…下側放熱板の一面、32…下側放熱板の他面(露出面)、40…上側放熱板、41…上側放熱板の一面、42…上側放熱板の他面(露出面)、43…上側放熱板における半導体素子との接触部、44…溝部、60…樹脂ボディ、80…モールド金型(成形型)。
Claims (5)
- 半導体素子(10)の一面(11)に上側放熱板(40)の一面(41)を装着し、前記半導体素子(10)の他面(12)に下側放熱板(30)の一面(31)を装着したものを、成形型(80)内に収容し、前記両放熱板の他面(32、42)が露出するように樹脂(70)でモールドしてなる樹脂封止型半導体装置において、
前記上側放熱板(40)の周辺部には、前記上側放熱板における他の部位よりも変形しやすい変形部(44)が形成されており、
前記上側放熱板の前記一面は、前記半導体素子の前記一面と接触する部位と、接触していない部位とを有し、
前記半導体素子の前記一面のうち前記上側放熱板の前記一面と接触していない部位には、前記半導体素子の電極が形成されており、
前記成形型によって前記上側放熱板を前記他面側から押圧したときに、前記上側放熱板における前記変形部から外周側の部位が、その押圧方向に曲がって前記成形型の内面に密着するようになっていることを特徴とする樹脂封止型半導体装置。 - 前記変形部は、前記上側放熱板(40)における他の部位よりも厚さが薄い薄肉部(44)であることを特徴とする請求項1に記載の樹脂封止型半導体装置。
- 前記薄肉部は、溝部(44)であることを特徴とする請求項2に記載の樹脂封止型半導体装置。
- 前記変形部(44)は、前記上側放熱板(40)の周辺部の全周に渡って連続して形成されていることを特徴とする請求項1ないし3のいずれか1つに記載の樹脂封止型半導体装置。
- 前記変形部(44)は、前記上側放熱板(40)における前記半導体素子(10)の装着領域(43)よりも外周側に形成されていることを特徴とする請求項1ないし4のいずれか1つに記載の樹脂封止型半導体装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000079359A JP4253992B2 (ja) | 2000-03-16 | 2000-03-16 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000079359A JP4253992B2 (ja) | 2000-03-16 | 2000-03-16 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267469A JP2001267469A (ja) | 2001-09-28 |
JP4253992B2 true JP4253992B2 (ja) | 2009-04-15 |
Family
ID=18596615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000079359A Expired - Fee Related JP4253992B2 (ja) | 2000-03-16 | 2000-03-16 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4253992B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6858932B2 (en) | 2002-02-07 | 2005-02-22 | Freescale Semiconductor, Inc. | Packaged semiconductor device and method of formation |
JP3870896B2 (ja) | 2002-12-11 | 2007-01-24 | 株式会社デンソー | 半導体装置の製造方法およびそれにより製造される半導体装置 |
JP4210908B2 (ja) | 2003-02-19 | 2009-01-21 | 株式会社デンソー | 半導体モジュール |
JP3879688B2 (ja) * | 2003-03-26 | 2007-02-14 | 株式会社デンソー | 半導体装置 |
JP5098392B2 (ja) * | 2007-03-28 | 2012-12-12 | 株式会社豊田自動織機 | 半導体装置 |
JP2014056916A (ja) * | 2012-09-12 | 2014-03-27 | Mitsubishi Electric Corp | 半導体装置、および半導体装置の製造方法 |
JP6187222B2 (ja) * | 2013-12-13 | 2017-08-30 | トヨタ自動車株式会社 | 半導体モジュール |
JP6639931B2 (ja) * | 2016-02-02 | 2020-02-05 | Towa株式会社 | 電子部品の製造装置及び製造方法並びに電子部品 |
JP6416996B1 (ja) * | 2017-07-24 | 2018-10-31 | アサヒ・エンジニアリング株式会社 | 樹脂封止装置用の封止型 |
US11410905B2 (en) * | 2019-03-18 | 2022-08-09 | International Business Machines Corporation | Optimized weight heat spreader for an electronic package |
-
2000
- 2000-03-16 JP JP2000079359A patent/JP4253992B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001267469A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
JP4253992B2 (ja) | 樹脂封止型半導体装置 | |
JP3885321B2 (ja) | 樹脂封止型半導体部品の製造方法 | |
JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR100428271B1 (ko) | 집적회로패키지와그제조방법 | |
US5796160A (en) | Resin-sealed semiconductor device | |
CN108538728B (zh) | 制造半导体器件的方法 | |
JP4737138B2 (ja) | 半導体装置及びその製造方法 | |
JP2008034601A (ja) | 半導体装置およびその製造方法 | |
JP2001110830A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2001035985A (ja) | 樹脂封止半導体装置 | |
JPH05166979A (ja) | 半導体装置及びその製造方法 | |
JP3734225B1 (ja) | 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置 | |
JP2003007933A (ja) | 樹脂封止型半導体装置 | |
JP2604885B2 (ja) | 樹脂封止型半導体装置 | |
JPS5952539B2 (ja) | 半導体装置のトランスフアモ−ルド装置 | |
JPH10313081A (ja) | 半導体装置およびその製造方法 | |
JP2005327791A (ja) | 半導体装置およびその実装構造 | |
JP2003179093A (ja) | 半導体モジュールの製造方法および半導体モジュール | |
JP3409591B2 (ja) | 半導体装置 | |
JP2000228475A (ja) | 半導体装置 | |
JP2582683B2 (ja) | リードフレーム | |
JP2963016B2 (ja) | 半導体装置 | |
JPH10223669A (ja) | 半導体装置の樹脂封止装置及びその樹脂封止方法 | |
JPH08153844A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |