JP3870896B2 - 半導体装置の製造方法およびそれにより製造される半導体装置 - Google Patents

半導体装置の製造方法およびそれにより製造される半導体装置 Download PDF

Info

Publication number
JP3870896B2
JP3870896B2 JP2002359942A JP2002359942A JP3870896B2 JP 3870896 B2 JP3870896 B2 JP 3870896B2 JP 2002359942 A JP2002359942 A JP 2002359942A JP 2002359942 A JP2002359942 A JP 2002359942A JP 3870896 B2 JP3870896 B2 JP 3870896B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor substrate
etching
back electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002359942A
Other languages
English (en)
Other versions
JP2004193369A (ja
Inventor
豊 福田
千景 則武
尚彦 平野
昭二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002359942A priority Critical patent/JP3870896B2/ja
Priority to US10/732,376 priority patent/US6927167B2/en
Publication of JP2004193369A publication Critical patent/JP2004193369A/ja
Application granted granted Critical
Publication of JP3870896B2 publication Critical patent/JP3870896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の一方の表面に主たるデバイス層が形成され、他方の表面に裏面電極が形成される半導体装置の製造方法、およびそれにより製造される半導体装置に関する。
【０００２】
【従来の技術】
半導体基板の有する抵抗成分を低減して、半導体装置のオン抵抗を低減する方法として、例えば、特許第２５１３０５５号公報（特許文献１）に開示された、縦型の電力用半導体装置の製造方法がある。
【０００３】
図７に、特許文献１に記載されている、縦型の電力用半導体装置１００の断面図を示す。符号１は半導体基板としての、比素（Ａｓ）が固容したシリコン基板であり、このシリコン基板１上にｎ−ドレイン領域２が形成されている。符号４はｐ型チャンネル形成用領域であり、符号６はｎ型ソース領域である。符号１０は酸化シリコン（ＳｉＯ２）領域８により絶縁されたポリシリコン絶縁ゲートであり、符号１２は表面電極となるソース電極である。符号１４はデバイス層を示す。また、符号２２はシリコン基板１の研削面であり、符号２６は裏面電極となる研削面２２上に形成されたオーミック電極である。
【０００４】
特許文献の製造方法によれば、半導体基板１の一方の表面に半導体素子としてのデバイス層１４（ＭＯＳ構造素子）を形成した後に、半導体基板１とデバイス層１４の厚さが２００〜４５０μｍ程度になるように、半導体基板１の他方の表面をサーフェイス研削（ＳＧ加工）し、研削面２２上に裏面電極２６を形成する。
【０００５】
このように、半導体基板１にサーフェイス研削を施すことにより、半導体基板１の厚みを薄くすることができるため、半導体基板１の有する抵抗成分を低減して半導体装置１００のオン抵抗を低減することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、例えば厚さ６００μｍで６インチのシリコン（Ｓｉ）半導体基板１を用い、表面を３２５番の砥粒により粗研削すると、厚さが３００μｍより薄くなってくると、半導体基板１に反りが発生し易くなる。反りの発生した半導体基板１では、良好な裏面電極２２の形成は困難である。
【０００７】
一方、３２５番より大きな番号の砥粒を用いて表面を細研削すると、半導体基板１の反りは抑制されるが、研削面２２にアモルファスシリコン（Ｓｉ）が発生する。このため、オーミック接触が得られなくなり、接触抵抗も増大する。また、細研削すると研削面２２の粗さが小さいため、半導体基板１と裏面電極２６の接触面積が小さくなり、接触抵抗が増大すると共に、密着強度が低下し裏面電極２６が剥がれ易くなる。
【０００８】
そこで本発明の目的は、半導体基板の反りの発生が抑制され、接触抵抗が低く密着強度が高い裏面電極を有し、オン抵抗が低減された半導体装置の製造方法、およびそれにより製造される半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の一方の表面に主たるデバイス層が形成され、他方の表面に裏面電極が形成される半導体装置の製造方法において、凹凸表面の粗さを、凹凸表面を展開して平面にした面積Ｓｅと、凹凸表面を平面に投影した面積Ｓｐとの面積比Ｒｓ＝Ｓｅ／Ｓｐで定義したとき、前記半導体基板における他方の表面を、砥粒により機械的に研削して所定の厚さに加工する研削工程と、前記研削された表面をウェットエッチングして、エッチング後の表面の粗さをＲｓ≧１．０４に仕上げるエッチング工程と、前記ウェットエッチングによる仕上げ面に、前記裏面電極を形成する電極形成工程とを備えることを特徴としている。
【００１０】
これによれば、最初に、裏面電極が形成される半導体基板の表面を、砥粒により反りの発生しない範囲で機械的に研削して、半導体基板を所定の厚さに薄く加工することができる。この半導体基板の薄厚化によって抵抗成分が低減され、半導体装置のオン抵抗が低減される。次に、研削された表面をウェットエッチングして、Ｒｓ≧１．０４に仕上げる。これによれば、ウェットエッチングを用いているため、細かな砥粒を用いて研削した場合に発生する表面のアモルファス層を除去することができ、オーミック接触を得ることができる。また、エッチング後の表面は、鏡面状態ではなく、表面がＲｓ≧１．０４の比較的粗い梨地面に仕上げられている。従って、この仕上げ面に裏面電極を形成することで、裏面電極と半導体基板の接触面積が増大して接触抵抗が低減すると共に、裏面電極と半導体基板の密着強度を高めることができる。
【００１１】
請求項２に記載の発明は、前記エッチング工程において、前記ウェットエッチングが、フッ酸、硝酸および硫酸の混合溶液を用いたスピンエッチングであることを特徴としている。
【００１２】
これによれば、エッチング液としてフッ酸、硝酸および硫酸の混合溶液を用いることで、硝酸による半導体基板の酸化作用と、フッ酸による酸化膜のエッチング作用と、硫酸による水分の蒸発作用を利用することができる。これらの各酸を種々の濃度で組み合せて、半導体基板をスピンエッチングすることで、半導体基板の表面の粗さを任意の値に仕上げることができる。これによって、前記のように裏面電極が形成される半導体基板の表面の粗さをＲｓ≧１．０４とし、高い密着強度の裏面電極を有する半導体基板を得ることができる。
【００１７】
請求項３に記載の発明は、半導体基板の一方の表面に主たるデバイス層が形成され、他方の表面に裏面電極が形成された半導体装置において、前記半導体装置が電力用の半導体装置であり、凹凸表面の粗さを、凹凸表面を展開して平面にした面積Ｓｅと、凹凸表面を平面に投影した面積Ｓｐとの面積比Ｒｓ＝Ｓｅ／Ｓｐで定義したとき、前記他方の表面は、ウェットエッチングによりエッチングされて、エッチング後の表面の粗さがＲｓ≧１．０４に仕上げられてなり、前記裏面電極が、当該エッチング後の仕上げ面に形成されてなることを特徴としている。
【００１８】
これによれば、ウェットエッチングによりＲｓ≧１．０４に仕上げられた半導体基板の表面に形成されている。従って、表面のアモルファス層等の欠陥層は、ウェットエッチングにより除去されおり、半導体基板と裏面電極をオーミック接触とすることができる。また、裏面電極が形成される半導体基板の表面は、鏡面状態ではなくＲｓ≧１．０４の比較的粗い梨地面に仕上げられている。このため、裏面電極と半導体基板の接触面積が増大して接触抵抗が低減すると共に、裏面電極と半導体基板の密着強度が高められる。
【００１９】
請求項４に記載の発明は、前記半導体基板の不純物濃度が、１×１０１５ｃｍ−３以上、１×１０２１ｃｍ−３以下であることを特徴としている。
【００２０】
これによれば、不純物濃度が１×１０１５ｃｍ−３以上の半導体基板を用いることで、半導体基板と裏面電極との接触抵抗が低減され、オーミック接触とすることができる。一方、不純物濃度が１×１０２１ｃｍ−３より大きな半導体基板は、ウェットエッチング時のエッチング速度が遅く、製造コストが増大してしまう。従って、不純物濃度が１×１０２１ｃｍ−３以下の半導体基板を用いることにより、製造コストを抑制することができる。
【００２１】
請求項５に記載の発明は、前記半導体基板の厚さが、８０μｍ以上、２５０μｍ以下であることを特徴としている。
【００２２】
裏面電極が用いられる半導体装置のオン抵抗は、半導体基板の薄厚化によって抵抗成分が低減される。従って、このような半導体装置のオン抵抗低減には、半導体基板はできるだけ薄いほうが好ましい。半導体基板の厚さを２５０μｍ以下とすることで、オン抵抗が十分に低減され、一般的に使用可能な半導体装置とすることができる。一方、半導体基板の厚さが８０μｍより薄くなると、製造工程における取り扱いが困難となり、製造コストが増大する。従って、半導体基板の厚さを８０μｍ以上とすることで、製造コストの増大を抑制することができる。
【００２３】
請求項６に記載の発明は、前記半導体装置が、両面から一対の放熱板により挟み込まれて半田付けされると共に、放熱板に半田付けされた当該半導体装置が樹脂でモールドされることを特徴としている。
【００２４】
これによれば、半導体装置で発生する熱が、当該半導体装置の両面に半田付けされた放熱板により効果的に放熱されるため、大きな電力（電流）に対応できる半導体装置とすることができる。
【００２５】
請求項７に記載の発明は、前記半導体基板の厚さが、８０μｍ以上、１５０μｍ以下であることを特徴としている。
【００２６】
これによれば、前記と同様に半導体基板の厚さを８０μｍ以上とすることで、製造コストの増大を抑制することができる。また、当該半導体装置は一対の放熱板により挟み込まれて半田付けされているが、半導体基板の厚さを１５０μｍ以下とすることで、半導体基板の熱膨張が放熱板の熱膨張に倣うようになる。これによって、半導体基板と放熱板の熱膨張率の差による素子破壊が抑制され、半導体装置の長期的信頼性が向上する。
【００２７】
【発明の実施の形態】
以下、本発明による半導体装置の製造方法およびそれにより製造される半導体装置の実施の形態を、図に基づいて説明する。
【００２８】
図１は、本発明による半導体装置の製造方法を示す工程フロー図である。以下、製造する半導体装置として図７に示した縦型の電力用半導体装置１００を例にして、図７を参照しながら説明する。
【００２９】
最初に、図１の（１）の工程で、シリコン（Ｓｉ）からなる半導体基板１の表面側に、図７に示すデバイス層１４の各構成要素であるｎ−ドレイン領域２、ｐ型チャンネル形成用領域４、ｎ型ソース領域６、ポリシリコン絶縁ゲート１０、酸化シリコン（ＳｉＯ２）領域８、表面電極となるソース電極１２をそれぞれ形成する。
【００３０】
次に、図１の（２）の工程で、表面側にデバイス層１４を形成した半導体基板の裏面側を機械的に研削して、半導体基板１の厚さが３００μｍ程度の所定の厚さに加工する。機械的研削には炭化珪素（ＳｉＣ）やダイヤモンド（Ｃ）の８０番〜６０００番の砥粒が用いられるが、番手の小さな粗い粒度の砥粒は、研削速度が速くて安価に研削できる反面、研削面に亀裂が入りやすい。表面に亀裂が入っていると、後述するように、半導体基板が薄くなるに従い、半導体基板に反りが発生する。番手の大きな細かい粒度の砥粒は、研削面に亀裂が入らないので反りの発生がなく、半導体基板を最大限に薄くすることができるが、研削速度が遅くなり、製造コストが増大する。従って、各砥粒による機械的な研削は反りの発生しない範囲で行い、半導体基板が薄くなるに従い番手の大きな細かい粒度の砥粒を用いて研削する。
【００３１】
ここで、図２を用いて、本発明で用いた表面の粗さＲｓの定義と測定方法を説明する。本発明においては凹凸表面の粗さをＡＦＭ（Atomic Force Microscope）を用いて測定している。凹凸表面に沿ってＡＦＭの探針を２次元的に走査させると、図のように、凹凸表面を展開して平面にした面積（凹凸表面の実質的な面積）Ｓｅを測定することができる。このＳｅを用いて、凹凸表面の粗さを、凹凸表面を平面に投影した面積（凹凸表面の測定エリア面積）Ｓｐとの面積比Ｒｓ＝Ｓｅ／Ｓｐで定義する。図７の研削面２２における半導体基板１と裏面電極２６の接触抵抗や密着強度は、凹凸表面の実質的な面積Ｓｅに依存する。従って、接触抵抗や密着強度の要因となる凹凸表面の粗さの評価基準として、面積比Ｒｓ＝Ｓｅ／Ｓｐが妥当である。尚、上記の定義により、研削後の表面が完全な平面の場合には、Ｒｓ＝１．０００となる。
【００３２】
図３に、３２５番の砥粒で粗研削した表面のＳＥＭ（Scanning Electron Microscope）観察結果を示す。図３は、研削後の半導体基板を破断して、斜め上方から見たＳＥＭ写真である。表面はかなり不規則で、所々に亀裂の発生が見られる。この表面について上記ＳＴＭによる測定を行なった結果、Ｒｓ＝１．０５６の値が得られた。
【００３３】
以上の粗研削が終了したら、次に２０００番の砥粒を用いて細研削し、表面を鏡面状態に仕上げる。この細研削後の表面について上記ＡＦＭによる測定を行なった結果、Ｒｓ＝１．００４の値が得られた。
【００３４】
以上の機械的研削の終了後に、半導体基板の研削面を超純水により洗浄する。
【００３５】
上記の機械的研削によって、図７に示す半導体基板１が薄厚化されることにより、半導体基板１の厚さ方向の抵抗成分が減少し、半導体装置１００のオン抵抗が低減される。
【００３６】
次に、図１の（３）の工程で、機械的研削後の表面をウェットエッチングして、エッチング後の表面の粗さをＲｓ≧１．０５の比較的粗い梨地面に仕上げる。このウェットエッチングは、フッ酸、硝酸および硫酸の混合溶液をエッチング液として用い、スピンエッチングにより行なう。エッチング液としてフッ酸、硝酸および硫酸の混合溶液を用いることで、硝酸による半導体基板の酸化作用と、フッ酸による酸化膜のエッチング作用と、硫酸による水分の蒸発作用を利用することができる。スピンエッチングは、半導体基板を回転させながら、半導体基板の上側からエッチング液を流して半導体基板の上面をエッチングするもので、半導体基板の回転に伴って、エッチング液によるエッチングと洗浄液によるリンスを繰り返しながらエッチングすることができる。上記の各酸を種々の濃度で組み合せ、スピンエッチングの回転速度を適宜設定することで、半導体基板の表面の粗さを任意の値に仕上げることができる。
【００３７】
図４に、上記スピンエッチング後の半導体基板の一例を示す。図４は、スピンエッチング後の半導体基板を破断して、斜め上方から見たＳＥＭ写真である。図４のスピンエッチング後の表面には突起状の凹凸が形成されているが、図３の３２５番の砥粒で粗研削した表面と較べると凹凸が規則的であり、亀裂の発生は見られない。この表面について上記ＡＦＭによる測定を行なった結果、Ｒｓ＝１．０５３の値が得られた。
【００３８】
以上のウェットエッチングの終了後に、半導体基板の研削面を超純水により洗浄する。
【００３９】
次に、図１の（４）の工程で、ウェットエッチング後の表面に、裏面電極を形成する。裏面電極の材料にはチタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）等が用いられ、例えば、スパッタによりＴｉ−Ｎｉ−Ａｕからなる積層膜を形成する。半導体基板に反りがない場合には、厚さ０．１μｍ程度の裏面電極を形成することができる。
【００４０】
図５は、前記のようにして形成した各研削面もしくはウェットエッチング面に対し、裏面電極を形成して評価した結果をまとめたものである。図５では、研削条件、ウェットエッチングの有無および半導体基板の不純物型が異なる４種類の試料について、前記の表面の粗さを表す面積比と、接触抵抗と密着強度の評価結果が示されている。
【００４１】
試料１は、不純物濃度が１×１０１６ｃｍ−３のｐ型半導体基板を用い、３２５番の砥粒で粗研削した表面に、裏面電極を形成した試料である。試料１については、仕上げ表面はＲｓ＝１．０５６程度の梨地面で、裏面電極の密着強度は十分であった。また、裏面電極と半導体基板はオーミック接触となり、接触抵抗も２ｍΩ・ｍｍ２と低い値が得られた。しかしながら、この３２５番の砥粒を用いた粗研削は、半導体基板を３００μｍより薄くしていくと反りが発生し、好ましくない。図３のＳＥＭ観察結果でみたように、３２５番の砥粒による粗研削では、表面が不規則で亀裂の発生が見られることから、この亀裂の存在が半導体基板の薄厚化にともなう反りの発生要因となっていると考えられる。
【００４２】
試料２は、３２５番の砥粒で粗研削した表面を、さらに２０００番の砥粒で細研削して仕上げ、その表面に裏面電極を形成した試料である。試料２については、仕上げ表面はＲｓ＝１．００４程度の鏡面が得られ、基板を３００μｍ以下の任意の厚さに薄くしていっても、反りの発生は見られなかった。しかしながら、この仕上げ表面に裏面電極を形成すると、密着強度不足で非常に剥がれ易くなった。また、裏面電極と半導体基板はオーミック接触とならず、接触抵抗も３０ｍΩ・ｍｍ２に増大した。尚、砥粒の粒度を変えて表面の粗さの異なる試料を作製し、裏面電極の密着強度を評価した結果、図中に示したように、Ｒｓ＝１．０４より小さなＲｓの試料については密着強度不足となり、裏面電極が剥がれ易くなることがわかった。
【００４３】
試料３は、２０００番の砥粒で細研削した表面を、さらに上記のウェットエッチングによって仕上げ、その表面に裏面電極を形成した試料である。試料３については、ウェットエッチングによる仕上げ表面はＲｓ＝１．０５３程度の梨地面が得られた。この仕上げ表面に裏面電極を形成した結果、十分な密着強度が得られた。また、裏面電極と半導体基板はオーミック接触となり、接触抵抗も８ｍΩ・ｍｍ２と低い値が得られた。
【００４４】
試料４は、不純物濃度が１×１０１９ｃｍ−３のｎ型の半導体基板を用い、試料３と同様に２０００番の砥粒で細研削した表面をさらにウェットエッチングして、裏面電極を形成した試料である。試料４の仕上げ表面はＲｓ＝１．０７６程度の梨地面で、裏面電極を形成した結果、試料３と同様に十分な密着強度が得られた。また、裏面電極と半導体基板はオーミック接触となり、接触抵抗も８ｍΩ・ｍｍ２と低い値が得られた。
【００４５】
以上のように、裏面電極が形成される半導体基板をウェットエッチングにより仕上げると、オーミック接触を得ることができる。これは、細かな砥粒を用いて細研削した場合には、細研削表面にアモルファス層が発生しオーミック接触が得られないが、これをウェットエッチングすることによって、表面のアモルファス層が除去されたためであると考えられる。また、ウェットエッチングにより表面の粗さをＲｓ≧１．０４の比較的粗い梨地面に仕上げると、裏面電極と半導体基板の接触面積が増大して、高い密着強度と低い接触抵抗を持つ裏面電極を半導体基板に形成することができる。
【００４６】
尚、半導体基板の不純物濃度は、１×１０１５ｃｍ−３以上で、１×１０２１ｃｍ−３以下であることが好ましい。半導体基板の不純物濃度が１×１０１５ｃｍ−３以下になると、上記の粗研削した表面仕上げにおいても、半導体基板と裏面電極との接触抵抗が増大し、オーミック接触の形成が困難になる。一方、不純物濃度が１×１０２１ｃｍ−３より大きな半導体基板は、試料３，４のウェットエッチング時のエッチング速度が遅くなり、製造コストが増大してしまう。従って、不純物濃度が１×１０１５ｃｍ−３以上で、１×１０２１ｃｍ−３以下の半導体基板を用いることにより、オーミック接触が得られ、製造コストを抑制することができる。
【００４７】
また、研削工程およびエッチング工程により仕上げられた、図７に示す半導体基板１の厚さは、８０μｍ以上、２５０μｍ以下であることが好ましい。図７に示す裏面電極２６が形成された半導体装置１００のオン抵抗は、半導体基板１の薄厚化によって抵抗成分が低減される。従って、このような半導体装置１００のオン抵抗低減には、半導体基板１はできるだけ薄いほうが好ましい。具体的には、半導体基板１の厚さを２５０μｍ以下とすることで、オン抵抗が十分に低減され、一般的に使用可能な半導体装置とすることができる。一方、半導体基板１の厚さが８０μｍより薄くなると、製造工程における取り扱いが困難となり、製造コストが増大する。従って、半導体基板１の厚さを８０μｍ以上、２５０μｍ以下とすることで、低いオン抵抗で製造コストが抑制された半導体装置を製造することができる。
【００４８】
以上、図１に示す（１）〜（４）の工程で、半導体基板に関する工程が完了する。
【００４９】
次に、図１の（５）の工程で、上記工程が完了した半導体基板をカットして、チップ状の個々の半導体装置に分割する。
【００５０】
次に、図１の（６）の工程で、半導体装置（半導体チップ）を放熱板へ半田付けする。
【００５１】
次に、図１の（７）の工程で、放熱板へ半田付けされた半導体装置（半導体チップ）を、トランスファーモールド等にて樹脂モールドして、パッケージングする。尚、樹脂モールドされる半導体チップは、厚さが薄いほどパッケージングした際のせん断応力が小さくなり、パッケージングの応力が緩和されて、樹脂の剥離や半田の熱疲労が起き難くなる。
【００５２】
図６は、樹脂モールドされた半導体装置の全体構成を示す概略断面図である。図６において、符号１０１は上記図１（１）〜（５）の工程で製造された半導体装置（半導体チップ）である。符号３０，３１はそれぞれ上側と下側の放熱板であり、符号３２は中間の放熱板である。放熱板３０，３１，３２の材料には、熱伝導性の良い銅（Ｃｕ）やアルミニウム（Ａｌ）等が用いられる。尚、符号３１ｐはリードピンであり、符号４１はボンディングワイヤである。
【００５３】
図６の半導体装置（半導体チップ）１０１の下面と上面は、それぞれ下側の放熱板３１および中間の放熱板３２と、半田５０によって接合されている。また、中間の放熱板３２と上側の放熱板３０も、半田５０によって接合されている。図６に示す半田５０は、代表的にはスズ（Ｓｎ）系の半田が用いられる。さらに、放熱板３１，３２に半田付けされた半導体装置１０１は、モールド樹脂６０によってモールドされている。
【００５４】
以上の図６に示す全体構成においては、半導体装置１０１で発生する熱が、放熱板３０，３１のモールド樹脂６０の外に出た２つの面から放熱される。このように、半導体装置１０１で発生する熱は、両面に半田付けされた放熱板３１及び放熱板３２，３０により効果的に放熱されるため、この半導体装置１０１は大きな電力（電流）に対応できる半導体装置とすることができる。
【００５５】
一方、図６の構成においては、Ｓｉからなる半導体チップ１０１とＣｕやＡｌからなる放熱板３１，３２の熱膨張率が異なるために、熱膨張率差による半導体チップ１０１の割れや接合部の剥離防止のために、熱膨張率差を緩和することが好ましい。この熱膨張率差の緩和の手段として、本発明の半導体チップ１０１では、厚さを十分に薄くして、半導体チップ１０１の熱膨張が放熱板３１，３２の熱膨張に倣うようにさせることができる。本発明の半導体チップ１０１は、前記したように、細研削とウェットエッチングを組み合わせて、反りを発生することなく、任意の厚さにすることができる。これにより、半導体チップ１０１の厚さと、熱サイクルに対する半導体チップ１０１の割れや接合部の剥離および半田の熱疲労の発生頻度を検討した結果、半導体チップ１０１の厚さが１５０μｍ以下で、割れや剥離等の発生頻度が低減した。このように、半導体チップ１０１の厚さ（即ち、図７の半導体基板１とデバイス層１４の厚さ）を１５０μｍ以下とすることで、半導体装置１０１の長期的信頼性を向上することができる。
【００５６】
（他の実施形態）
上記の実施形態においては、図７に示す縦型の電力用半導体装置にして説明したが、本発明は、縦型の電力用半導体装置に限らず、他の縦方向に電流を流す、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、ＳＩ（Static Induction）サイリスタ等であってもよい。
【００５７】
また、上記の実施形態においては、ウェットエッチングとしてスピンエッチングを用いたが、研削が終了した半導体基板エッチングポットに保持して、半導体基板の表面一部をエッチング液に晒して、部分的にウェットエッチングしてもよい。このポットエッチングでは半導体基板の外周部を固定してエッチングできるため、エッチングに起因する半導体基板の反りの発生が抑制され、エッチングされた部分から反りのない半導体チップをカットすることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法を示す工程フロー図である。
【図２】本発明で用いた表面の粗さＲｓの定義と測定方法の説明図である。
【図３】３２５番の砥粒で粗研削した後の半導体基板を破断して、斜め上方から見たＳＥＭ写真である。
【図４】スピンエッチング後の半導体基板を破断して、斜め上方から見たＳＥＭ写真である。
【図５】各研削面もしくはウェットエッチング面に対し、裏面電極を形成して評価した結果をまとめた図である。
【図６】樹脂モールドされた半導体装置の全体構成を示す概略断面図である。
【図７】縦型の電力用半導体装置の断面図である。
【符号の説明】
１００ 半導体装置
１０１ 半導体装置（半導体チップ）
１ 半導体基板
２ ｎ−ドレイン領域
４ ｐ型チャンネル形成用領域
６ ｎ型ソース領域
８ 酸化シリコン（ＳｉＯ２）領域
１０ ポリシリコン絶縁ゲート
１２ ソース電極（表面電極）
１４ デバイス層
２２ 研削面
２６ 裏面電極
３０，３１，３２ 放熱板
３１ｐ リードピン
４１ ボンディングワイヤ
５０ 半田
６０ モールド樹脂

Claims (7)

  1. 半導体基板の一方の表面に主たるデバイス層が形成され、他方の表面に裏面電極が形成される半導体装置の製造方法において、
    凹凸表面の粗さを、
    凹凸表面を展開して平面にした面積Ｓｅと、凹凸表面を平面に投影した面積Ｓｐとの面積比Ｒｓ＝Ｓｅ／Ｓｐで定義したとき、
    前記半導体基板における他方の表面を、砥粒により機械的に研削して所定の厚さに加工する研削工程と、
    前記研削された表面をウェットエッチングして、エッチング後の表面の粗さをＲｓ≧１．０４に仕上げるエッチング工程と、
    前記ウェットエッチングによる仕上げ面に、前記裏面電極を形成する電極形成工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記エッチング工程において、前記ウェットエッチングが、フッ酸、硝酸および硫酸の混合溶液を用いたスピンエッチングであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体基板の一方の表面に主たるデバイス層が形成され、他方の表面に裏面電極が形成された半導体装置において、
    前記半導体装置が電力用の半導体装置であり、
    凹凸表面の粗さを、
    凹凸表面を展開して平面にした面積Ｓ ｅ と、凹凸表面を平面に投影した面積Ｓ ｐ との面積比Ｒ ｓ ＝Ｓ ｅ ／Ｓ ｐ で定義したとき、
    前記他方の表面は、ウェットエッチングによりエッチングされて、エッチング後の表面の粗さがＲ ｓ ≧１．０４に仕上げられてなり、
    前記裏面電極が、当該エッチング後の仕上げ面に形成されてなることを特徴とする半導体装置。
  4. 前記半導体基板の不純物濃度が、１×１０ １５ ｃｍ −３ 以上、１×１０ ２１ ｃｍ −３ 以下であることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体基板の厚さが、８０μｍ以上、２５０μｍ以下であることを特徴とする請求項３または４に記載の半導体装置。
  6. 前記半導体装置が、両面から一対の放熱板により挟み込まれて半田付けされると共に、放熱板に半田付けされた当該半導体装置が樹脂でモールドされることを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置。
  7. 前記半導体基板の厚さが、８０μｍ以上、１５０μｍ以下であることを特徴とする請求項６に記載の半導体装置。
JP2002359942A 2002-12-11 2002-12-11 半導体装置の製造方法およびそれにより製造される半導体装置 Expired - Fee Related JP3870896B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002359942A JP3870896B2 (ja) 2002-12-11 2002-12-11 半導体装置の製造方法およびそれにより製造される半導体装置
US10/732,376 US6927167B2 (en) 2002-12-11 2003-12-11 Method for manufacturing semiconductor device having controlled surface roughness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002359942A JP3870896B2 (ja) 2002-12-11 2002-12-11 半導体装置の製造方法およびそれにより製造される半導体装置

Publications (2)

Publication Number Publication Date
JP2004193369A JP2004193369A (ja) 2004-07-08
JP3870896B2 true JP3870896B2 (ja) 2007-01-24

Family

ID=32588118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002359942A Expired - Fee Related JP3870896B2 (ja) 2002-12-11 2002-12-11 半導体装置の製造方法およびそれにより製造される半導体装置

Country Status (2)

Country Link
US (1) US6927167B2 (ja)
JP (1) JP3870896B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP4788390B2 (ja) * 2005-06-07 2011-10-05 株式会社デンソー 半導体装置の製造方法
JP4956783B2 (ja) * 2006-01-26 2012-06-20 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4937674B2 (ja) * 2006-08-16 2012-05-23 株式会社ディスコ ウエーハのエッチング方法
US8222118B2 (en) * 2008-12-15 2012-07-17 Intel Corporation Wafer backside grinding with stress relief
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP5868437B2 (ja) * 2013-04-26 2016-02-24 株式会社Tkx 太陽電池用シリコンウエハーの製造方法
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
KR102563669B1 (ko) * 2015-08-22 2023-08-03 도쿄엘렉트론가부시키가이샤 기판 배면 텍스처링

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JPH11162927A (ja) 1997-11-28 1999-06-18 Sumi Ere Sez Kk 半導体基板処理装置
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
DE19962136A1 (de) * 1999-12-22 2001-06-28 Merck Patent Gmbh Verfahren zur Rauhätzung von Siliziumsolarzellen
JP4253992B2 (ja) 2000-03-16 2009-04-15 株式会社デンソー 樹脂封止型半導体装置
KR20020031347A (ko) * 2000-04-27 2002-05-01 와다 다다시 반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20040119088A1 (en) 2004-06-24
JP2004193369A (ja) 2004-07-08
US6927167B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
JP3870896B2 (ja) 半導体装置の製造方法およびそれにより製造される半導体装置
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
JP4815905B2 (ja) 半導体装置およびその製造方法
JP5599342B2 (ja) 半導体装置の製造方法
TWI789481B (zh) 半導體裝置
JP5560538B2 (ja) 半導体装置の製造方法
CN103311317B (zh) 碳化硅半导体装置及其制造方法
US7521757B2 (en) Semiconductor device with back surface electrode including a stress relaxation film
TWI416675B (zh) 具有增加熱傳導之積體電路
JP4867627B2 (ja) 半導体装置の製造方法
JP4022113B2 (ja) 半導体装置の製造方法及び半導体装置
JP7135352B2 (ja) 半導体装置の製造方法
JP2010103310A (ja) 半導体装置の製造方法
JP2005044901A (ja) 半導体ウェハ分割方法
US11348878B2 (en) Reinforced semiconductor die and related methods
JP2003086787A (ja) 半導体装置とその製造方法
JP3860080B2 (ja) 半導体装置およびその製造方法
JP6708087B2 (ja) 半導体装置の製造方法
JP2004103919A (ja) 半導体ウェーハ及びその製造方法並びに半導体装置
JP2004071886A (ja) 縦型パワー半導体装置およびその製造方法
JP3620511B2 (ja) 半導体ウエハの加工方法
JP3966061B2 (ja) 半導体素子
CA1222576A (en) Semiconductor device with improved support member
JP2005217012A (ja) 半導体装置及びその製造方法
JP2023052535A (ja) 半導体装置と半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees