JP4867627B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4867627B2
JP4867627B2 JP2006328582A JP2006328582A JP4867627B2 JP 4867627 B2 JP4867627 B2 JP 4867627B2 JP 2006328582 A JP2006328582 A JP 2006328582A JP 2006328582 A JP2006328582 A JP 2006328582A JP 4867627 B2 JP4867627 B2 JP 4867627B2
Authority
JP
Japan
Prior art keywords
metal electrode
electrode film
film
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006328582A
Other languages
English (en)
Other versions
JP2008141135A (ja
Inventor
和男 下山
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2006328582A priority Critical patent/JP4867627B2/ja
Publication of JP2008141135A publication Critical patent/JP2008141135A/ja
Application granted granted Critical
Publication of JP4867627B2 publication Critical patent/JP4867627B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、縦型IGBTや縦型MOSFETのように裏面全面に金属電極膜を形成する半導体装置の製造方法に関する。さらに詳しくはウエハプロセス終了後に、半導体チップ化するためのダイシング工程におけるウエハ裏面側でのチッピングにより発生した、裏面電極膜の付着により繋がったチッピング破断片がそれ以降の工程で剥離/落下して不良の原因となるのを防止して高い良品率でIGBTなどの半導体装置を製造する方法に関する。
縦型IGBTや縦型MOSFETのように裏面全面に一様な金属電極膜を形成する半導体装置の製造方法の一つに、500μm以上の厚いウエハ(半導体基板)を投入し、表面側デバイス製造工程を施して表面側金属電極やその上に被覆されるパッシベーションレジン膜などを含む表面側デバイス構造を形成後、ウエハ裏面側のシリコン面の研削、研磨によるウエハの薄化処理、裏面側コレクタ層などの機能層および裏面金属電極形成などの裏面側デバイス構造の形成後、ダイシングにより個々の半導体チップに切断する製造工程等を順に行って半導体素子チップを完成させる方法がある。
この方法では、ウエハ薄化処理後の裏面側は、後工程の組み立て工程における半田接合に適した金属電極膜および必要によりコレクタ層等が形成される。この裏面側金属電極膜は半導体基板材料との熱膨張係数差に起因して強い応力をウエハに及ぼす。また、コレクタ層が設けられている場合は、裏面からのpn接合面が浅いことも影響して、応力などの外的影響を受け易くなっている。このため、ダイシング後の半導体チップの取り扱い如何によって、半導体チップの試験、検査工程や組み立て工程において、この点に係わる不良が生じ易い。
以下、縦型IGBTを例に挙げて、前述の不良発生についてさらに説明する。まず、IGBTチップの製造工程と、このチップを搭載したIGBTモジュールの組み立て工程までのおおよその工程の流れについて説明する。IGBTのゲート構造およびエミッタ構造などを含む表面デバイス構造の形成後、裏面研磨によるウエハの薄化処理を行い、さらに、裏面へのイオン注入と低温炉アニールもしくはレーザーアニールにより裏面コレクタ拡散層を形成し、さらに蒸着もしくはスパッタリングなどによりコレクタ金属電極膜を形成する。その後、高速回転の極薄切削ブレード(刃)をウエハ(シリコン半導体基板)に一定方向/一定間隔をおいて格子状に走査させて切断するダイシング工程により縦型IGBTチップの製造工程が完了する。
このダイシング工程により個々に分断されたIGBTチップは、金属製のステージ上に載せられる。チップ裏面のコレクタ金属電極とステージとの接触により、コレクタ側の電気的コンタクトが取られ、さらにチップ表面のエミッタ電極およびゲート電極に、金属製の探針を押し当てることにより、エミッタ−コレクタ間のリーク電流(Ices)、耐圧などが評価され、良品と不良品とに区別され選別される。
良品のIGBTチップについては、その他のいくつかの半導体チップとともにパワーモジュールと呼ばれるパッケージに搭載され、半田付けおよびワイヤボンディングなどにより組み立てられる。また、これらウエハダイシング工程、試験、検査工程、モジュール組立工程など、それぞれの工程間における半導体チップの搬送は、樹脂製のチップトレイ/チップキャリアに入れて搬送される。
図2(a)は、ウエハの裏面側を上にして、ウエハのダイシング後の切断面102に対する直角な面を示すウエハの厚さ方向の断面図であり、図2(b)は、(a)と同様の状態のウエハの斜視図であって、特に破断領域103を明示するために、裏面金属電極膜101が除去された状態を示している。
前述の一連の製造工程において、縦型MOSFETや縦型IGBTなど、裏面全面にドレイン電極/コレクタ電極のための金属電極膜が形成されているシリコンウエハをダイシングする場合、図2(a)に示されるように、ウエハのダイシング後の半導体チップ切断面102の裏面側端部(図2では上方が裏面側)において、シリコン切断面102に沿って機械的な応力により、図2(b)に示すようにチッピングと呼ばれるシリコンの破断領域103がウエハの主面方向(矢印104)に幅20μm程度、ウエハの厚さ方向(矢印105)に10μm程度の寸法領域で発生する。裏面金属電極膜101は通常、スパッタなどによってシリコン基板裏面に成膜される。この成膜を原因として発生する膜応力は金属電極膜101とシリコンとの熱膨張係数の違いにより発生する。ウエハの裏面に形成される破断領域103については、前記ダイシングによりシリコン基板の大部分が切断される際に解放される応力が、チッピングを誘発/増大させると考えられている。
このチッピング破断領域で発生し分離されたチッピング破断片は、裏面金属電極膜が無ければ、ダイシングの際にダイシング面に吹き付けられる冷却水とともに洗い流されてしまうが、裏面に金属電極膜が形成されている場合は、図2(a)に示されるように、チッピング破断片103は電極膜で繋がれてぶら下がった状態となり、その後の工程で微小な機械的な応力や振動により、このチッピング破断片が次第に時系列的に落下することがある。
図3は、試験および組立工程における、従来のチッピング破断片による影響を示す断面図である。
図3に示すように、ダイシング後のIGBTチップ106(図3(a))の電気的特性評価/試験工程あるいはモジュール組立工程において、これらチッピング破断片103や切削屑が測定ステージ上や、モジュール内の半導体チップ固定土台107上に落下し(図3(b))、さらにそのチッピング破断片103上にIGBTチップ106が載せられて押し付けられた場合(図3(c))、裏面電極101を突き破り、裏面コレクタ層を破壊してしまうため、リーク電流の増大や良品率の低下という弊害を生じさせる。
図4はウエハの裏面側に、表面側のスクライブライン108に相当する部分の裏面金属電極101を除去した格子状ライン領域110が設けられていることを示すIGBTウエハの平面図である。
図4に示すように、ダイシング前に、表面側のスクライブラインに対応する裏面スクライブライン108上に相当する裏面電極膜部分領域110を、予め除去しておくことが望ましい。
図5は、裏面ダイシングライン(スクライブライン)108上の裏面側電極膜除去領域110を設けることによる効果について、説明するためのウエハの断面図である。
同図(a)による3つの断面図は裏面ダイシングライン108に相当する部分の裏面金属電極が除去されていないウエハを極薄切削ブレード109により、高速回転でダイシングした場合のウエハ断面図であり、この場合はダイシングにより形成されたチッピング破断片103が金属電極膜101によりIGBTチップ106と繋がっていることを示している。一方、同図(b)による3つの断面図は裏面ダイシングライン108相当する部分に裏面電極膜除去領域110を設けた場合のウエハ断面図である。同図(b)のように、裏面金属電極膜の除去領域110を設けておけば、金属電極膜101による応力が発生せず、チッピングの発生頻度と程度が低減されることを示している。たとえ、チッピングが発生した場合でも、裏面金属電極101がスクライブライン108上に形成されていないので、チッピング破断片はそのまま、ダイシング面に吹き付けられる水流とともに洗い流され、チッピング破断片の張り付き/ぶら下りを無くすことができ、裏面金属電極101によって中途半端に張り付いたチッピング破断片の落下による不良を低減することができる。
以上説明した不良低減技術は、ウエハダイシングの際、ウエハ表面側ダイシングラインに対応するウエハ裏面側ライン上の金属電極膜部分領域を予め除去しておくことにより、ウエハ裏面のダイシング面に発生する、裏面メタライズ膜に支持されて残留するマイクロクラック片を無くして、その後の工程で引き起こされる信頼度不良を防止することに関する発明として、既に公表されている(特許文献1)。
また、裏面全面を被覆する電極膜による応力を緩和するために、裏面電極膜の形成の前に、ダイシング時のスクライブラインに対応するマスク材を形成しておく方法に関する文献が公開されている(特許文献2)。
特開平5−166926号公報 特開2006−165179号公報
しかしながら、この裏面スクライブ領域上のみの電極膜(Al/Ti/Ni/Auなどの積層金属膜)の選択的な除去は、公知の方法によれば、裏面電極膜上にフォトレジストマスクを塗布形成し、両面アライナーなどを用いて、表面側の半導体チップパターンに正確に対応するように位置合わせした裏側パターンでスクライブ線領域上のレジストマスクを開口させ、開口部の電極膜(Al/Ti/Ni/Au)を王水(塩酸と硝酸の混合液)により湿式エッチングしたり、メタルドライエッチャーにてエッチングしたりして除去する必要があった。王水(湿式エッチング)で除去する場合、表面(デバイス面)のアルミ電極が溶解したり腐食されたりしないように、保護膜を形成する必要が有り、プロセスが煩雑となる。また、その後の洗浄工程により王水を完全に除去できなかった場合は、信頼性を著しく低下させるので、特に念入りな洗浄処理とする必要がある。また、ドライエッチングによって除去する場合も、高価なメタルドライエッチング装置を必要とし、さらにエッチングガスが表面のAl電極にダメージを与えないように、表面に保護膜を形成する必要があるため、やはり煩雑である。
また、前記特許文献1には、金属電極を裏面全面に形成後、レーザー照射により、裏面金属電極のスクライブラインに相当する部分をメタライズ化して脆弱化するか、またはレーザー照射により直接、金属電極膜を除去するか、またはフォトリソグラフィ技術により除去する方法が示されているが、煩雑であることは否めない。さらに、前記特許文献2には、裏面側のスクライブラインに予めマスク材を形成した後、全面に金属電極を形成する記載があるが、目的が異なるので、ダイシング前にスクライブライン上の金属電極を除去しておくという内容ではない。
本発明は、以上、説明した点に鑑みてなされたものであり、前述のような煩雑なプロセスを必要とせず、簡単な方法で確実にスクライブライン上の裏面金属電極膜を除去する方法を含む半導体装置の製造方法を提供することを目的とする。
特許請求の範囲の請求項1記載の発明によれば、半導体基板の一面に、機能領域を備える複数のチップ領域に区画した格子状ラインパターンを有し、他面側には全面に金属電極膜を有する半導体基板を前記格子状ラインパターンに沿ってダイシングすることにより、チップ化してなる半導体装置の製造方法において、前記金属電極膜の形成前に、前記一面側の格子状ラインパターンに対応する他面側の格子状ラインパターン上の半導体基板面に、該半導体基板面と金属電極膜との密着性を低下させる表面処理を行った後、前記金属電極膜を全面へ形成し、続いて前記金属電極膜への粘着膜の貼付と、該粘着膜の剥がし処理を行い、前記他面側の格子状ラインパターン上に形成された前記金属電極膜を剥がした後、前記ダイシングを行う半導体装置の製造方法とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項2記載の発明によれば、前記密着性を低下させる表面処理として、自然酸化膜除去処理を行い、次に酸化性雰囲気中で他面側格子状ラインパターンのみに選択的にレーザーアニール処理を行って熱酸化膜の形成を行う特許請求の範囲の請求項1記載の半導体装置の製造方法とすることもできる。
特許請求の範囲の請求項3記載の発明によれば、前記レーザーアニール処理は、YAG2ωまたはYLF2ωのパルスレーザーアニールである特許請求の範囲の請求項2記載の半導体装置の製造方法とすることがより好ましい。
特許請求の範囲の請求項4記載の発明によれば、前記密着性を低下させる表面処理として、半導体基板との粘着力が前記金属電極膜と前記粘着膜の粘着力より弱い格子状ラインパターンの弱粘着膜の貼付を行う特許請求の範囲の請求項1記載の半導体装置の製造方法とすることが好適である。
特許請求の範囲の請求項5記載の発明によれば、前記引き剥がし処理により、前記弱粘着膜を引き剥がす特許請求の範囲の請求項4記載の半導体装置の製造方法とすることがいっそう好適である。
本発明によれば、煩雑なプロセスを必要とせず、簡単な方法で確実にスクライブライン上の裏面金属電極膜を除去する方法を含む半導体装置の製造方法を提供することができる。
図1は本発明にかかるシリコンウエハ(半導体基板)の後述するDHF処理(a)から裏面金属電極膜のスクライブライン除去(f)までのフロー図を示す半導体基板の断面図である。図6は本発明にかかるシリコンウエハのDHF処理から裏面への粘着テープの貼付け/引き剥がし処理までのフロー図を示す半導体基板の断面図である。図7はシリコンウエハのスクライブライン領域への選択的な部分レーザー照射の走査を示す模式的斜視図である。図8は本発明にかかるシリコンウエハのDHF処理からダイシングまでのフロー図を示すシリコンウエハの斜視図である。
以下、本発明にかかる半導体装置の製造方法について、具体的にはIGBTについて、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
500μm以上の厚いシリコンウエハ(半導体基板)を投入し、表面側デバイス製造工程(前工程)を施して表面側デバイス構造を形成後、ウエハ裏面側の研削、研磨によるウエハの薄化処理、裏面側コレクタ層などの機能層を形成する。続いて、表面側スクライブラインパターンに対応する、裏面スクライブライン領域上にシリコンと裏面金属電極膜の密着性を低下させるための表面処理を施す。
この表面処理は、ウエハについてDHF(希ふっ酸溶液)処理にて自然酸化膜除去を行った後、酸化性雰囲気中で裏面スクライブラインのみに選択的にレーザーアニール処理を行って、ライン上のシリコン表面に薄い熱酸化膜を形成することを内容とする処理であって、この処理の後、裏面全面に金属電極膜を形成する。
図1にこのDHF処理(a)から裏面金属電極膜のスクライブライン除去(f)までのフロー図を半導体基板の断面図により示す。
図1(a)は、図示しない表面側デバイス構造と裏面研磨を終えたシリコンウエハ1にDHF処理(フッ化水素希釈水溶液による自然酸化膜の溶解処理)と、矢印で示すパルスレーザー2を表面側スクライブラインと対応する裏面側に施すことを示している。このDHF処理によれば、裏面シリコン最表面のシリコン原子のダングリングボンド(非共有結合手)には、水素が結合されて安定化(水素終端化)し、室温程度であれば大気酸素濃度(約20%)、100%酸素雰囲気などの酸化性雰囲気に数時間程度、暴露しても水素終端状態は保たれ、自然酸化膜は急激に成長しない状態のシリコン面とすることができる。このDHF処理後のシリコンウエハ1裏面に、大気中あるいは酸素ガス中など酸化性雰囲気中で一定エネルギー密度以上のパルスレーザー照射2を裏面側スクライブライン3上に選択的に行うと、瞬間的に表層シリコンは十分に加熱され酸素ガスなど酸化剤と反応し、図1(b)のように表層に選択的な熱酸化膜(SiO膜)4が形成される。これをレーザーアニール法という。このレーザーアニール法は、図7にシリコンウエハ1のスクライブライン3領域への選択的な部分レーザー照射2の模式的斜視図に示すように、シャッター開閉制御やXYスキャン制御機構などを備えたレーザー光発生装置5により所望のパターンに部分的/選択的に照射することができるため、シリコンウエハ裏面上のスクライブライン3上に選択的にレーザー照射を行って選択的に前記SiO膜4を形成することができる。レーザー光としては、YAG2ωまたはYLF2ωのパルスレーザーが好ましい。
SiO膜4が形成されたシリコンウエハ1裏面に金属電極膜(Al/Ti/NI/Au)6をスパッタリングや蒸着などより成膜(図1(c))する。その後、粘着テープ7をウエハ裏面全面に一旦貼付けて(図1(d))から、再度粘着テープ7を引き剥がすと、裏面金属電極がシリコン裏面に直接密着した領域に比べて、SiO膜4が介在する部分はSiO膜4と金属電極膜6との間の密着性が非常に弱いので、密着性の低いスクライブライン上の金属電極膜だけを粘着テープに付着させて選択的に除去することができる(図1(e))。その後、スクライブラインに残っているSiO膜4をDHF処理により溶解して格子状の裏面金属電極膜除去領域11を形成し(図1(f))、ダイシング処理を行う。なお、前記SiO膜4と金属電極膜6との密着性は、シンタリング(電極膜形成後の熱処理)を行うと上昇してしまうため、シンタリング前に粘着テープの貼付け/引き剥がし処理を行うのが望ましい。
実施例2は、実施例1とは異なり、金属電極膜6とシリコンウエハ1との密着性を低下させる処理として、選択的に密着性を低下させる膜をシリコンウエハ1裏面と金属電極膜6との間に形成する方法である。
図6に、この場合のシリコンウエハのDHF処理(a)からウエハ裏面への粘着テープの貼付け/引き剥がし処理(e)までのフロー図をそれぞれ半導体基板の断面図で示す。また、図8に、DHF処理(a)後からダイシング(i)までのプロセスフロー図をそれぞれシリコンウエハの斜視図で示す。
図6(a)では、ウエハをDHF処理し、密着性を低下させる膜として、予め格子状に加工しておいた弱粘着性シート8(シリコンウエハ1との密着性が弱いシート)をシリコンウエハ1の表面側スクライブライン3に対応するように裏面側に貼付け(図6(b))、実施例1と同様の方法で金属電極膜6を全面に成膜した後(図6(c))、今度は金属電極膜6の上に粘着力の強い強粘着性シート9をウエハ全面に一旦貼り付けてから再度引き剥がす(図6(d))。そうすると、弱粘着性シート8がシリコンウエハ1から剥がれて弱粘着性シート8上の金属電極膜6と共に除去することができるので、弱粘着性シート8上の金属電極膜6のみをシリコンウエハ1から選択的に除去した格子状のライン領域11を簡単に形成することできる(図6(e))。弱粘着性シート8および強粘着性シート9は通常の半導体プロセスに用いられる種々の粘着性シートを利用することもできる。その際、弱粘着性シート8、強粘着性シート9としては、弱粘着性シート8とシリコンウエハ1との粘着力が強粘着性シート9と金属電極膜6との粘着力より弱くなるようにそれぞれ選択すればよい。さらに、弱粘着性シート8は弱粘着性シート8とシリコンウエハ1との密着力が弱粘着性シート8と金属電極膜6との密着力より弱いものを選択する。
図8によれば、DHF処理後のシリコンウエハ1と予め格子状に加工しておいた弱粘着性シート8が貼り付けられたシート10とを用意し(図8(a))、前記格子状の弱粘着性シート8を有するシート10を、ウエハ1の裏面に弱粘着性シート8側を向けて、ウエハの表面側のスクライブラインに合わせて貼り付け(図8(b)、その後シート10を剥がして弱粘着性シート8のみをシリコンウエハ裏面に転写する(図8(c)、(d))。シリコンウエハ1の裏面の全面に金属電極膜6を形成する(図8(e))。次に、金属電極膜との密着性の強い強粘着性シート9を金属電極膜6上に貼り付ける(図8(f))。強粘着性シート9を引き剥がす(図8(g))。すると、裏面スクライブライン3に相当する部分の金属電極膜が選択的に除去された格子状のライン領域11ができる(図8(h))。シリコンウエハ1の表面側からのダイシングブレード12を高速回転させてダイシング(図8(i))することにより、IGBTチップが完成する。
なお、以上説明した実施例1、2における金属電極膜6が除去された裏面ダイシングラインの幅は、ダイシングで切断されるブレード(刃)幅(約50μm)に左右100μm程度以上のマージンを持たせ、おおよそ250μm〜300μm程度とすることが好ましい。
以上、説明した実施例1、2によれば、従来よりも簡単な方法で確実にスクライブライン上の裏面金属電極膜を除去することができる。
本発明にかかるシリコンウエハのDHF処理(a)から裏面金属電極膜のスクライブライン除去(f)までのフロー図を示す半導体基板の断面図である。 従来のシリコンウエハのダイシング後の切断面を示す断面図(a)と斜視図(b)である。 従来のダイシング切断によるチッピング破断片の影響を示すシリコンチップの断面図である。 シリコンウエハの裏面側スクライブラインを示す平面図である。 シリコンウエハ裏面のスクライブラインによる効果を示すシリコンウエハの断面図である。 本発明にかかるシリコンウエハのDHF処理から粘着テープの貼付け/引き剥がし処理までのフロー図を示す半導体基板の断面図である。 シリコンウエハのスクライブライン領域への選択的な部分レーザー照射を示す模式的斜視図である。 本発明にかかるシリコンウエハのDHF処理からダイシングまでのフロー図を示すシリコンウエハの斜視図である。
符号の説明
1、… シリコンウエハ、半導体基板、
2、… レーザー照射、
3、… スクライブライン、
4、… 酸化膜、
5、… レーザー発生装置、
6、… 金属電極膜、
7、… 粘着テープ、
8、… 弱粘着性シート、
9、… 強粘着性シート、
10… シート、
11… 電極膜除去領域、格子状ライン領域。

Claims (5)

  1. 半導体基板の一面に、機能領域を備える複数のチップ領域に区画した格子状ラインパターンを有し、他面側には全面に金属電極膜を有する半導体基板を前記格子状ラインパターンに沿ってダイシングすることにより、チップ化してなる半導体装置の製造方法において、前記金属電極膜の形成前に、前記一面側の格子状ラインパターンに対応する他面側の格子状ラインパターン上の半導体基板面に、該半導体基板面と前記金属電極膜との密着性を低下させる表面処理を行った後、前記金属電極膜を全面へ形成し、続いて前記金属電極膜への粘着膜の貼付と、該粘着膜の剥がし処理を行い、前記他面側の格子状ラインパターン上に形成された前記金属電極膜を剥がした後、前記ダイシングを行うことを特徴とする半導体装置の製造方法。
  2. 前記密着性を低下させる表面処理として、自然酸化膜除去処理を行い、次に酸化性雰囲気中で他面側格子状ラインパターンのみに選択的にレーザーアニール処理を行って熱酸化膜の形成を行うことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記レーザーアニール処理は、YAG2ωまたはYLF2ωのパルスレーザーアニールであることを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記密着性を低下させる表面処理として、半導体基板との粘着力が前記金属電極膜と前記粘着膜の粘着力より弱い格子状ラインパターンの弱粘着膜の貼付を行うことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記引き剥がし処理により、前記弱粘着膜を引き剥がすことを特徴とする請求項4記載の半導体装置の製造方法。
JP2006328582A 2006-12-05 2006-12-05 半導体装置の製造方法 Expired - Fee Related JP4867627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006328582A JP4867627B2 (ja) 2006-12-05 2006-12-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006328582A JP4867627B2 (ja) 2006-12-05 2006-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008141135A JP2008141135A (ja) 2008-06-19
JP4867627B2 true JP4867627B2 (ja) 2012-02-01

Family

ID=39602261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328582A Expired - Fee Related JP4867627B2 (ja) 2006-12-05 2006-12-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4867627B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772074B2 (ja) * 2011-03-07 2015-09-02 Tdk株式会社 電子部品の製造方法
JP5918639B2 (ja) * 2012-06-25 2016-05-18 株式会社ディスコ ウェーハの処理方法
JP6064831B2 (ja) 2013-08-08 2017-01-25 三菱電機株式会社 試験装置、試験方法
JP6109032B2 (ja) 2013-10-02 2017-04-05 三菱電機株式会社 半導体試験治具およびその搬送治具、ならびにそれらを用いた異物除去方法
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287241A (en) * 1985-06-14 1986-12-17 Sharp Corp Manufacture of semiconductor element
JP2678474B2 (ja) * 1988-09-12 1997-11-17 ローム株式会社 半導体装置の製造方法
JP2542718B2 (ja) * 1990-02-09 1996-10-09 ローム株式会社 Dhd型ダイオ―ドの製造方法
JPH04335550A (en) * 1991-05-13 1992-11-24 Sumitomo Electric Ind Ltd Manufacture of semiconductor device
JPH06112312A (ja) * 1992-09-24 1994-04-22 Rohm Co Ltd 半導体チップの製造方法
JPH08222531A (ja) * 1995-02-14 1996-08-30 Showa Denko Kk 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2008141135A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4867627B2 (ja) 半導体装置の製造方法
US20140329373A1 (en) Method of Dicing a Wafer
JP3910843B2 (ja) 半導体素子分離方法及び半導体素子分離装置
JP5082211B2 (ja) 半導体装置の製造方法
JP4769429B2 (ja) 半導体装置の製造方法
US9034733B2 (en) Semiconductor die singulation method
TWI438836B (zh) 一種用於雷射切割半導體晶圓之製程方法
JP5967211B2 (ja) 半導体デバイスの製造方法
KR20050067019A (ko) 반도체 집적회로장치의 제조방법
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JPWO2009139417A1 (ja) 半導体装置およびその製造方法
JP4841021B2 (ja) メサ構造を持つ半導体チップの製造方法
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
US8148240B2 (en) Method of manufacturing semiconductor chips
JP2004146487A (ja) 半導体装置の製造方法
JP2005317570A (ja) 半導体素子の製造方法
JP2005129652A (ja) 半導体装置の製造方法
JPWO2013058222A1 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP2005044901A (ja) 半導体ウェハ分割方法
US20070202665A1 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP4826290B2 (ja) 半導体素子の製造方法
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
JP4553878B2 (ja) 半導体装置の製造方法
JP2011009341A (ja) 半導体装置の製造方法
JP2006032598A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees