TWI416675B - 具有增加熱傳導之積體電路 - Google Patents
具有增加熱傳導之積體電路 Download PDFInfo
- Publication number
- TWI416675B TWI416675B TW094126485A TW94126485A TWI416675B TW I416675 B TWI416675 B TW I416675B TW 094126485 A TW094126485 A TW 094126485A TW 94126485 A TW94126485 A TW 94126485A TW I416675 B TWI416675 B TW I416675B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- interface
- thermal
- conductive layer
- semiconductor substrate
- Prior art date
Links
- 230000001965 increasing effect Effects 0.000 title claims abstract description 24
- 238000012546 transfer Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 3
- 210000003298 dental enamel Anatomy 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 10
- 239000010432 diamond Substances 0.000 description 9
- 229910003460 diamond Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002470 thermal conductor Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 aluminum compound Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係由Michael Zhuoying Su於2004年8月18日所申請，標題為「INTEGRATED CIRCUIT WITH INCREASED HEAT TRANSFER」之共同申請案第10/920,764號的接續部分，茲將該申請案併入本案。
本發明係有關於積體電路，尤指關於積體電路之熱功率發散。
積體電路的高溫將會降低該積體電路的可靠性及效率。隨著積體電路上電晶體的密度增高而電晶體的尺寸縮小，電路所產生的熱功率會增加，從而提高了從封裝之積體電路移除熱量的需要。例如，電晶體密度的增加或會造成功率密度以2倍或3倍的增加。
封裝件的熱阻性通常包含來自遮蓋層(lid)、該遮蓋層及一積體電路背側之間的熱介面材料(Thermal interface material，TIM)，以及該積體電路本身的熱阻性貢獻。為降低封裝件的整體熱阻性，可減少其一或所有的這些貢獻。為改善該遮蓋層或該TIM的熱阻性，可使用新的材料。然而，具有低熱阻性的銀質或金質合金對於典型的積體電路遮蓋層而言或會有過高的成本。可縮減該遮蓋層的厚度以降低該遮蓋層的熱阻性，但是消減遮蓋層會使得積體電路易於碎裂。降低該TIM的熱阻性也會是不切實際，因為由一典型TIM所提供之熱介面雖劣於由其他材料(即如金屬或鑽石)所提供的熱介面，然而TIM比起其他材料會較為柔軟，因而減少積體電路晶粒的碎裂問題。
因此，會希望有一種從封裝積體電路中移除熱量之改良技術。
一種用以改善積體電路之熱功率發散的技術，包含藉由提高在垂直及/或側邊方向之熱傳導，來降低該積體電路的熱阻性。可藉由增加該積體電路晶粒(integrated circuit die)之背側表面積及/或側邊表面積來達到這些結果。在本發明之一些實施例中，積體電路包含，形成比半導體基板之第二表面更靠近於該半導體基板之第一表面的電路元件。該半導體基板與大致平面之第二表面相比具有顯著地增加形成於第二表面上之熱介面之表面積之變化輪廓。該輪廓之最大深度小於該半導體基板的厚度。
在本發明之一些實施例中，積體電路包含形成比半導體基板之第二表面更靠近於該半導體基板之第一表面之電路元件。該半導體基板具有變化輪廓(varying profile)。該變化輪廓，相較於大致為平面之第二表面，大幅地增加形成於該第二表面上之熱介面(thermal interface)的表面積。熱導層為熱耦合於該半導體基板。該熱導層與電路元件絕緣。該熱導層介接形成於該半導體基板之第一表面與該電路元件間之介電層。
在本發明的一些實施例中，一種方法包含藉由增加半導體基板之第一表面的表面積來降低積體電路晶粒之熱阻性。形成的電路元件比該第一表面更靠近該半導體基板之第二表面。該第一表面之輪廓的最大深度小於該半導體基板的厚度。
在本發明的一些實施例中，一種方法包含藉由增加半導體基板之第一表面的表面積來降低積體電路晶粒之熱阻性。形成之電路元件比該第一表面更靠近該半導體基板之第二表面。該方法亦包含透過形成於該晶粒之第一側邊上的熱導層，藉由散熱來降低該晶粒之熱阻性。該熱導層與該等電路元件絕緣，且介接於形成本該半導體基板之第二表面與該等電路元件間之介電層。
在本發明的一些實施例中，一種製造積體電路之方法，其中包含，形成比該半導體基板之第二表面更靠近該半導體基板之第一表面之電路元件。該方法亦包含形成具有變化輪廓之半導體基板。該變化輪廓，相較於大致為平面之第二表面，可大幅地增加形成於該第二表面上之熱介面的表面積。該輪廓之最大深度小於該半導體基板的厚度。該方法可包含形成熱耦合於該半導體基板的熱導層。該熱導層與電路元件絕緣。該熱導層可包含一接至周遭具有變化輪廓之介面。該變化輪廓，相較於接至周遭大致為平面之介面，可大幅地增加介接於該周遭介面的表面積。該方法可包含形成鄰接於該熱導層之熱介面材料(TIM)層，以及形成鄰接於該TIM層之遮蓋層。該熱導層具有接至該TIM層的大致平面的介面。該輪廓差異性之密度的增加可基於至少部分在積體電路的局部上產生比其它積極電路的局部更大的熱功率。
在本發明之一些實施例中，一種製造積體電路之方法，包含形成比對該半導體基板之第二表面更靠近半導體基板之第一表面之電路元件。該方法包含形成具有變化輪廓之半導體基板。該變化輪廓，相較於大致為平面之第二表面，可大幅地增加形成於該第二表面上之熱介面的表面積。該方法包含形成一熱耦合於該半導體基板的熱導層。該熱導層與該等電路元件絕緣。該熱導層介接於形成在該半導體基板之第一表面與該等電路元件間之介電層。該熱導層可包含接至周遭的介面，該介面具有變化輪廓。該變化輪廓相較於大致為平面之介面，可大幅地增加該介面的表面積。該方法可包含形成鄰接於該熱導層之熱介面材料(TIM)層，以及形成鄰接於該TIM層之遮蓋層。該熱導層可具有接至該TIM層的大致平面介面。該第二表面輪廓變化性之密度的增加可為至少部分地以該積體電路裡之各熱點為基礎。
在本發明之一些實施例中，積體電路晶粒包含具有變化輪廓之晶粒之至少一側邊。該變化輪廓，相較於大致為平面之側邊，可大幅地增加形成於該側邊上之熱介面的表面積。在本發明之一些實施中，一種方法包含藉由增加晶粒之側邊的表面積，來降低積體電路晶粒的熱阻性。該方法可包含透過形成於該晶粒之側邊上的熱導層，而藉由散熱來降低該晶粒的熱阻性。
茲參照第1圖係示出示範性積體電路及冷卻技術包含矽質基板106、絕緣層104及矽質層102。矽質層102大致包含經封裝之積體電路內之所有電路裝置。該介面，例如該矽質層102與該導體凸塊103之間的介面101，會是該積體電路的前側。介面105，亦即該矽質基板106與該熱介面材料(TIM)108之間的介面，為該積體電路的背側且大至為平面。
熱介面材料108係包含於該金屬遮蓋層110及該矽質基板106之間，以消除由該金屬遮蓋層110與該矽質基板106之表面不規則性所產生的空氣間隔，並提高接合導體性，以改善於金屬遮蓋層110與該矽質基板106之間的熱傳導性。該熱介面材料108可為導熱膠、熱導化合物(例如鋁化合物)、導熱彈性體、接著導熱絕緣雙面膠或其他適當的材料。
散熱器112(例如風扇或其他的功率消散結構)接附於該金屬遮蓋層110，以增加該金屬遮蓋層110與該周遭環境(例如環繞空氣)間的熱傳導。可將額外熱介面材料層納入於該金屬遮蓋層110及該散熱器112之間，以消除該金屬遮蓋層110及該散熱器112之間的空氣間隔，並提高接合導體性以改善從該金屬遮蓋層110到該散熱器112的熱傳導。
示範性TIM從該矽質介面比起其他低熱阻材料(例如金屬)傳導較少的熱。一種用以提高如第1圖所示之冷卻系統的熱傳導技術包含將具有高熱導性之材料層(亦即大於約10W/mK)插入於該矽質基板106與該TIM 108間。不過，由此冷卻技術的熱傳導速率或會被該大致為平面之介面105的表面積所限制。該介面105會固定為該積體電路背側的大小，限制了功率發散的速率。通常，從該積體電路所傳導來之約90%的熱會向z方向(亦即垂直地，正交於該介面105之方向)所傳導，而從該積體電路所傳導來之約10%的熱會向負z方向所傳導。可忽略的熱量(通常不高於1到2%)會從該積體電路的側邊作側向(亦即平行於介面105的方向)傳導。
用以改善上述冷卻技術之熱傳導性的技術可如第2A至5B圖所示。參照第2A及2B圖，由矽質基板106、絕緣層104及矽質層102所構成的積體電路至少有一部分具有變化輪廓(亦即大致非平面之輪廓)之背側(亦即介面205)。雖慣於將製造積體電路裝置電路側朝上，然確可在完成前側處理之後進行背側處理。可藉由任何適當的製造技術來構成該介面205(例如矽質基板106之背側的樣式處理及蝕刻處理)，以在該矽質基板106裡形成溝槽(例如溝槽204)、通道、孔洞、凹陷或其他適當的非平面結構。在本發明之一個具體實施例中，粗糙化矽質基板106之背側會在該矽質基板106的背側形成刮痕。該變化輪廓增加該矽質基板106與該熱導層205間之至少一部分之介面的表面積，從而提高從該矽質基板106背側至鄰接材料的垂直熱傳導性。
該熱導層202可為構成於該矽質基板106之大致非平面背側上。該熱導層202可為金屬、鑽石或其他適當的熱導材料。在本發明之一些實施例中，該熱導層202可為TIM(例如具有高熱導性之TIM)，並且可排除個別的熱導層。該熱導層202的厚度可隨該溝槽深度及所用材料而變化。例如，雖然較薄的熱導層可能比較厚的熱導層為佳，然該熱導層通常會足夠地厚，以供大致完整地覆蓋該溝槽或其他非平面結構。此外，如該熱導層過薄，該熱導層可能易於碎裂，而提高該熱導層斷裂的可能性，而這會妨礙到跨於該薄層的橫向熱傳導性。雖其他材料(即如銀、金、鑽石等等)係與銅相較下係為較佳的熱導體，然可運用銅係因為比起其他熱導體更為柔軟且較不昂貴。一般說來，雖然鑽石係比其他材料為佳之熱導體(亦即包含銅、銀或金)以在積體電路上形成鑽石層，然該積體電路通常是受曝於高溫及高壓條件下，這在某些應用中是不樂見的。此外，形成厚度大於1000微米的鑽石層對於某些應用而言或許過為耗時。
該矽質基板106背側之輪廓的深度可根據所選擇為該熱導體之材料而定。例如，當使用鑽石作為熱導體時，由於鑽石也是電子絕緣體，因此該輪廓深度可經過該矽質基板而延伸至該絕緣層104。然而，該輪廓深度可延伸不到整個矽質基板，以減少電子耦接至該矽質層102內之電路，例如當導電材料選擇做為該熱導體時的可能性。
在本發明之一個實施例中，第2A圖的積體電路封裝於無遮蓋層封裝內，將熱從該矽質層102的背側透過該熱導層202及周遭環境間之大致非平面介面傳導至周遭環境。然而，在本發明之一些實施例中，例如包含遮蓋層之積體電路封裝，可利用具有在該熱導層及鄰接材料(例如TIM層或金屬遮蓋層)間之大致平面介面的熱導層(例如第3圖的熱導層302)。在本發明之一些實施例中，該熱導層302可為TIM(例如具高熱導性之TIM)，且可排除個別的熱導層。
一種用以改善垂直熱傳導性的技術包含薄化該積體電路晶粒，這可令在該側向上的熱發散更具關鍵性。在本發明之一個實施例中，可藉增加該積體電路之側邊的表面積，來提高積體電路之側邊熱傳導，如第4A圖及4B圖所示。可在將該積體電路從晶圓切離成個別的晶粒之前，先利用傳統上用以形成變化輪廓的技術來改變積體電路之側邊局部的輪廓。可在既已將該積體電路晶粒分離於該晶圓之後，再將用以於該積體電路前側或背側上形成變化輪廓之傳統技術加以調適(例如利用特殊化的處理室體)，以於該積體電路的橫側上形成變化輪廓。可運用雷射或其他適當技術以改變該積體電路晶粒之側邊的輪廓。
在該側邊上形成變化輪廓後，可在該側邊上形成熱導材料層(即如該熱導層402)。如前文對於該熱導層202所述，該熱導層402包含銅、銀、金、鑽石、TIM或其他適當的熱導材料。可如前述根據對該薄層所選擇之材料，並且按照該矽質層102裡之裝置的位置，來選擇該熱導層402的深度。
在本發明一些實施例中，可根據該積體電路設計之熱輪廓來裁製該矽質基板背側或側邊的輪廓。例如，該積體電路的某些部分(亦即熱點，例如以高速率而運作的各局部)或會比起其他部分產生更多的熱。熱點或會減緩鄰近各熱點處的電晶體，且對積體電路內的競爭條件造成幫助。可將具有比該積體電路之其他位置為大之輪廓變異性之側邊或背側的區域(即如溝槽502)納入，以改善這些熱點的熱功率發散，如第5A圖及5B圖所示。因此，此項技術可減少出現熱點以及由這些熱點所產生的競爭條件。該變化輪廓亦可經組態設定其樣式，可相較於其他輪廓而強化該積體電路晶粒(即如交叉嵌紋或蜿蜒樣式)。
在此所述之本發明說明為示範性質，且非為限制如後之申請專利範圍中所敘述之本發明範圍。例如，本發明雖已在絕緣器上矽晶及矽質半導體技術所實作之具體實施例而描述，然熟諳本項技藝之人士應即瞭解本文教示可運用於其他積體電路製程技術，即如批次矽元件技術、砷化鎵技術等。可基於本文所述說明改變及修改本揭具體實施例，而無虞悖離如後申請專利範圍所設之本發明範圍及精神。
101．．．介面
102．．．矽質層
103．．．導體凸塊
104．．．絕緣層
105．．．介面
106．．．矽質基板
108．．．熱介面材料(TIM)
110．．．金屬遮蓋層
112．．．散熱器
202．．．熱導層
204．．．溝槽
205．．．介面
302．．．熱導層
402．．．熱導層
502．．．溝槽
藉由參照各隨附圖式，即可為更佳地瞭解本發明，並且可令其各種目的、特性及優點對於熟諳本項技藝之人士即屬顯見。
第1圖係顯示示範性封裝積體電路之剖面圖。
第2A圖係顯示示範性積體電路之剖面圖，其中包含具有與本發明之一些具體實施例之變化輪廓的背側之半導體基板。
第2B圖係顯示示範性積體電路之俯視圖，其中包含具有與本發明之一些具體實施例之變化輪廓的背側之半導體基板。
第3圖係顯示示範性積體電路之剖面圖，其中包含，具有變化輪廓之背側，以及具有與本發明之一些具體實施例之平面輪廓的熱導層有一致性之半導體基板。
第4A圖係顯示具有與本發明之一些具體實施例之變化輪廓的側邊有一致性之示範性積體電路之剖面圖。
第4B圖係顯示具有與本發明之一些具體實施例之變化輪廓的側邊有一致性之示範性積體電路之俯視圖。
第5A圖係顯示示範性積體電路之剖面圖，其中包含具有與本發明之一些具體實施例之非均勻變化輪廓的背側有一致性之半導體基板。
第5B圖係顯示示範性積體電路俯視圖，其中包含具有與本發明具之一些具體實施例之非均勻變化輪廓的背側有一致性之半導體基板。
在不同的圖式中使用相同參考符號來表示類似或相同項目。
102．．．矽質層
104．．．絕緣層
106．．．矽質基板
202．．．熱導層
204．．．溝槽
502．．．溝槽
Claims (21)
- 一種積體電路晶粒(integrated circuit die)，其中包括：形成於比半導體基板之第二表面更靠近於該半導體基板之第一表面的電路元件；該半導體基板具有變化輪廓，相較於實質為平面之該第二表面，該變化輪廓實質地增加形成於該第二表面上之熱介面的表面積；以及熱耦合於該半導體基板之熱導層(thermally conductive layer)，該熱導層與該等電路元件係電性絕緣，其中，該熱導層包括接至周遭具變化輪廓的介面，相較於接至周遭而實質為平面之介面，該變化輪廓實質地增加接至周遭之該介面的表面積。
- 如申請專利範圍第1項之積體電路晶粒，其中，該熱導層具有接至熱介面材料(thermal interface material,TIM)之實質為平面之介面。
- 如申請專利範圍第1項之積體電路晶粒，其中，增加輪廓變化性的密度係基於至少局部地在該積體電路之部分上產生比該積體電路之其他部分更大的熱功率(thermal power)。
- 如申請專利範圍第1項之積體電路晶粒，其中，該熱導層係熱介面材料(TIM)。
- 如申請專利範圍第1項之積體電路晶粒，進一步包括：鄰接於該熱導層之熱介面材料(TIM)層。
- 如申請專利範圍第5項之積體電路晶粒，進一步包括：鄰接於該TIM層之遮蓋層(lid)。
- 一種積體電路晶粒，其中包括：比起半導體基板之第二表面更靠近於該半導體基板之第一表面所形成的電路元件；該半導體基板具有變化輪廓，相較於實質為平面之該第二表面，該變化輪廓可實質地增加形成於該第二表面上之熱介面的表面積；以及熱耦合於該半導體基板之熱導層，該熱導層與該電路元件係電性絕緣，其中，該熱導層包括接至周遭具變化輪廓的介面，相較於接至周遭而實質為平面之介面，該變化輪廓實質地增加接至周遭之該介面的表面積。
- 如申請專利範圍第7項之積體電路晶粒，進一步包括：鄰接於該熱導層之熱介面材料(TIM)層，該熱導層具有接至該TIM層之平面介面；以及鄰接於該TIM層的遮蓋層。
- 如申請專利範圍第7項之積體電路晶粒，其中，增加該第二表面之輪廓變化性的密度係基於至少局部地在該積體電路之部分上產生比該積體電路之其他部分更大之熱功率。
- 如申請專利範圍第7項之積體電路晶粒，其中，該熱導層係熱介面材料。
- 一種製造積體電路之方法，其中包括：藉由增加半導體基板之第一表面的表面積來降低積體電路晶粒的熱阻性，形成之電路元件係比該第一表面更靠近於該半導體基板之第二表面； 熱耦合該半導體基板之熱導層(thermally conductive layer)，其中該熱導層與該等電路元件係電性絕緣；介接該熱導層至周遭具變化輪廓的介面，其中相較於接至周遭而實質為平面之介面，該變化輪廓實質地增加接至周遭之該介面的表面積。
- 如申請專利範圍第11項之方法，進一步包括：透過形成於該第一表面上之熱導層，藉由熱發散(thermal dissipation)來降低該晶粒的熱阻性。
- 如申請專利範圍第12項之方法，進一步包括：藉由增加該熱導層之表面積，來進一步降低該晶粒的熱阻性。
- 一種製造積體電路之方法，其中包括：藉由增加半導體基板之第一表面的表面積來降低積體電路晶粒的熱阻性，形成之電路元件係比該第一表面更靠近於該半導體基板之第二表面；透過形成於該第一表面上的熱導層，藉由熱發散來降低該晶粒的熱阻性，其中該熱導層與該等電路元件電性絕緣；以及介接該熱導層至周遭具變化輪廓的介面，其中相較於接至周遭而實質為平面之介面，該變化輪廓實質地增加接至周遭之該介面的表面積。
- 如申請專利範圍第14項之方法，進一步包括：藉由增加該熱導層之表面積，來進一步降低該晶粒的熱阻性。
- 如申請專利範圍第14項之方法，其中，增加該第一 表面之輪廓的密度係基於至少局部在該積體電路之部分上產生比該積體電路之其他部分更大的熱功率。
- 一種積體電路裝置，其中包括：用以藉由增加半導體基板之第一表面的表面積來降低積體電路晶粒的熱阻性之手段，形成之電路元件係比該第一表面更靠近於該半導體基板之第二表面；用以透過形成於該第一表面上之熱導層，藉由熱發散來降低該晶粒的熱阻性之手段；以及用以介接該熱導層至周遭具變化輪廓的介面之手段，其中相較於接至周遭而實質為平面之介面，該變化輪廓實質地增加接至周遭之該介面的表面積。
- 一種積體電路裝置，其中包括：用以藉由增加半導體基板之第一表面的表面積來降低積體電路晶粒的熱阻性之手段，形成之電路元件係比該第一表面更靠近於該半導體基板之第二表面；用以透過形成於該第一表面上的熱導層藉由熱發散來降低該晶粒的熱阻性之手段；用以將該熱導層與該等電路元件電性絕緣之手段；以及用以介接該熱導層至周遭具變化輪廓的介面之手段，其中相較於接至周遭而實質為平面之介面，該變化輪廓實質地增加接至周遭之該介面的表面積。
- 如申請專利範圍第18項之裝置，進一步包括：用以藉由增加該熱導層之表面積來進一步降低 該晶粒的熱阻性之手段。
- 一種積體電路晶粒，其中包括：該晶粒之至少一橫側具有變化輪廓，相較於實質為平面之橫側，該變化輪廓可實質地增加形成於該橫側上之熱介面之表面積，其中，該晶粒之該橫側係垂直於該晶粒之形成電路元件之層。
- 如申請專利範圍第20項之積體電路晶粒，進一步包括：熱耦合於該晶粒之橫側的熱導層，該熱導層與該等電路元件係電性絕緣。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92076404A | 2004-08-18 | 2004-08-18 | |
| US11/050,572 US7259458B2 (en) | 2004-08-18 | 2005-02-03 | Integrated circuit with increased heat transfer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200616183A TW200616183A (en) | 2006-05-16 |
| TWI416675B true TWI416675B (zh) | 2013-11-21 |
Family
ID=35502696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094126485A TWI416675B (zh) | 2004-08-18 | 2005-08-04 | 具有增加熱傳導之積體電路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7259458B2 (zh) |
| TW (1) | TWI416675B (zh) |
| WO (1) | WO2006022911A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100883807B1 (ko) * | 2007-05-21 | 2009-02-17 | 삼성전자주식회사 | 반도체 소자 패키지 및 그 제조 방법 |
| JP4345855B2 (ja) * | 2007-07-31 | 2009-10-14 | セイコーエプソン株式会社 | 半導体装置、放熱体、及び半導体装置の製造方法 |
| JP4525786B2 (ja) * | 2008-03-31 | 2010-08-18 | Ｔｄｋ株式会社 | 電子部品及び電子部品モジュール |
| US8222118B2 (en) * | 2008-12-15 | 2012-07-17 | Intel Corporation | Wafer backside grinding with stress relief |
| US8283776B2 (en) | 2010-01-26 | 2012-10-09 | Qualcomm Incorporated | Microfabricated pillar fins for thermal management |
| US8624404B1 (en) | 2012-06-25 | 2014-01-07 | Advanced Micro Devices, Inc. | Integrated circuit package having offset vias |
| KR20140009731A (ko) * | 2012-07-12 | 2014-01-23 | 삼성전자주식회사 | 방열부를 포함하는 반도체 칩 및 그 반도체 칩 제조 방법 |
| AU2013364020B2 (en) | 2012-12-22 | 2018-01-18 | Gas Technologies Llc | Method and apparatus for providing oxygenated hydrocarbons |
| FR3061600B1 (fr) * | 2017-01-03 | 2020-06-26 | Stmicroelectronics (Grenoble 2) Sas | Dispositif electronique comprenant une puce rainuree |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100199A (en) * | 1998-01-13 | 2000-08-08 | International Business Machines Corporation | Embedded thermal conductors for semiconductor chips |
| US6184064B1 (en) * | 2000-01-12 | 2001-02-06 | Micron Technology, Inc. | Semiconductor die back side surface and method of fabrication |
| US6225695B1 (en) * | 1997-06-05 | 2001-05-01 | Lsi Logic Corporation | Grooved semiconductor die for flip-chip heat sink attachment |
| US6586279B1 (en) * | 2000-11-17 | 2003-07-01 | Sun Microsystems, Inc. | Method of integrating a heat spreader and a semiconductor, and package formed thereby |
| US6607928B1 (en) * | 1997-12-30 | 2003-08-19 | Intel Corporation | Integrated circuit device having an embedded heat slug |
| US6710442B1 (en) * | 2002-08-27 | 2004-03-23 | Micron Technology, Inc. | Microelectronic devices with improved heat dissipation and methods for cooling microelectronic devices |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4019091A1 (de) | 1990-06-15 | 1991-12-19 | Battelle Institut E V | Waermeableitungseinrichtung fuer halbleiterbauelemente und verfahren zu deren herstellung |
| GB9014491D0 (en) * | 1990-06-29 | 1990-08-22 | Digital Equipment Int | Mounting silicon chips |
| US5196785A (en) | 1990-12-12 | 1993-03-23 | Hewlett-Packard Company | Tape automated bonding test apparatus for thermal, mechanical and electrical coupling |
| US5767578A (en) | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
| US5729052A (en) | 1996-06-20 | 1998-03-17 | International Business Machines Corporation | Integrated ULSI heatsink |
| US5990552A (en) | 1997-02-07 | 1999-11-23 | Intel Corporation | Apparatus for attaching a heat sink to the back side of a flip chip package |
| US6263566B1 (en) | 1999-05-03 | 2001-07-24 | Micron Technology, Inc. | Flexible semiconductor interconnect fabricated by backslide thinning |
| US6300670B1 (en) | 1999-07-26 | 2001-10-09 | Stmicroelectronics, Inc. | Backside bus vias |
| US6287940B1 (en) | 1999-08-02 | 2001-09-11 | Honeywell International Inc. | Dual wafer attachment process |
| US6281029B1 (en) | 1999-09-30 | 2001-08-28 | Advanced Micro Devices, Inc. | Probe points for heat dissipation during testing of flip chip IC |
| DE10030443A1 (de) | 2000-06-22 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer wärmeabführenden Oberfläche und Bauelement mit einer wärmeabführenden Oberfläche |
| US6512292B1 (en) | 2000-09-12 | 2003-01-28 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces |
| US6333557B1 (en) | 2000-09-12 | 2001-12-25 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors |
| US6627978B2 (en) | 2001-09-28 | 2003-09-30 | Intel Corporation | Chip package enabling increased input/output density |
| US6613602B2 (en) | 2001-12-13 | 2003-09-02 | International Business Machines Corporation | Method and system for forming a thermoelement for a thermoelectric cooler |
| JP2004134762A (ja) | 2002-09-19 | 2004-04-30 | Denso Corp | 半導体装置 |
| US6774482B2 (en) * | 2002-12-27 | 2004-08-10 | International Business Machines Corporation | Chip cooling |
-
2005
- 2005-02-03 US US11/050,572 patent/US7259458B2/en active Active
- 2005-04-29 WO PCT/US2005/015048 patent/WO2006022911A1/en active Application Filing
- 2005-08-04 TW TW094126485A patent/TWI416675B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225695B1 (en) * | 1997-06-05 | 2001-05-01 | Lsi Logic Corporation | Grooved semiconductor die for flip-chip heat sink attachment |
| US6607928B1 (en) * | 1997-12-30 | 2003-08-19 | Intel Corporation | Integrated circuit device having an embedded heat slug |
| US6100199A (en) * | 1998-01-13 | 2000-08-08 | International Business Machines Corporation | Embedded thermal conductors for semiconductor chips |
| US6184064B1 (en) * | 2000-01-12 | 2001-02-06 | Micron Technology, Inc. | Semiconductor die back side surface and method of fabrication |
| US6586279B1 (en) * | 2000-11-17 | 2003-07-01 | Sun Microsystems, Inc. | Method of integrating a heat spreader and a semiconductor, and package formed thereby |
| US6710442B1 (en) * | 2002-08-27 | 2004-03-23 | Micron Technology, Inc. | Microelectronic devices with improved heat dissipation and methods for cooling microelectronic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006022911A1 (en) | 2006-03-02 |
| TW200616183A (en) | 2006-05-16 |
| US7259458B2 (en) | 2007-08-21 |
| US20060038283A1 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI416675B (zh) | 具有增加熱傳導之積體電路 | |
| KR101706847B1 (ko) | 실리콘을 이용한 칩 레벨의 열 방출을 하는 반도체 칩 | |
| US20100019385A1 (en) | Implementing Reduced Hot-Spot Thermal Effects for SOI Circuits | |
| US11658088B2 (en) | Structures and methods for heat dissipation of semiconductor devices | |
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路 | |
| US9585257B2 (en) | Method of forming a glass interposer with thermal vias | |
| WO2006012167A1 (en) | Bottom heat spreader | |
| US20170171978A1 (en) | Power module and manufacturing method thereof | |
| TW201222760A (en) | Integrated circuit device and method of forming the same | |
| JPH0778908A (ja) | 改良された放熱能力を有する基板構造の製造方法 | |
| US7842553B2 (en) | Cooling micro-channels | |
| JP3791459B2 (ja) | 半導体装置およびその製造方法 | |
| CN113964091A (zh) | 半导体装置及其制备方法、三维集成电路 | |
| JP2010034560A (ja) | 半導体モジュール、および電子回路を製造するための方法 | |
| JP5092274B2 (ja) | 半導体装置 | |
| US6815813B1 (en) | Self-contained heat sink and a method for fabricating same | |
| JPH11135692A (ja) | 集積回路 | |
| JP2000031487A (ja) | 半導体装置とその製造方法 | |
| US11234324B1 (en) | Circuit board structure and manufacturing method thereof | |
| US10535578B2 (en) | Semiconductor devices, and a method for forming a semiconductor device | |
| JPS5875860A (ja) | 冷媒封入型半導体装置 | |
| JPH11168159A (ja) | 空間的にパターン化された素子を生成する処理方法 | |
| JPH05114729A (ja) | 半導体装置 | |
| CN116666225A (zh) | 芯片封装结构的制备方法及芯片封装结构 | |
| US20030151132A1 (en) | Microelectronic die providing improved heat dissipation, and method of packaging same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |