JP2010034560A - 半導体モジュール、および電子回路を製造するための方法 - Google Patents
半導体モジュール、および電子回路を製造するための方法 Download PDFInfo
- Publication number
- JP2010034560A JP2010034560A JP2009172808A JP2009172808A JP2010034560A JP 2010034560 A JP2010034560 A JP 2010034560A JP 2009172808 A JP2009172808 A JP 2009172808A JP 2009172808 A JP2009172808 A JP 2009172808A JP 2010034560 A JP2010034560 A JP 2010034560A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- die
- exposed surface
- support substrate
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
【課題】高い熱流れを達成することができるようにする。
【解決手段】ダイ(2)が、ヒートシンク(3)に接触するための少なくとも1つの露出面(7)を有しているようにした。
【選択図】図1
【解決手段】ダイ(2)が、ヒートシンク(3)に接触するための少なくとも1つの露出面(7)を有しているようにした。
【選択図】図1
Description
本発明は、半導体モジュール、特に出力段、および電子回路を製造するための方法に関する。
米国特許第2007/0262387号明細書に基づき、金属製の基板電極と、絶縁性の基板と、ヒートシンクとを備えた集積されたプリント配線板を有する出力半導体構成素子モジュールが公知である。ヒートシンクは複数の中間層を介してダイに結合されている。
本発明の課題は、冒頭で述べた形式の半導体モジュールおよび電子回路を製造するための方法を改良して、高い熱流れを達成することができるようにすることである。
この課題を解決するために本発明の半導体モジュールでは、炭化シリコンから成る少なくとも1つのダイが設けられており、該ダイに半導体構成素子が構造化されており、ダイが、ヒートシンクにコンタクティングするための少なくとも1つの露出面を有しているようにした。
さらに前記課題を解決するために本発明の第1の方法では、
支持基板に窓を加工し、
支持基板にダイを配置し、この場合、該ダイの所定の面が、窓をカバーしており、
環境影響に対して防護するためにダイの一部をカバーしかつ窓を露出するパッケージを配置するようにした。
支持基板に窓を加工し、
支持基板にダイを配置し、この場合、該ダイの所定の面が、窓をカバーしており、
環境影響に対して防護するためにダイの一部をカバーしかつ窓を露出するパッケージを配置するようにした。
さらに前記課題を解決するために本発明の第2の方法では、
冷気循環通路に接続するための水平方向に延びる孔を備えた凹設部を支持基板に加工し、
該支持基板にダイを、該ダイの所定の面が凹設部を閉鎖して中空室を形成するように配置するようにした。
冷気循環通路に接続するための水平方向に延びる孔を備えた凹設部を支持基板に加工し、
該支持基板にダイを、該ダイの所定の面が凹設部を閉鎖して中空室を形成するように配置するようにした。
さらに本発明の有利な実施態様では、露出面が、固着材料なしにヒートシンクに接触しているようにした。
さらに本発明の有利な実施態様では、ヒートシンクが、部分的に当該半導体モジュールのパッケージの外部に配置されている。
さらに本発明の有利な実施態様では、ヒートシンクが金属ブロックから成っており、該金属ブロックが露出面に接触した状態で配置されているか、またはヒートシンクが、冷却液を備えた冷却回路を有しており、冷却液が露出面と接触しているようにした。
さらに本発明の有利な実施態様では、露出面が、その表面積を増加させるための構造部を有しているようにした。
さらに本発明の有利な実施態様では、構造部が、毛細管力を介して冷却媒体を輸送するためのヒートパイプの一部であるようにした。
さらに本発明の有利な実施態様では、支持基板が、切欠きを有しており、ダイ2が露出面で切欠きに向かい合って配置されており、これにより、露出面と切欠きとが、中空室を形成しているようにした。
さらに本発明の有利な実施態様では、ダイに保護層が設けられており、該保護層が、半導体構成素子をカバーしていて、露出面の領域内に窓を有しているようにした。
本発明は、半導体モジュールに関する。この半導体モジュールは、炭化シリコンから成る少なくとも1つのダイを有しており、このダイに半導体構成素子が構造化されている。ダイは、外部のヒートシンクにコンタクティングするための少なくとも1つの露出面を有している。
本発明により、炭化シリコンから成る半導体モジュールへのヒートシンクの直接的な結合が可能となることが分かった。これにより、特に個々の熱橋の種々異なる材料の間の境界面によって制限されない高い熱流れを達成することができる。
以下に、本発明を実施するための形態を図面につき詳しく説明する。
半導体モジュール1の実施形態を、図1の部分断面図を参照して以下に説明する。半導体モジュール1はダイ2と支持プレート4とを有している。さらに、半導体モジュール1はパッケージ5を有していてよい。半導体モジュール1には冷却体3を結合することができる。この冷却体3は、モノリシックに鋳造体またはフライス削り加工体、例えばアルミニウムからから成っていてよい。別の構成では、冷却体3は、半導体モジュール1の、組み込まれた構成部材である。
ダイ2は炭化シリコンで製作されている。炭化シリコンは、その僅かなバンドギャップおよび高い熱伝導性のため、特に出力半導体構成素子に適している。
慣用の構造化法では、炭化シリコンから成るウエーハ内に半導体構成素子を構造化することができる。次いで、ウエーハがダイ2にソーイングされる。ダイ2はパッケージングされていない、つまり追補的に被着される保護層または被覆体によって取り囲まれていない。
むき出しのダイ2は支持基板4(例えばプリント配線版)に配置されている。このプリント配線版4は半導体モジュール1の外部の接続部を有していてよい。プリント配線版4はこの外部の接続部を、ダイ2に設けられたコンタクトに接続している。
パッケージ5はダイ2を部分的に取り囲んでいる。有利には、ダイ2の、半導体構成素子のために構造化された領域13が、パッケージ5によって封止されていて、環境影響から防護されている。パッケージ5はプラスチックまたは金属から成っていてよい。
パッケージ5は少なくとも1つの窓を有している。図1に示された実施形態では、パッケージ5が、ダイ2の上側しか取り囲んでいない。従って、このダイ2は、少なくとも1つの露出面7を有しており、この面7は環境に直接的に接触している。特に露出面7を、支持基板4、パッケージ5、保護層、拡散バリヤ等によってカバーしないことが提案されている。
図示された半導体モジュール1は、炭化シリコンがシリコンに比べて高い化学耐性を有していることを利用している。炭化シリコン基板を通る、周辺からのガスまたは外来原子のマイグレーションが僅かであり、これにより、ダイ2に設けられた半導体構成素子の機能性の著しい損傷が生じない。
外部の冷却体3は、パッケージ5に設けられた窓を通して、ダイ2の露出面7に直接的に接触して配置されてよい。これによりダイ2からの高い放熱を達成することができる。
外部の冷却体3とダイ2との間には、凸凹を補償するために熱伝導ペーストが供給されてよい。さらなる熱橋の介在は回避される。なぜならば、さらなる各境界面が固有の熱伝導性を低下させ得るからである。
半導体モジュール1の別の実施形態を、図2の部分断面図を参照して以下に説明する。
炭化シリコンをベースとしたダイ2は、その裏面で支持基板4に配置されている。固着層16が、ダイ2を支持基板4に接続する。固着層16は、例えば樹脂、接着剤、またははんだから成っていてよい。特に支持基板4とダイ2の基板との間に導電性の接続が必要である場合にははんだが適している。
裏面は、露出領域7で固着層16によってカバーされていない。支持基板4には凹設部17が加工されており、この凹設部17は、その水平方向の寸法で、露出領域7に相応していてよい。ダイ2と支持基板4とは、露出領域7と凹設部17とが中空室を支持基板4に規定するように互いに配置されている。
支持基板4内には、凹設部17もしくは中空室に通じる水平方向に延びる管路18が配置されていてよい。冷却回路システムを管路18に接続することができる。冷却液は中空室内に流入することができ、露出面7の領域でのダイ2との直接的な接触によってダイ2から熱を放出することができる。同様に、凹設部17は「ヒートパイプ」システムもしくは熱パイプシステムの一部であってよい。
図1の実施形態のように、パッケージがダイ2の上側をカバーしていてよい。図2に示された変化形態では、ダイ2の、構造化された領域13しか保護層15によってカバーされていない。
ダイ2の電気的なコンタクティングは、ボンディングワイヤ20と、ダイ2およびプリント配線版4に設けられた相応のコンタクト21、22によって行うことができる。ボンディングワイヤ20とコンタクト21、22とは露出していてよい、つまりパッケージの外部に配置されていてよい。
半導体モジュール1のさらなる実施形態を、図3の部分断面図を参照して以下に説明する。
露出面7は、その表面積を増加させるために深さプロファイルを有していてよい。これにより、冷却液がより大きな表面積を湿潤することができる。こうして、高められた放熱が可能となる。表面の構造化によって、「ヒートパイプ」システムの使用時に毛細管力を介して熱輸送媒体の還流を達成することができる。
露出面7は、ダイ2の上面に配置されていてよい。
凹設部17は金属体で充填されていてよい。この金属体は、冷却液を通過させるための孔を有していてよい。
露出面7の構造化はダイ2の製造時に行うことができる。半導体構成素子13の形成前または形成後に、マスクが裏面に被着される。エッチング法によって深さプロファイルがエッチングされる。
マスクは金属から成っていてよい。この金属製のマスクは、ダイ2に残されていてよく、支持基板4とダイ2との間のシール部もしくは結合部16を形成することができる。この結合部は、例えば冷間溶接、焼結、または超音波溶接によって達成することができる。金属のマスクは、支持基板4とダイ2との間の電気的な接続部を提供することもできる。
半導体モジュール1を製造するための方法では、少なくとも以下のステップが提案されている。炭化シリコンウエーハに半導体構成素子が、特にエッチング法、打込み法、メタライゼーション法およびアニーリング法によって形成される。ウエーハの裏面にはマスクが被着されてよい。マスキングされていない領域で、ウエーハが肉薄化され、これにより局所的な凹設部が生じる。この局所的な凹設部は、のちに半導体モジュール1で露出する領域、つまり冷却液または冷却体3に接触する領域に配置されている。その後、半導体モジュール1がウエーハのソーイングによって個別化される。
支持基板4には、凹設部17がエッチング法またはフライス削り法によって加工される。有利には、凹設部17は、ダイ2の露出面7と水平方向で同一の寸法を有している。支持基板4には、固着層16が少なくとも凹設部17の縁に沿って被着される。この固着層16は樹脂、はんだ、金属層等を有していてよい。
個々の半導体モジュール1が支持基板4に搭載される。この場合、半導体モジュール1がその露出面7で凹設部17へ、またはパッケージ5におけるのちの窓へ方向付けられる。
ダイ2と支持基板4との間の接続部は加熱、圧力および/または超音波作用によって固着層16に形成される。
1 半導体モジュール、 2 ダイ、 3 冷却体、 4 支持基板、 5 パッケージ、 7 露出面、 13 構造化された領域、 15 保護層、 16 固着層、 17 凹設部、 18 管路、 20 ボンディングワイヤ、 21、22 コンタクト
Claims (10)
- 半導体モジュールにおいて、炭化シリコンから成る少なくとも1つのダイ(2)が設けられており、該ダイ(2)に半導体構成素子が構造化されており、ダイ(2)が、ヒートシンク(3)にコンタクティングするための少なくとも1つの露出面(7)を有していることを特徴とする、半導体モジュール。
- 露出面(7)が、固着材料なしにヒートシンク(3)に接触している、請求項1記載の半導体モジュール。
- ヒートシンクが、部分的に当該半導体モジュール(1)のパッケージ(5)の外部に配置されている冷却体(3)である、請求項1または2記載の半導体モジュール。
- ヒートシンク(3)が金属ブロックから成っており、該金属ブロックが露出面(7)に接触した状態で配置されているか、またはヒートシンク(3)が、冷却液を備えた冷却回路を有しており、冷却液が露出面(7)と接触している、請求項1または2記載の半導体モジュール。
- 露出面(7)が、その表面積を増加させるための構造部を有している、請求項1から4までのいずれか1項記載の半導体モジュール。
- 構造部が、毛細管力を介して冷却媒体を輸送するためのヒートパイプの一部である、請求項1から5までのいずれか1項記載の半導体モジュール。
- 支持基板(4)が、切欠き(17)を有しており、ダイ(2)が露出面(7)で切欠き(17)に向かい合って配置されており、これにより、露出面(7)と切欠き(17)とが、中空室を形成している、請求項1から6までのいずれか1項記載の半導体モジュール。
- ダイ(2)に保護層(15)が設けられており、該保護層(15)が、半導体構成素子(13)をカバーしていて、露出面(7)の領域内に窓を有している、請求項1から7までのいずれか1項記載の半導体モジュール。
- 半導体モジュールを製造するための方法において、当該方法が、以下のステップ:すなわち、
支持基板(4)に窓を加工し、
支持基板(4)にダイ(2)を配置し、この場合、該ダイ(2)の所定の面が、窓をカバーしており、
環境影響に対して防護するためにダイ(2)の一部をカバーしかつ窓を開放するパッケージ(5,15)を配置する:
を備えていることを特徴とする、半導体モジュールを製造するための方法。 - 半導体モジュールを製造するための方法において、当該方法が、以下のステップ:すなわち、
冷却回路に接続するための水平方向に延びる孔(18)を備えた凹設部(17)を支持基板(4)に加工し、
該支持基板(4)にダイ(2)を、該ダイ(2)の所定の面が凹設部(17)を閉鎖して中空室を形成するように配置する:
を備えていることを特徴とする、半導体モジュールを製造するための方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008040727A DE102008040727A1 (de) | 2008-07-25 | 2008-07-25 | Verfahren und Vorrichtung zur Ermittlung der Rotortemperatur einer permanenterregten Synchronmaschine |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010034560A true JP2010034560A (ja) | 2010-02-12 |
Family
ID=41428831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009172808A Withdrawn JP2010034560A (ja) | 2008-07-25 | 2009-07-24 | 半導体モジュール、および電子回路を製造するための方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8344502B2 (ja) |
JP (1) | JP2010034560A (ja) |
DE (1) | DE102008040727A1 (ja) |
IT (1) | IT1394858B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014027121A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5708613B2 (ja) * | 2012-11-01 | 2015-04-30 | 株式会社豊田自動織機 | モジュール |
US20150342069A1 (en) * | 2014-05-20 | 2015-11-26 | Freescale Semiconductor, Inc. | Housing for electronic devices |
EP3247185A4 (en) * | 2015-01-22 | 2018-01-24 | Huawei Technologies Co. Ltd. | Heat dissipation apparatus for small-size device and circuit board heat dissipation system |
DE102015219366B4 (de) | 2015-05-22 | 2024-02-22 | Volkswagen Aktiengesellschaft | Interposer und Halbleitermodul zur Anwendung in automobilen Applikationen |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801442A (en) * | 1996-07-22 | 1998-09-01 | Northrop Grumman Corporation | Microchannel cooling of high power semiconductor devices |
KR100419611B1 (ko) * | 2001-05-24 | 2004-02-25 | 삼성전기주식회사 | 발광다이오드 및 이를 이용한 발광장치와 그 제조방법 |
US7030485B2 (en) * | 2003-06-26 | 2006-04-18 | Intel Corporation | Thermal interface structure with integrated liquid cooling and methods |
US7190581B1 (en) * | 2005-01-11 | 2007-03-13 | Midwest Research Institute | Low thermal resistance power module assembly |
TWI253154B (en) * | 2005-05-06 | 2006-04-11 | Neobulb Technologies Inc | Integrated circuit packaging and method of making the same |
JP2007305962A (ja) | 2006-05-12 | 2007-11-22 | Honda Motor Co Ltd | パワー半導体モジュール |
US7795724B2 (en) * | 2007-08-30 | 2010-09-14 | International Business Machines Corporation | Sandwiched organic LGA structure |
US8207553B2 (en) * | 2008-03-25 | 2012-06-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with base heat spreader and cavity in base |
-
2008
- 2008-07-25 DE DE102008040727A patent/DE102008040727A1/de not_active Withdrawn
-
2009
- 2009-07-13 US US12/501,983 patent/US8344502B2/en not_active Expired - Fee Related
- 2009-07-22 IT ITMI2009A001294A patent/IT1394858B1/it active
- 2009-07-24 JP JP2009172808A patent/JP2010034560A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014027121A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
ITMI20091294A1 (it) | 2010-01-26 |
DE102008040727A1 (de) | 2010-01-28 |
US20100019378A1 (en) | 2010-01-28 |
IT1394858B1 (it) | 2012-07-20 |
US8344502B2 (en) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3868777B2 (ja) | 半導体装置 | |
US8963321B2 (en) | Semiconductor device including cladded base plate | |
US8519532B2 (en) | Semiconductor device including cladded base plate | |
US9648732B2 (en) | Semiconductor device | |
KR102446009B1 (ko) | 기판 구조들 및 제조 방법들 | |
TWI234860B (en) | Chip package and process thereof | |
US8624388B2 (en) | Package carrier and manufacturing method thereof | |
US8716830B2 (en) | Thermally efficient integrated circuit package | |
JPH10189845A (ja) | 半導体素子の放熱装置 | |
JP2006510221A (ja) | オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック | |
CN106847781A (zh) | 功率模块封装及其制造方法 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
JP2010034560A (ja) | 半導体モジュール、および電子回路を製造するための方法 | |
JP2003243560A (ja) | 半導体装置 | |
JP2005191502A (ja) | 電子部品冷却装置 | |
US20180040562A1 (en) | Elektronisches modul und verfahren zu seiner herstellung | |
JP2012015225A (ja) | 半導体装置 | |
JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
US20230187381A1 (en) | Method of manufacturing semiconductor devices by filling grooves formed in a front side surface of a wafer with a side face protection material | |
KR20020084897A (ko) | 플라스틱 주조 패키지 및 직접 결합 기판을 갖는 전력 장치 | |
JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2006128571A (ja) | 半導体装置 | |
JP7306294B2 (ja) | 半導体モジュール | |
JPH05343607A (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130703 |