KR20020031347A - 반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치 - Google Patents

반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치 Download PDF

Info

Publication number
KR20020031347A
KR20020031347A KR1020017016707A KR20017016707A KR20020031347A KR 20020031347 A KR20020031347 A KR 20020031347A KR 1020017016707 A KR1020017016707 A KR 1020017016707A KR 20017016707 A KR20017016707 A KR 20017016707A KR 20020031347 A KR20020031347 A KR 20020031347A
Authority
KR
South Korea
Prior art keywords
wafer
radial direction
back surface
roughness
contact
Prior art date
Application number
KR1020017016707A
Other languages
English (en)
Inventor
데미즈기요시
가토다다히로
네츠시게요시
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20020031347A publication Critical patent/KR20020031347A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체디바이스 제작프로세스의 생산성 향상 및 칩 수율 향상을 꾀하기 위하여, 반도체웨이퍼가 디바이스 제작프로세스에서 웨이퍼 지지수단에 지지될 때, 상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면의 접촉며 밀도에 분포가 부여되도록 웨이퍼 배면 또는 웨이퍼 지지수단 표면의 성상이 조정되는 반도체웨이퍼 또는 반도체디바이스 제작프로세스용 장치를 제공한다.

Description

반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치{SEMICONDUCTOR WAFER AND DEVICE FOR SEMICONDUCTOR DEVICE MANUFACTURING PROCESS}
디바이스 제작프로세스에 제공되는 반도체웨이퍼의 배면 성상은 면내에서 균일할수록 그 프로세스 제어가 양호한 것으로 종래 주지되어 왔다. 면거칠기에 관해서도 균일하면서도 평활한 것이 이상적이었다. 또한, 예컨대 백사이드 데미지처리, 폴리실리콘막 형성처리를 배면에 가한 웨이퍼일지라도 배면의 성상은 면내균일한 것이 일반적이었다. 그러나 상기 프로세스 외에서 매우 엄격한 조건제어가 요구될 경우에는 종래와 같이 배면 면내성상이 균일해야 한다는 사상이 반드시 금과옥조로 통하는 것은 아니다.
디바이스 제작프로세스에서는 웨이퍼 표면에서 다양한 화학적, 물리적 프로세스를 실시하는데, 그 여러 프로세스에서 쓰이는 장치내에서 웨이퍼를 안정적으로 지지하기 위하여 이를테면 진공척 또는 정전척과 같은 지지수단이 사용된다. 그 때 웨이퍼의 배면과 지지수단 표면은 접촉하고, 접촉면을 통해 웨이퍼와 지지수단은 흡인, 열전달과 같은 물리현상을 서로 일으킨다. 따라서 상호 접촉상태, 더 상세히는 상기 접촉에 관여하는 웨이퍼 배면의 표면상태는 여기서 정의하는 상호 '접촉면밀도'를 변화시켜 그러한 물리현상의 효과에 영향을 미치고, 나아가서 상기 디바이스 제작프로세스의 효율 또는 결과에 큰 영향을 초래한다.
여기서 접촉면밀도란, 웨이퍼와 지지수단 등 두 물체가 서로 접촉한 상태에서 겉보기 접촉면적에 대하여, 쌍방이 실제로 물리적으로 밀착하고 있는 부분이 겉보기 접촉면내에서 차지하는 면적의 비율을 나타내는 지표로 정의된다. 다시 말해, 도1에 접촉부위의 미시 단면상태를 일차원 모식도로 나타낸 바와 같이, 겉보기 접촉면적S에 대해 쌍방이 실제로 물리적으로 밀착하고 있는 부분 Δs의 총합의 비, 즉 다음 식으로써 접촉면밀도라 정의한다.
(식) 접촉면밀도(%)=(∑Δs/S) × 100
디바이스 제작프로세스가 가열상태에서 실행되는 경우, 웨이퍼 배면과 지지수단 표면 사이의 접촉면밀도에 의해 쌍방의 열전달이 영향 받는 결과로, 쌍방의 겉보기 접촉면(이하, 단순히 접촉면이라 함)내에 접촉면밀도의 분포가 존재하면, 그 분포에 따라서 웨이퍼 표면온도의 불균일이 야기되므로 프로세스의 진행속도에서도 웨이퍼 표면내 분포가 나타나게 된다.
이러한 문제를 피하기 위해, 종래에는 웨이퍼 배면의 상태, 더 구체적으로는 면거칠기를 가급적 작게 하면서 한결같이 마무리한 웨이퍼가 이용되었다.
그러나 상술한 바와 같이, 웨이퍼 배면의 면상태가 면내균일하도록 마무리한 종래의 웨이퍼를 종래 웨이퍼 지지수단상에 재치하여 디바이스 제작프로세스를 실시하는 경우, 웨이퍼의 표면온도가 특히 웨이퍼 주변부분에서 다른 부분과 달라진다. 이것은 주변부와 내부의 열류 조건이 상이함을 나타내는 것이다. 정상적인 품질을 확보하기 위한 프로세스 온도조건은 웨이퍼 중심부근의 온도분포가 거의 일정한 부분에 맞추어 설정되기 때문에, 도2에 나타낸 프로세스 온도조건에 일치하지 않는 웨이퍼 주변부로부터 제작된 디바이스는 불량부분으로서 제외된다.
국제적인 합의를 얻고 있는 기술 전망으로는, 디바이스의 묘화선폭이 0.25㎛로 이루어지면 웨이퍼 외주에서 3mm까지의 영역은 웨이퍼 품질규격에서 제외되었으나, 0.15㎛일 경우는 2mm, 0.1㎛에서는 1mm까지로서, 웨이퍼의 유효면적을 증대하는 방향으로 규격 목표가 지향되고 있다. 참고로 직경 200mm의 웨이퍼에서는 주변의 규격제외영역을 3mm에서 2mm로 감소하면 유효면적은 2% 증가하고, 1mm로 줄이면 유효면적이 4% 증가한다. 따라서 이에 발맞추어 장차 디바이스 제작프로세스에서 웨이퍼면내의 온도분포를 주연부까지 일정하게 균일화하는 것이 매우 중요하다.
또한 웨이퍼 지지와 관련하여 다른 문제가 있다. 즉, 근래의 디바이스 제작프로세스에서는 감압하에 플라즈마처리를 이용하는 경우가 많은데, 이 때 웨이퍼의 지지수단으로 정전척킹 방식이 흔히 이용된다. 상기 방식에서는 척내 전극과 척에 올려놓은 웨이퍼 사이에 수백 볼트의 정전압을 인가하여 웨이퍼를 척 표면에 정전기적으로 흡인지지하나, 그 흡인력은 인가전압 외에 척면과 웨이퍼 배면의 접촉상태, 즉 양면의 표면상태에 크게 영향을 받는다. 프로세스 종료후에는 웨이퍼를 상기 정전척에서 빼내는 분리작업이 진행되는데, 일련의 디바이스 제작프로세스에서는 아주 많은 프로세스 또는 비슷한 프로세스가 반복 실시되기 때문에, 각 프로세스 종료후의 분리작업도 빈번할 수밖에 없다.
상기 분리작업은 정전척에 대한 전압인가를 해제함으로써 이루어지는데, 전압제거 후에도 흡인력이 잔류하여 척시에 너무 양면이 밀착하게 되면 분리가 매우 힘들어지게 된다. 또한 그런 사태를 방지하려고 접촉면 거칠기를 지나치게 거칠게 하면 척시 흡인력이 저하하면서 접촉면에 작용되는 헬륨가스가 누설된다는 문제가 있었다.
본 발명은 반도체디바이스 제작프로세스의 생산성 향상과 칩 수율의 향상에 관련된 반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치에 관한 것이다.
도1은 접촉부위의 미시 단면을 나타낸 모식도.
도2는 디바이스 제작프로세스 챔버내의 웨이퍼 표면온도 분포와 주변부분 불량칩의 발생을 설명한 개념도.
도3은 웨이퍼 배면의 면거칠기 분포 부여에 으해 표면온도 분포의 평탄균일화를 꾀하는 것을 설명한 개념도. .
도4는 디바이스 제작프로세스 챔버 내에서의 웨이퍼 표면온도분포를 나타낸 개념도.
도5는 웨이퍼 지지수단(정전척) 표면의 접촉면 밀도분포 부여에 의해 표면온도분포의 평탄균일화를 꾀하는 것을 설명한 개념도.
도6은 웨이퍼 표면의 온도분포를 측정하기 위한 장치.(a)는 측면도, (b)는 평면도.
도7은 웨이퍼 표면의 온도분포를 나타내는 그래프.
도8은 웨이퍼 표면의 온도분포를 나타내는 그래프.
도9는 웨이퍼 표면의 온도분포를 나타내는 그래프.
도10은 웨이퍼 표면의 온도분포를 나타내는 그래프.
도11은 웨이퍼의 주변환상대만을 에칭하기 위한 지그의 약도.
도12는 표면에 오목부를 갖도록 가공한 웨이퍼 지지수단(알루미나제 정전척)의 약도.
본 발명의 목적은, 상기 문제점을 해결하여, 반도체디바이스 제작프로세스에서 칩 수율의 향상과 생산성의 향상을 꾀하기 위하여, 배면의 면상태를 적합하게 제작한 새로운 반도체웨이퍼와 그 가공방법을 제공하는 데 있다.
또한 본 발명은 디바이스 제작프로세스에서, 웨이퍼 지지수단의 표면상태를 적합하게 제작한 새로운 반도체디바이스 제작프로세스용 장치를 제공하는 데 목적이 있다.
본 발명은, 웨이퍼 배면의 면거칠기를 반경 방향으로 다르게 하여, 그 다른 부위가 면내 반경 방향으로 대략 동심상으로 존재하거나 또는 상기 면거칠기가 상이한 부위가 적어도 외주측 부위와 그 내측에 위치하는 중심측까지 임의의 부위에 존재하는 것을 특징으로 하는 반도체웨이퍼이다.
본 발명에 따르면, 배면이 균일한 성상으로 된 웨이퍼만으로는 디바이스 제작프로세스의 조건제어가 충분하지 않을 경우에, 그 프로세스의 성격에 따라서 배면의 면거칠기를 면내 반경방향으로 다르게 한 상기 신규 웨이퍼를 사용하면, 종래방법으로는 해결할 수 없었던 문제에 대처할 수 있다.
또한 본 발명에 따르면, 웨이퍼 배면의 면거칠기의 반경방향에 따른 상이, 즉 거칠기 변화가 반경방향의 연속적 변화이든, 반경방향으로 대략 일정 환폭마다 변화되는 단속적 변화이든 무방하며, 그 선택은 목적 및 가공의 용이함에 달려 있는 것이다.
그리고 본 발명의 효과를 원활하게 달성하려면, 상기 웨이퍼 배면의 면거칠기 중에서 표면거칠기가 더 거친 부위의 파장이 5~100㎛ 범위에 있는 것이 좋다.
또한 본 발명은, 디바이스 제작프로세스 시에 웨이퍼 지지수단에 웨이퍼 배면 전면이 면접촉으로 지지되는 반도체웨이퍼에서,
상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면의 접촉면 밀도가 웨이퍼 반경방향으로 상이한 면밀도 분포를 나타내는 것과 같이, 웨이퍼 배면의 면밀도 형성수단을 웨이퍼 반경방향으로 다르게 조정한 것을 특징으로 하는 반도체웨이퍼이다.
그리고 이러한 상기 웨이퍼 배면의 면밀도 형성수단이, 웨이퍼 배면의 면거칠기를 반경방향으로 다르게 한 면거칠기 분포가 일반적이지만, 산화막 형성 등 화학적인 면상태를 선택하는 것이어도 무방하다.
지지수단 표면과 웨이퍼 배면이 접촉할 때, 양면이 이상적으로 평활한 평면이라면 서로 접촉하는(겉보기 접촉) 면적과 실제 접촉면적이 같고 접촉면 밀도는 100%가 되겠지만, 표면은 실제로 마무리 상태 등에 따른 거칠음을 띠고 있어서 정도 차가 있을지라도 요철이 존재하고, 그러한 상태로 접촉하고 있기 때문에 접촉면 밀도는 100%를 밑돈다. 거칠기가 미세할수록 접촉면 밀도가 커짐은 두말할 나위가없다. 또 두 면의 물질이 완전한 강체가 아니라면 접촉면에 가해지는 하중의 크기에 따라서도 접촉면 밀도가 변화한다.
웨이퍼 배면을 지지수단 표면과 접촉시킬 때, 그 접촉면 밀도가 접촉면내에서 분포를 갖도록 웨이퍼 배면에 변화를 줄 가장 유효한 방법은, 웨이퍼 배면의 면거칠기에 분포를 부여하는 것이다. 그래서 본 발명의 또 다른 특징으로서, 소정의 디바이스 제작프로세스용 장치의 지지수단 상에 재치할 때의 상황에 맞추어서, 접촉면 밀도분포를 웨이퍼 배면에서 반경방향의 면거칠기 분포에 따라 부여한 반도체웨이퍼가 바람직하다.
그런데 웨이퍼 배면의 거칠기는 마무리 상태에 따라서 다르지만, 실제로 관측되는 거칠기는 각종 파장의 거칠기가 합성되어 형성된 것으로, 원자간력 현미경으로 측정되는 수 마이크론 이하의 미세한 범위에서 파장이 나노미터 수준인 것을 비롯하여 광학적으로 측정가능한 수백 마이크론~수 밀리미터라는 중간 범위로 파장이 마이크론~밀리미터 수준인 것, 정전용량식 계기로 측정하는 수 밀리미터~ 수 센티미터 범위로 파장이 밀리미터~센티미터 수준의 거칠기를 갖는 성분이 존재한다.
따라서 본 발명의 웨이퍼 배면의 면거칠기로서 면내분포를 부여하면 효과적인 것은, 파장이 5~100㎛, 바람직하게는 10~50㎛의 거칠기이다. 파장이 5㎛ 이하면 접촉면적에 미치는 영향이 적어 본 발명에 따른 효과가 나타나지 않고, 또한 파장이 100㎛를 초과하면 웨이퍼의 평탄도가 악화하여 탐탁치 않다.
본 발명은 웨이퍼를 지지장치에 재치한 프로세스에서 나타나는 열류 방향에 따라서, 외주 주변부의 면거칠기가 거칠고 중심을 향해 미세해지는 웨이퍼, 또는반대로 주변부의 면거칠기가 미세하고 중심을 향할수록 거칠어지는 웨이퍼일 수 있다. 그리고 각 경우에서, 반경방향에 따른 거칠음에서 미세함으로, 또는 미세한 상태에서 거친 상태로의 거칠기 변화는 연속적일 수도, 단계적 불연속일 수도 있다.
또한 상기한 바와 같이, 종래의 문제점 중에서 웨이퍼 외주연 부분의 표면온도의 불균일함을 해소하기 위하여, 면거칠기에 분포를 부여할 필요가 있는 웨이퍼 배면의 부분은 주변부 근방에 한정되며, 프로세스용 장치, 프로세스 종류 또는 본 발명의 효과의 이용목적에 따라서 그 정도는 차이가 있겠지만, 거칠기 변화도 대략 주변부 근방에서 나타나게 하면 되고, 여타 부분의 면거칠기는 균일해도 된다.
웨이퍼 배면의 면거칠기를 면내에서 변화시키는 가공은, 전면이 한결같이 거친 마무리면에서 순차로 미세한 면으로 연마를 진행하는 과정에서 분포를 부여하도록 실시할 수 있다. 그러나 본 발명의 또다른 특징은, 웨이퍼 배면을 일단 경면연마하고, 이어서 에칭에 의해 면거칠기 분포를 부여한 반도체웨이퍼라는 것이다. 예컨대 경면연마웨이퍼의 배면을 스핀에칭함으로써 웨이퍼 반경방향에 연속적인 배면의 면거칠기 분포를 부여할 수 있다. 또한 중심부 또는 주변부를 내부식성 재질로 피복하고 에칭하여 웨이퍼 반경방향으로 단계적으로 면거칠기 분포를 부여할 수가 있다.
또 다른 웨이퍼 배면가공 방법으로 얻어지는 본 발명의 또 다른 특징인 웨이퍼는, 웨이퍼 배면을 일단 경면연마하고, 이어서 평면연삭에 의해 웨이퍼 반경방향으로 거칠기 분포를 부여한 반도체웨이퍼 가공방법이다.
또 다른 웨이퍼 배면가공 방법으로 얻어지는 본 발명의 특징은, 웨이퍼 배면에 산화막을 형성시킨 뒤에, 그 산화막을 부분적으로 에칭에 의해 제거하고, 그런 연후에 남은 산화막을 배면 전면의 연마에 의해 제거하여 면거칠기 분포를 부여한 반도체웨이퍼이다. 더 구체적인 방법으로는, 해당 웨이퍼의 직경보다 지름이 작은 2장의 내부식성 재질로 된 원판형 패드로 웨이퍼와 동심상으로 상기 웨이퍼를 사이에 끼워 에칭하고, 환상림형으로 상기 산화막을 제거하고, 이어서 웨이퍼 배면을 경면연마하여 중심부에 남은 산화막을 제거하는 동시에 환상 부분의 경면연마를 실시함으로써 웨이퍼 반경방향으로 면거칠기 분포를 부여한 반도체웨이퍼의 가공방법이다.
본 발명의 또 다른 특징은, 웨이퍼 배면상에 산화막을 형성하고, 그 웨이퍼 직경과 같거나 더 큰 외경으로 이루어지고, 그 웨이퍼 직경보다 작은 내경으로 된 2장의 내식성 재질의 환상 림형 패드로 웨이퍼와 동심상으로 그 웨이퍼를 사이에 끼워 에칭하여 원형 노출부분의 산화막을 제거하고, 이어서 그 웨이퍼 배면 전면을 연마하여 외환부에 남은 산화막을 제거하는 동시에 상기 패드로 피복되지 않은 부분의 경면연마를 실시함으로써 웨이퍼 반경방향으로 면거칠기 분포를 부여한 것을 특징으로 하는 반도체웨이퍼이다.
웨이퍼 배면과 지지수단 표면의 접촉면 밀도분포를 부여하기 위한 가공방법은 지금까지 상술한 바와 같은 면거칠기 분포를 띠게 하는 것 이외에도, 웨이퍼 배면에 오목부를 형성하여 실시하는 수단, 더 구체적으로는 동심원상의 가느다란 홈을 복수개, 폭과 갯수를 달리하면서 형성하는 수단, 원형의 작은 함몰을 복수개소에 면적 또는 갯수 밀도를 달리하면서 패턴을 형성하도록 하는 수단 등을 마련한웨이퍼여도 무방하고, 상기 방법에 제한될 필요는 없다.
웨이퍼와 지지수단의 접촉면 밀도가 균일함에도 불구하고 디바이스 제작프로세스 중에 웨이퍼 표면온도가 도2(b)와 같은 분포를 나타낼 때, 열이 웨이퍼로부터 지지수단을 향해 흐르는 경우에는 본 발명에 의한 도3(a) 하단과 같은 면거칠기 분포를 배면에 부여한 웨이퍼를, 또는 반대로 열이 지지수단으로부터 웨이퍼로 흐르는 경우에는 도3(b) 하단과 같은 면거칠기 분포를 배면에 띠게 한 웨이퍼를 사용하면 된다. 왜냐하면, 전자의 경우에는 면거칠기가 거친 웨이퍼 주변부에서는 접촉면 밀도가 낮아지므로 접촉면을 통한 열전도에 대한 저항이 커진다. 그 때문에 그 부분의 열전도가 억제되어 웨이퍼 표면의 온도분포를 도3(a)와 같이 웨이퍼 전면에서 균일하게 할 수 있다. 반대로 후자의 경우에는 도3(b) 하단과 같은 면거칠기 분포를 배면에 갖는 웨이퍼를 사용함으로써, 이 때는 웨이퍼 주변부에 있는 지지수단에서 웨이퍼로 가는 열전도가 다른 부분보다 촉진되므로, 마찬가지로 웨이퍼 표면온도의 면내균일성을 높일 수 있다.
또한 디바이스 제작프로세스 중에서 웨이퍼 표면 온도가 도4와 같은 분포를 나타내는 경우는, 웨이퍼와 지지수단 사이에 열이 흐르는 방향에 맞추어, 각각 웨이퍼 주변부의 열전도를 촉진 또는 억제하도록 웨이퍼 배면의 주변부와 기타 부분 사이에 적절히 면거칠기의 변화를 부여하면 된다.
정전척킹의 경우에 웨이퍼를 척에서 분리할 때 수반되는 문제점에 대해서도 배면의 면상태를 조정한 웨이퍼에 의해 유효하게 해결할 수 있다. 즉, 그것을 위하여 본 발명은 웨이퍼 배면에 산화막을 형성한 뒤에, 그 산화막을 부분적으로 에칭을 통해 제거하고, 그런 연후에 남은 산화막을 배면 전면의 연마로써 제거하여 면거칠기 분포를 부여하는 것을 특징으로 하는 반도체웨이퍼이다.
이렇게 처리된 웨이퍼로, 남은 산화막이 연마로 제거된 배면의 부분은 산화막 형성 전의 면거칠기를 보유하는 데 비해, 연마에 앞서 산화막이 제거되어 웨이퍼 소재가 노출된 배면은 연마가공에 의해 면거칠기를 산화막 형성 전의 거칠기보다 작게 또는 크게 할 수 있다. 정전척에서 웨이퍼를 분리할 때는 접촉면 밀도가 낮은(웨이퍼 배면의 거칠기가 큰) 부분에서 시작하므로 상기 구성과 같은 웨이퍼라면 척에서 분리하는 데 어려움이 생기지 않는다.
그리고 배면 산화막의 일부를 에칭으로 제거한 뒤의 배면 연마가공에서는 산화막을 모두 제거해도 무방하나, 웨이퍼 소재가 노출한 부분의 표면거칠기가 작아진 시점에서 연마를 정지하고, 남은 산화막을 희석한 플루오르화수소산 등으로 제거할 수도 있다.
이 때 산화막의 형성방법으로는 증착에 의한 방법, CVD(Chemical Vapor Deposition)법 또는 열산화법(건조 또는 함수(含水)산소 분위기에서 가열처리하여 표면을 산화) 등 어느 방법을 써도 되나, 그 중에서도 열산화법으로 형성되는 산화막은 치밀하고 균질이므로 특히 바람직한 방법이다.
또한 더 구체적으로는, 본 발명은 웨이퍼 배면에 산화막을 형성하고, 그 웨이퍼 직경보다 지름이 작은 2장의 내부식성 재질로 된 원판형 패드를 웨이퍼에 동심상으로 상기 웨이퍼를 사이에 끼워 에칭함으로써 환상림형으로 상기 산화막을 제거하고, 이어서 상기 웨이퍼 배면 전면을 경면연마하고, 중심부에 남은 상기 산화막을 제거함으로써 면거칠기에 분포를 부여한 반도체웨이퍼이다. 이러한 웨이퍼로는 중앙부분의 배면 면거칠기가 거친 부분이 먼저 분리되고, 다음으로 환상림형의 경면부분에 파급되는 식으로 분리가 원활하게 이루어진다.
또한 본 발명은 웨이퍼 배면에 산화막을 형성하고, 그 웨이퍼 직경과 같거나 큰 외경으로 이루어지고, 그 웨이퍼 직경보다 작은 내경으로 이루어진 2장의 내부식성 재질의 환상림형 패드를 웨이퍼에 동심상으로 상기 웨이퍼를 사이에 끼워 에칭하여, 원형으로 노출한 부분의 열화막을 제거하고, 이어서 상기 웨이퍼 배면 전면을 경면연마하고, 환부에 남은 산화막을 제거하는 것을 특징으로 하는 웨이퍼일 수 있다. 이러한 웨이퍼에서는, 환상림형 부분의 배면 면거칠기가 거친 부분이 먼저 분리되고, 이어서 중앙 경면부분에 파급되는 식으로 분리가 원활하게 이루어진다.
웨이퍼 지지수단과 웨이퍼 배면의 접촉은 상대적이기 때문에, 웨이퍼 배면에 한정되지 않고 지지수단 표면에서 접촉면 밀도분포를 실현시켜도 된다.
요컨대 본 발명은 웨이퍼 지지수단에 웨이퍼 배면 전면이 면접촉으로 지지되고, 반도체웨이퍼의 디바이스제작 프로세스를 수행하는 디바이스 제작프로세스용 웨이퍼지지장치에 있어서,
상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면의 접촉면 밀도가 웨이퍼 반경방향으로 상이한 면밀도 분포를 나타내도록 웨이퍼 지지수단 표면, 웨이퍼 배면 또는 양자간에 접촉압을 부가하는 접촉압 부가수단의 적어도 하나에 면밀도 조정수단을 구비한 것을 특징으로 하는 디바이스 제작프로세스용 웨이퍼지지장치로서, 이경우, 상기 지지수단 표면의 접촉면 밀도분포의 조정은 지지수단 표면에 웨이퍼 반경방향으로 대략 동심상으로 면거칠기 분포를 부여함으로써 이루어지고, 더 구체적으로는 상기 면거칠기 분포의 부여가 지지수단 표면의 웨이퍼 접촉면의 중심측 또는 외주측에 원환상 오목부의 집합체, 점상 오목부의 집합체 또는 그 조합으로 된 집합체를 형성함으로써 수행된다. 즉 구체적으로는 동심원상의 가느다란 홈을 복수개로 폭 또는 갯수를 닫리해서 형성하는 수단, 원형의 작은 오목 패턴을 복수개소에 상기 원형의 면적 또는 갯수 밀도를 달리하면서 패턴을 형성하도록 마련하는 수단, 그리드상 홈을 형성하는 수단 등을 갖춘 지지수단 표면이어도 된다.
본 발명의 지지수단으로는, 특히 지지수단이 정전척인 것을 특징으로 하는 반도체디바이스 제작프로세스용 장치에 유효하다.
이 경우, 상기 웨이퍼 지지수단과 웨이퍼 배면 사이에 접촉압을 부가하는 접촉압 부가수단에서, 정전척의 정전량 조정수단, 구체적으로는 지지수단 표면에 동심원상으로 정전대전계열이 상이한 재질을 동심상으로 형성해도 되고, 또한 지지수단 표면의 인가전압이나 저항을 달리하여 정전량을 조정할 수도 있다.
참고로, 지지수단측 또는 웨이퍼 지지수단과 웨이퍼 배면 사이의 접촉압 부가수단으로 접촉면 밀도에 반경방향으로 분포를 부여한 경우의 본 발명의 작용효과는 웨이퍼측에서 부여한 것과 마찬가지로, 열전도가 관여하는 경우의 효과를 도3에 모식적으로 나타내었다. 또 흡인지지에서 흡인력의 조절원리에 대해서도 웨이퍼를 설명할 때 말한 것과 마찬가지이다.
이하에 본 발명의 실시형태를 구체적인 예를 들어 설명한다.
도6은 본 발명의 웨이퍼 배면과 지지수단 표면의 접촉면에서 접촉밀도의 분포가 양자의 접촉면에서의 열류 분포에 영향을 미쳐 웨이퍼 표면의 온도분포에 미치는 효과를 측정하기 위한 장치를 나타낸다. (a)는 측면도, (b)는 평면도이다. 도6에서 46은 석영제 프로세스챔버로서 베이스(48)에 밀착하고 내부는 기밀하게 유지된다. 49는 배기관으로 진공장치에 접속된다. 진공장치를 작동시켜 챔버 내부를 각각의 디바이스 제작프로세스에 맞춰 소정의 감압상태로 유지한다. 47은 웨이퍼 지지수단으로서 알루미나제 정전척이다. 웨이퍼와 접하는 부분H는 가열체 또는 제열체를 내포하고 있어서 지지면 전면이 균일하게 가열 또는 제열되도록 장치되어 있다. 40은 챔버 내부를 기밀하게 유지하면서 웨이퍼 지지수단(47)을 회전하기 위한 축이다. 41은 광섬유식 방사온도계의 방사광 수광단으로, 웨이퍼W에서 온 방사광은 광섬유(44)를 통과하고, 검출기45 중의 검출소자로 검출되어, 그로써 검출기45는 검출한 광량을 전기신호로 변환하여 출력하고, 그 출력에 따라서 웨이퍼W의 표면온도를 표시한다. 본 실시예에서는 주식회사 치노에 의해 설계제작된 파이버식 방사온도계 IR-FLON을 집광부로 부속시킨 IR-FBS형 적외방사온도 측정장치를 이용하였다. 상기 장치는 검출소자에 Si를 사용한 단색형 협대역의 방사온도 측정장치로 IR-FLON을 써서 100mm의 이간거리로부터 1mm 스폿의 온도를 500℃~900℃ 범위로 측정할 수 있다. 42는 방사광 수광단을 파지하고, 슬라이드빔43과 들뜨지않도록 움직일 수 있는 정밀 슬라이드 지그이다. 상기 슬라이드 지그에는 도시하지 않은 위치검출수단과 일정거리 이동수단이 부대되어, 슬라이드빔(43) 상을 일정속도로 또는 단속적으로 필요한 소정의 거리를 이동할 수 있게 되어 있으면서도 위치검출수단에서 그 현재위치에 대응하는 신호가 출력된다. 그 출력신호는 컴퓨터 등의 기록·연산수단에 의해 기록, 연산되고, 기록, 연산 결과의 일부는 정거리이동수단을 제어하기 위해 그 수단으로 피드백된다.
이하의 실시예1~3 및 비교예로는, 실리콘단결정에 양면경면연마까지 실시한 직경 200mm의 오리엔테이션 플랫(orientation flat)부 없는 웨이퍼를 사용하였다. 그리고 정전척과 접하는 배면측의 웨이퍼표면의 면거칠기가 Ra 14nm, Rmax 1070nm 정도인 시료를 표준 시료로 사용하였다. 면거칠기의 측정은 채프먼의 광학식 조도계를 이용하여 실시하였다.
(비교예)
상기 시료를 지지장치(47)에 재치하고, 챔버 내를 진공장치로 배기하였다. 온도계의 방사광 수광단(41)을 웨이퍼W 표면의 상방 약 100mm라는 일정 거리로 유지하고, 웨이퍼W의 직경상 임의의 방향으로 임의의 거리만큼 이동할 수 있도록 슬라이드빔(43), 슬라이드 지그(42) 등을 설치한다. 가열장치를 이용하여 웨이퍼 표면온도가 800℃ 근방이 되도록 조절하고, 웨이퍼W 표면에 정한 몇 점을 골라 일정시간 경과할 때마다 각 점의 온도를 측정하고, 웨이퍼 표면 온도가 정상 상태로 도달한 것을 확인한다. 그리고 나서 웨이퍼를 정지시킨 채로(이 때의 웨이퍼 위치를웨이퍼의 회전각도0의 위치로 한다) 방사광 수광단(41)을 도면의 좌측에서 우측으로 일정 속도로 주사하도록 이동시켜, 이 때 측정된 웨이퍼의 표면 온도를 기록한다. 다음으로 그 상태 그대로 수광단(41)을 도면의 우측에서 좌측으로 같은 방식으로 이동시켜 이 때의 웨이퍼 표면 온도를 기록한다. 또한 웨이퍼W를 한 방향으로 45도씩 회전시키고 웨이퍼의 회전각도 45도, 90도, 135도 각각의 위치에서 동일한 측정을 반복한다. 이 4회의 측정에서 얻은 웨이퍼의 직경에 따른 합계 8개의 측정치를 웨이퍼 중심을 기준으로 한 직경 상의 각 위치마다 평균하여 도7의 결과를 얻었다.
(실시예1)
경면연마한 표준 시료 웨이퍼의 배면을 스핀에칭하여 웨이퍼 배면 주변부를 조면화한 웨이퍼를 제작하였다. 즉, 플루오루화수소산 50%, 질산 70%, 인산 80%의 약액을 혼합조제한 에칭액을, 배면을 상측으로 지지한 웨이퍼를 고속으로 회전시키면서 웨이퍼의 배면 중심부로부터 외주부로 웨이퍼의 고속자전에 의한 원심력을 이용하여 흘려, 배면만 에칭하였다. 웨이퍼의 자전회수, 에칭액의 유량을 제어함으로써 에칭액의 실리콘웨이퍼 배면상의 체류시간을 제어하고, 주변부가 더 거칠어지도록 조면화를 실시했다.
얻어진 시료 배면의 면거칠기 분포를 채프먼의 광학식 조도계로 측정하였더니, 표1과 같이 면내 위치에 따라서 상이했다.
외주에서 5mm내의환상대 중심에서 190mm~195mm사이의 환상대 중심에서 190mm 이내의 중앙부
Ra nm 200 130 30
Rmax nm 1800 1500 1010
표1의 시료를 지지장치(47)에 재치하고 챔버내를 진공장치로 배기하였다. 온도계의 방사광 수광단(41)이 웨이퍼W 표면의 상방 약 100mm라는 일정 거리로 유지되고, 웨이퍼W의 직경상 임의의 방향으로 임의의 거리만큼 이동할 수 있도록 슬라이드빔(43), 슬라이드지그(42) 등을 설치한다. 가열장치를 이용하여 웨이퍼 표면온도가 800℃ 근방이 되도록 조절하고 웨이퍼W 표면에 정한 몇 점을 골라 일정시간 경과할 때마다 각 점의 온도를 측정하여 웨이퍼 표면 온도가 정상상태에 도달했는지 확인한다. 그리고 나서, 웨이퍼를 정지한 채로(이 때의 웨이퍼 위치를 웨이퍼의 회전각도0의 위치로 한다) 방사광 수광단(41)을 도면의 좌측에서 우측으로 일정 속도로 주사하도록 이동시켜 이 때 측정된 웨이퍼의 표면온도를 기록한다. 이어서 그 상태 그대로 수광단(41)을 도면의 우측에서 좌측으로 동일한 방식으로 이동시키고 이 때의 웨이퍼 표면온도를 기록한다. 그리고 웨이퍼W를 한 방향으로 45도씩 회전시켜 웨이퍼의 회전각도 45도, 90도, 135도 각각의 위치에서 동일한 측정을 반복한다. 이 4회의 측정에서 얻은 웨이퍼의 직경에 따른 합계 8개의 측정치를 웨이퍼 중심을 기준으로 한 직경상의 각 위치마다 평균하여 도8에 나타내는 결과를 얻었다. 비교예에 비하여 훨씬 웨이퍼 주변부까지 온도분포가 균일해진 것을 알 수 있다.
(실시예2)
양면 경면연마한 표준 시료 웨이퍼의 배면을 평면연삭하여 웨이퍼 배면 주변부의 면거칠기를 크게 한 웨이퍼를 제작하였다.
즉, 인피드식 평면연삭기를 이용하여 시료 웨이퍼의 배면을 가공하고, 면거칠기가 중심부일수록 작고 외주부일수록 크게 마무리했다. 이 마무리면의 조도 값이나 면내 변화의 정도는 사용하는 숫돌의 종류, 연삭시 숫돌의 회전속도 또는 웨이퍼 자전속도를 선택함으로써 실시하였다.
얻은 시료 웨이퍼의 배면 거칠기를 채프먼의 광학식 조도계로 측정하면 표2와 같았다.
외주에서 5mm 내의환상대 중심에서190mm~195mm 사이의 환상대 중심에서 190mm 이내의 중앙부
Ra nm 300 210 30
Rmax nm 2500 2000 1010
표2의 시료를 지지장치(47)에 재치하고, 챔버내를 진공장치로 배기하였다. 온도계의 방사광 수광단(41)를 웨이퍼W의 표면 상방 약 100mm의 일정한 거리에 유지하고, 웨이퍼W의 직경상 임의의 방향으로 임의의 거리만큼 이동할 수 있도록 슬라이드빔(43), 슬라이드지그(42) 등을 설치한다. 가열장치를 써서 웨이퍼 표면온도가 800℃ 가까이 되도록 조절하고, 웨이퍼W 표면에 정한 몇 점을 선택해 일정시간 경과할 때마다 각 점의 온도를 측정하여 웨이퍼 표면 온도가 정상상태에 도달한 것을 확인한다. 그리고 나서, 웨이퍼를 정지시킨 채로(이 때의 웨이퍼 위치를 웨이퍼의 회전각도0의 위치로 한다) 방사광 수광단(41)을 도면의 좌측에서 우측으로 일정속도로 주사하도록 이동시키고 이 때 측정된 웨이퍼의 표면온도를 기록한다. 다음으로 그 상태 그대로 수광단(41)을 도면의 우측에서 좌측으로 동일한 방식으로 이동시켜 이 때의 웨이퍼 표면 온도를 기록한다. 그리고 웨이퍼W를 한 방향으로 45도씩 회전시켜 웨이퍼의 회전각도 45도, 90도, 135도 각각의 위치에서 동일한 측정을 반복한다. 이 4회의 측정에서 얻은 웨이퍼의 직경에 따른 합계 8개의 측정치를 웨이퍼 중심을 기준으로 한 직경상의 각 위치마다 평균하여 도9의 결과를 얻었다. 비교예에 비해 훨씬 웨이퍼 주변부까지 온도분포가 균일해진 상황을 알 수 있다.
(실시예3)
웨이퍼 지지수단의 일예로서, 알루미나제 정전척의 표면에 도12와 같이 폭이 10마이크론인 V자형 홈을 동심원상으로 형성하여 웨이퍼 배면과 접촉하는 면적을 반경방향으로 변화시켰다.
얻어진 정전척 표면의 성상은 표3과 같았다. 여기서 겉보기 접촉률 100%란 전혀 요부(홈)을 형성하지 않은 정전척의 표면상태를 나타내고, 90%란 웨이퍼 접촉면적의 10%에 상당하는 요부가 표면에 존재함을 뜻한다.
외주에서 5mm 내의환상대 중심에서 190mm~195mm 사이의 환상대 중심에서 190mm 이내의 중앙부
겉보기 접촉률 % 90 100 100
표3의 시료를 유지장치(47)에 재치하고, 챔버내를 진공장치로 배기하였다.온도계의 방사광 수광단(41)을 웨이퍼W 표면의 상방 약 100mm의 일정 거리에 유지하고, 웨이퍼W의 직경상 임의의 방향으로 임의의 거리만큼 이동할 수 있도록 슬라이드빔(43), 슬라이드지그(42) 등을 설치한다. 가열장치를 이용하여 웨이퍼 표면온도가 800℃ 가까이 되도록 조절하고, 웨이퍼W 표면에 정한 몇 점을 선택하고 일정시간 경과할 때마다 각 점의 온도를 측정하여 웨이퍼 표면의 온도가 정상상태에 도달한 것을 확인한다. 그리고나서, 웨이퍼를 정지시킨 채로(이 때의 웨이퍼 위치를 웨이퍼의 회전각도0의 위치로 한다) 방사광 수광단(41)을 도면의 좌측에서 우측으로 일정 속도로 주사하도록 이동시키고, 이 때 측정된 웨이퍼의 표면 온도를 기록한다. 다음으로 그 상태 그대로 수광단(41)을 도면의 우측에서 좌측으로 동일한 방식으로 이동시켜 이 때의 웨이퍼 표면온도를 기록한다. 그리고 웨이퍼W를 한 방향으로 45도씩 회전시켜 웨이퍼의 회전각도 45도, 90도, 135도의 각각의 위치에서 동일한 측정을 반복한다. 이 4회의 측정에서 얻은 웨이퍼의 직경에 따른 합계 8개의 측정치를 웨이퍼 중심을 기준으로 한 직경상의 각 위치마다 평균하여 도10의 결과를 얻었다. 비교예의 웨이퍼에 비해 훨씬 웨이퍼 주변부까지 온도분포의 불균일성이 개선된 상황을 알 수 있다.
(실시예4)
본 실시예는 정전척에서 웨이퍼를 용이하게 분리시킬 효과를 나타내는 것이다. 직경 200mm의 에칭처리한 실리콘 웨이퍼를 함수(含水)산소분위기에서 400분간 온도750℃로 유지하여 표면에 두께 약 600Å의 열산화막을 형성하였다. 상기 웨이퍼의 양면에서 외경 160mm의 원형 플루오르수지패드(51)를 각각의 중심이 일치하도록 끼워맞춰 도11과 같이 고정한다.
상기 플루오르수지로 끼인 웨이퍼를 5% HF수용액에 3분간 침지하여 상기 웨이퍼의 주변 20mm까지의 산화막을 제거하였다. 그 후, 상기 웨이퍼의 배면 전면을 연마하고 남은 산화막을 연마로 제거하는 동시에, 주변에서 20mm까지의 노출된 실리콘 표면을 연마하였다. 이럼으로써 전자의 부분은 대략 에칭처리된 그대로의 표면이 되었고, 후자의 부분은 에칭처리된 그대로의 표면에서 약 0.75마이크론 연마에 의해 제거된 연마마무리면이 되었다. 상기 웨이퍼의 배면 휘도를 측정하였더니 중심부에서 45%, 주변부는 92%라는 값을 나타내었다. 또 면거칠기는 채프먼 또는 TMS의 조도계로 측정하였는데 표4에 나타난 바와 같은 값이었다.
조도측정기 중심부 채프만(Chapman) 외주부 20mm TMS
Ra nm 180 90
Rmax nm 2500 2072
표4의 시료를 드라이에칭장치의 웨이퍼 지지수단인 정전척에 재치하고 전압 600V를 인가하여 척킹을 실시하고, 0.1Torr인 챔버 속에서 웨이퍼 배면에 헬륨으로 미압을 가하였더니 헬륨이 누출되지 않고 확실히 흡인지지되었다. 인가전압을 제거한 직후, 챔버내를 상압으로 복구시켜 웨이퍼를 척에서 벗겨내자 용이하게 척에서 분리되었다.
그리고 본 실시예의 측정에 사용한 채프먼(Chapman) 또는 TMS(Texture Measurement System) 면조도계는 다음에 기재하는 바와 같다.
채프먼 면조도계:제조자 Chapman Instruments, 기종명 MP 2000+
TMS(Texture Measurement System):제조자 SchmitMeasurementSystem, Inc, 기종명 MS3000-W
반도체웨이퍼가 디바이스 제작프로세스에서 웨이퍼 지지수단에 지지됨에 있어, 상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면이 접촉지지될 경우에, 상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면의 접촉면 밀도가 분포를 갖도록 웨이퍼 배면 또는 웨이퍼 지지수단 표면의 성상을 적합하게 제작함으로써, 상기 접촉지지시에 일어나는 디바이스 제작프로세스상의 여러 문제를 해결 또는 개선하여 디바이스 제작프로세스의 생산성 및 수율 향상에 효과를 나타낸다.

Claims (16)

  1. 웨이퍼 배면의 면거칠기를 반경방향으로 다르게 하여, 그 다른 부위가 면내 반경 방향을 따라 대략 동심상으로 존재하는 것을 특징으로 하는 반도체웨이퍼.
  2. 웨이퍼 배면의 면거칠기를 반경 방향으로 달리 하여, 그 면거칠기가 다른 부위가 적어도 외주측 부위와, 그 내측에 위치하는 중심측까지의 임의의 부위에 존재하는 것을 특징으로 하는 반도체웨이퍼.
  3. 제1항 또는 제2항 중 어느 한 항에 있어서,
    웨이퍼 배면의 면거칠기의 반경 방향의 거칠기 변화가, 반경 방향으로 연속적 변화인 것을 특징으로 하는 반도체웨이퍼.
  4. 제1항 또는 제2항 중 어느 한 항에 있어서,
    웨이퍼 배면의 면거칠기의 반경 방향의 거칠기 변화가, 반경 방향으로 대략 소정 원환폭마다 변화하는 단속적 변화인 것을 특징으로 하는 반도체웨이퍼.
  5. 제1항 또는 제2항 중 어느 한 항에 있어서,
    상기 웨이퍼 배면의 면거칠기 중에서, 표면거칠기가 더 거친 부위의 파장이 5~100㎛ 범위를 갖는 반도체웨이퍼.
  6. 디바이스 제작프로세스시 웨이퍼 지지수단에 웨이퍼 배면 전면이 면접촉으로 지지되는 반도체웨이퍼에 있어서,
    상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면의 접촉면 밀도가 웨이퍼 반경방향으로 상이한 면밀도 분포를 갖도록, 웨이퍼 배면의 면밀도 형성수단을 웨이퍼 반경 방향을 따라 상이하게 조정하는 것을 특징으로 하는 반도체웨이퍼.
  7. 제6항에 있어서,
    상기 웨이퍼 배면의 면밀도 형성수단이, 웨이퍼 배면의 면거칠기를 반경 방향으로 다르게 한 면거칠기 분포인 것을 특징으로 하는 반도체웨이퍼.
  8. 웨이퍼 배면의 면거칠기를 반경방향으로 다르게 하고, 상기 다른 부위를 면내 반경 방향을 따라 대략 동심상으로 존재하게 하는 반도체웨이퍼의 가공방법에 있어서,
    웨이퍼 배면이 경면연마된 후에, 경면연마 이외에서 선택된 하나 또는 복수의 가공수단에 의해 면내 반경 방향을 따라 대략 동심상으로 상이한 면거칠기 분포를 부여하는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  9. 제8항에 있어서,
    상기 하나 또는 복수의 가공수단이 에칭, 평면연삭인 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  10. 웨이퍼 배면의 면거칠기를 반경 방향으로 다르게 하고, 상기 다른 부위를 면내 반경 방향을 따라 대략 동심상으로 존재하게 하는 반도체웨이퍼의 가공방법에 있어서,
    웨이퍼 배면에 산화막을 형성한 뒤, 상기 산화막이 부분적으로 에칭에 의해 제거되고, 그리고나서 남은 산화막이 배면 전면을 연마함으로써 제거되어 대략 반경 방향을 따라 동심상으로 면거칠기 분포가 부여되는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  11. 제10항에 있어서,
    상기 산화막의 부분적인 에칭에 의한 제거가, 해당 웨이퍼 직경보다 지름이 작은 2장의 내부식성 재질로 된 원판형패드로 웨이퍼와 동심상으로 상기 웨이퍼를 사이에 끼워 실행되고, 환상림형으로 상기 산화막이 제거되는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  12. 제10항에 있어서,
    상기 산화막의 부분적인 에칭에 의한 제거가, 해당 웨이퍼 직경과 같거나 큰 외경으로 이루어지고 상기 웨이퍼 직경보다 작은 내경으로 된 2장의 내부식성 재질의 환상림형 패드로 웨이퍼와 동심상으로 상기 웨이퍼를 사이에 끼워 실행되고, 내경 원부분의 산화막이 제거되는 것임을 특징으로 하는 반도체웨이퍼의 가공방법.
  13. 웨이퍼 지지수단에 웨이퍼 배면 전면이 면접촉으로 지지되고, 반도체웨이퍼의 디바이스 제작프로세스를 수행하는 디바이스 제작프로세스용 웨이퍼지지장치에 있어서,
    상기 웨이퍼 지지수단 표면과 상기 웨이퍼 배면의 접촉면 밀도가, 웨이퍼 반경 방향으로 상이한 면밀도 분포를 갖도록, 웨이퍼 지지수단 표면, 웨이퍼 배면 또는 양자간에 접촉압을 부가하는 접촉압 부가수단의 적어도 하나에 면밀도 조정수단을 구비한 것을 특징으로 하는 디바이스 제작프로세스용 웨이퍼 지지장치.
  14. 제13에 있어서,
    상기 지지수단 표면의 접촉면 밀도분포의 조정이, 지지수단 표면에 웨이퍼 반경 방향을 따라 대략 동심상으로 면거칠기 분포를 부여함으로써 수행되는 것을 특징으로 하는 반도체디바이스 제작프로세스용 장치.
  15. 제14항에 있어서,
    상기 면거칠기 분포의 부여가, 지지수단 표면의 웨이퍼 접촉면의 중심측 또는 외주측에 원환상 요부집합체, 점상 요부집합체 또는 그 조합으로 된 집합체를 형성함으로써 수행되는 것을 특징으로 하는 반도체디바이스 제작프로세스용 장치.
  16. 제13항에 있어서,
    상기 웨이퍼 지지수단과 웨이퍼 배면 사이에 접촉압을 부가하는 접촉압 부가수단이 정전척에서 정전량 조정수단인 것을 특징으로 하는 반도체디바이스 제작프로세스용 장치.
KR1020017016707A 2000-04-27 2001-04-26 반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치 KR20020031347A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00128502 2000-04-27
JP2000128502 2000-04-27
PCT/JP2001/003635 WO2001084606A1 (fr) 2000-04-27 2001-04-26 Plaquette de semi-conducteur et dispositif pour procede de fabrication d'un dispositif a semi-conducteurs

Publications (1)

Publication Number Publication Date
KR20020031347A true KR20020031347A (ko) 2002-05-01

Family

ID=18637938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016707A KR20020031347A (ko) 2000-04-27 2001-04-26 반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치

Country Status (6)

Country Link
US (1) US6787797B2 (ko)
EP (1) EP1223606A1 (ko)
JP (1) JP3932097B2 (ko)
KR (1) KR20020031347A (ko)
TW (1) TW506037B (ko)
WO (1) WO2001084606A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
JP4072522B2 (ja) * 2004-07-12 2008-04-09 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7718007B2 (en) 2005-03-17 2010-05-18 Tokyo Electron Limited Substrate supporting member and substrate processing apparatus
JP2006269497A (ja) * 2005-03-22 2006-10-05 Olympus Corp 基板処理装置及び基板収納方法
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US20070081880A1 (en) * 2005-09-29 2007-04-12 Riordon Benjamin B Wafer-handling method, system, and apparatus
JP2008091353A (ja) * 2006-09-07 2008-04-17 Ngk Insulators Ltd 静電チャック
TWI309880B (en) 2006-09-11 2009-05-11 Siliconware Precision Industries Co Ltd Semiconductor chip and package structure and fabrication method thereof
US9275868B2 (en) 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
US9330988B1 (en) 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness
WO2020147992A1 (en) * 2019-01-18 2020-07-23 Asml Netherlands B.V. Method, substrate and system for estimating stress in a substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140838U (ko) 1989-04-26 1990-11-26
US5738751A (en) * 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JPH1056054A (ja) * 1996-08-09 1998-02-24 Fujitsu Ltd ヒータ付き基板載置台、成膜装置及びエッチング装置
US6368881B1 (en) * 2000-02-29 2002-04-09 International Business Machines Corporation Wafer thickness control during backside grind

Also Published As

Publication number Publication date
US6787797B2 (en) 2004-09-07
TW506037B (en) 2002-10-11
EP1223606A1 (en) 2002-07-17
JP3932097B2 (ja) 2007-06-20
WO2001084606A1 (fr) 2001-11-08
US20020167006A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
JP5844757B2 (ja) エッチング・システム及びエッチング方法
US5675471A (en) Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
KR20050040729A (ko) 반도체 제조장치, 반도체장치의 제조방법 및 웨이퍼스테이지
KR20020031347A (ko) 반도체웨이퍼 및 반도체디바이스 제작프로세스용 장치
KR20010042416A (ko) 열처리 챔버용 기판 지지부
JP2011228722A (ja) 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置
US20180269096A1 (en) Device and method for aligning substrates
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
JP2007142455A (ja) 半導体デバイス作製プロセス用装置
KR102012538B1 (ko) 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
US10782247B2 (en) Apparatus and method for measuring particle on surface of wafer
TWI752394B (zh) 用於微影設備中的基板固持器及器件製造方法
CN110034018A (zh) 半导体晶片的制造方法
EP4318133A1 (en) System, apparatus and method for selective surface treatment
US20240290607A1 (en) Substrate processing method, substrate processing system and computer-readable recording medium
JPH03163848A (ja) 真空吸着台
WO2004053942A2 (en) Measuring alignment between a wafer chuck and polishing/plating receptacle
KR20220092784A (ko) 반도체 열처리 부재 및 그의 제조 방법
JPH08174417A (ja) 研磨装置及び研磨量制御方法
JPH04192523A (ja) シリコン基板の研磨装置および研磨方法
KR20050121879A (ko) 웨이퍼 지지장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid