JP2016072376A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016072376A
JP2016072376A JP2014198819A JP2014198819A JP2016072376A JP 2016072376 A JP2016072376 A JP 2016072376A JP 2014198819 A JP2014198819 A JP 2014198819A JP 2014198819 A JP2014198819 A JP 2014198819A JP 2016072376 A JP2016072376 A JP 2016072376A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing body
lead
outer lead
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014198819A
Other languages
English (en)
Inventor
幸徳 田平
Yukinori Tahira
幸徳 田平
信也 小池
Shinya Koike
信也 小池
俊範 清原
Toshinori Kiyohara
俊範 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014198819A priority Critical patent/JP2016072376A/ja
Priority to EP15184336.4A priority patent/EP3001453A1/en
Priority to KR1020150134544A priority patent/KR20160037774A/ko
Priority to US14/863,806 priority patent/US20160093561A1/en
Priority to CN201510633689.6A priority patent/CN105470227A/zh
Priority to CN201520764275.2U priority patent/CN205039147U/zh
Publication of JP2016072376A publication Critical patent/JP2016072376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の実装強度を確保しつつ、実装面積の縮小化を図る。【解決手段】パワートランジスタ５は、チップ搭載部と、半導体チップと、複数のリード１と、封止体３と、を有している。複数のリード１のそれぞれにおけるアウターリード部１ｂは、封止体３の第２側面３ｄから第１方向１ｂｈに沿って突出する第１部分１ｂｅと、第１部分１ｂｅと交差する第２方向１ｂｉに沿って延在する第２部分１ｂｆと、第２方向１ｂｉと交差する第３方向１ｂｊに沿って延在する第３部分１ｂｇと、を有している。さらに、アウターリード部１ｂの第３方向１ｂｊに沿った第３部分１ｂｇの長さＡＬ２は、第１方向１ｂｈに沿った第１部分１ｂｅの長さＡＬ１よりも短い。【選択図】図７

Description

本発明は、半導体装置に関し、例えば、半導体チップを封止する封止体の側面から突出したリードを含む半導体装置に適用して有効な技術に関する。
樹脂封止型の半導体装置（パッケージ）において、近年、パッケージの実装面積の縮小化が要求されている。
ここで、半導体チップを封止する封止樹脂層を備えた半導体装置において、封止樹脂層の側面から突出するアウタリードが折り曲げられた構造、および基板へのハンダ実装構造が、例えば特開平５−３６８６３号公報（特許文献１）に開示されている。
また、封止体を有する半導体素子において、封止体から突出するリードが折り曲げられている構造、および基板への半田付け構造が、例えば特開平５−２１６８３号公報（特許文献２）に開示されている。
また、樹脂封止型の半導体装置において、封止体の四辺のそれぞれにリードが配置されたＱＦＰ構造が、例えば特開２０１３−１８３０５４号公報（特許文献３）に開示されている。
特開平５−３６８６３号公報 特開平５−２１６８３号公報 特開２０１３−１８３０５４号公報
上記半導体装置では、狭ピッチ化への対応や実装面積の縮小化に対応するために、リード長を短くすることが考えられるが、リード長を短くすると、リードの実装基板への半田付け面積が低減するため、実装強度の低下が懸念される。
つまり、リード長が短くなると、実装強度の確保が困難になる。
そこで、本発明者は、リード長を短くした半導体装置構造で実装強度を確保することができる技術について検討している。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、チップ搭載部と、半導体チップと、リードと、封止体と、を有し、上記チップ搭載部の他部は、上記封止体の第１側面から突出している。さらに、上記リードのアウターリード部は、上記封止体の第２側面から第１方向に沿って突出する第１部分と、上記第１方向と交差する第２方向に沿って延在する第２部分と、上記第２方向と交差する第３方向に沿って延在する第３部分と、を有し、上記第３方向に沿った上記第３部分の長さは、上記第１方向に沿った上記第１部分の長さよりも短い。
また、一実施の形態による半導体装置は、チップ搭載部と、半導体チップと、リードと、封止体と、を有し、上記チップ搭載部の他部は、上記封止体の第１側面から突出し、上記リードのアウターリード部は、第１部分と第２部分と第３部分と、を有している。さらに、上記アウターリード部の上記第１部分は、上記封止体の第２側面と連なる第１先端面を有し、上記アウターリード部の上記第２部分は、上記第１部分と上記第３部分との間に位置し、上記第３部分は、上記第１先端面とは反対側に位置する第２先端面を有している。また、上記第１部分の第１仮想線と上記第１先端面との第１交差部から、上記第１部分の上記第１仮想線の延長線と上記第２部分の第２仮想線の延長線との第２交差部までの長さは、上記第３部分の第３仮想線の延長線と上記第２部分の上記第２仮想線の延長線との第３交差部から、上記第３部分の上記第３仮想線と上記第２先端面との第４交差部までの長さよりも長い。さらに、上記第１仮想線は、上記第１部分の厚さ方向における中心を通過し、かつ上記第１部分の表面と平行に延在する線であり、上記第２仮想線は、上記第２部分の厚さ方向における中心を通過し、かつ上記第２部分の表面と平行に延在する線であり、上記第３仮想線は、上記第３部分の厚さ方向における中心を通過し、かつ上記第３部分の表面と平行に延在する線である。
上記一実施の形態によれば、半導体装置の実装強度を確保しつつ、実装面積の縮小化を図ることができる。
実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示すＡ方向から眺めた矢視図である。 図１に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図１に示す半導体装置の内部の構造を透過して示す透過平面図である。 図４のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図４のＢ−Ｂ線に沿って切断した構造の一例を示す断面図および部分拡大断面図である。 実施の形態の半導体装置のリード形状の定義を示す模式図である。 実施の形態の半導体装置のリード形状の他の定義を示す模式図である。 実施の形態の半導体装置を実装する実装基板におけるランドパターンの一例を示す平面図である。 図９に示すランドパターンに実施の形態の半導体装置を搭載した構造の一例を示す平面図である。 図１０の実装構造の一例を示す側面図である。 実施の形態の半導体装置のリード形状と比較例の半導体装置のリード形状とを示す比較図である。 実施の形態の半導体装置と比較例の半導体装置とで各寸法の一例を示す外観比較図である。 図１３に示す各寸法の一例を示すデータ図である。 実施の形態の半導体装置と比較例の半導体装置とにおけるリードのアスペクト比の比較図である。 実施の形態の半導体装置の比較例との比較による効果を示す比較図である。 実施の形態の半導体装置における実装強度のテスト方法の一例を示すテスト条件図である。 実施の形態の半導体装置と比較例の半導体装置とにおける実装強度のテスト結果を示すデータ図である。 実施の形態の半導体装置の組み立て手順の一例を示すフロー図である。 実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図である。 実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図である。 実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図および側面図である。 実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図である。 実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図である。 実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図および断面図である。 実施の形態の半導体装置の組み立てのリードカットにおける１ｓｔリードカット後の構造を示す部分断面図である。 実施の形態の半導体装置の組み立てのリードカットにおける２ｎｄリードカット後の構造を示す部分断面図である。 実施の形態の機電一体モジュールの構造の一例を示す斜視図である。 図２８の機電一体モジュールにおけるインバータ部の内部の構造の一例を示す平面図である。 図２８の機電一体モジュールの回路構成の一例を示す回路ブロック図である。 実施の形態の変形例の半導体装置の構造を示す平面図である。 図３１のＡ−Ａ線に沿って切断した構造を示す断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示すＡ方向から眺めた矢視図、図３は図１に示す半導体装置の裏面側の構造の一例を示す裏面図、図４は図１に示す半導体装置の内部の構造を透過して示す透過平面図である。また、図５は図４のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図６は図４のＢ−Ｂ線に沿って切断した構造の一例を示す断面図および部分拡大断面図である。
＜半導体装置＞
図１〜図６に示す本実施の形態の半導体装置は、半導体チップ（ペレットとも言う）２を封止し、かつ絶縁性の樹脂からなる封止体３を備え、さらに封止体３の内部と外部とに位置する複数のリード１を有する半導体パッケージである。なお、複数のリード１のそれぞれは、封止体３で覆われたインナーリード部１ａと、封止体３から外部に露出（突出）するアウターリード部１ｂとを有しており、複数のアウターリード部１ｂのそれぞれは、半導体装置の外部接続用端子（外部端子）である。
そして、本実施の形態の半導体装置は、図１および図２に示すように、封止体３の複数の側面のうちの１つの側面（第２側面３ｄ）から複数のアウターリード部１ｂが突出している。さらに、図３および図５に示すように、半導体チップ２を上面（チップ搭載面、第１面）１ｃａで支持する板状のチップ搭載部（アイランド、ダイパッド、ヘッダもしくはタブとも言う）１ｃの下面（第２面）１ｃｂが、封止体３の下面（第４面）３ｂから露出している。すなわち、本実施の形態の半導体装置は、面実装型の半導体装置である。
また、図１および図２に示すように、封止体３の側面のうち、複数のアウターリード部１ｂが突出した第２側面３ｄと反対側に位置する第１側面３ｃからは、チップ搭載部１ｃの突出部（他部）１ｃｃが突出している。
なお、複数のリード１のアウターリード部１ｂのそれぞれは、２箇所で屈曲（折り曲げ）が形成された形状となっている。つまり、複数のアウターリード部１ｂのそれぞれは、２つの屈曲部（後述する図７に示す第１屈曲部１ｂｃと第２屈曲部１ｂｄ）を有している。
本実施の形態では、上述の構造を備えた半導体装置（パワーデバイス）の一例として、パワートランジスタ５を取り上げて説明する。なお、パワートランジスタ５には、ドレイン（Ｄ）電極、ソース（Ｓ）電極、およびゲート（Ｇ）電極を有する電界効果トランジスタが形成された半導体チップ２が組み込まれている。
パワートランジスタ５の詳細構造について説明すると、図５に示す上面（第１面、チップ搭載面）１ｃａ、および上面１ｃａとは反対側の下面（第２面）１ｃｂを有するチップ搭載部１ｃと、図６に示すダイボンド材６を介してチップ搭載部１ｃの上面１ｃａに搭載された半導体チップ２と、を有している。この半導体チップ２は、図４に示す主面２ａ、主面２ａに形成された複数の第１電極パット（ボンディング電極、ボンディングパット）２ｃ、および主面２ａとは反対側の図６に示す裏面２ｂを有しており、裏面２ｂがチップ搭載部１ｃの上面１ｃａと対向するようにチップ搭載部１ｃ上に搭載されている。なお、半導体チップ２の裏面２ｂは、第２電極パット（ボンディング電極、ボンディングパット）２ｄであり、ドレイン（Ｄ）電極となっている。
さらに、図４に示すように、半導体チップ２の主面２ａの複数の第１電極パット２ｃと、複数のリード１（図１参照）のインナーリード部１ａとが複数のワイヤ（導電性部材）４を介してそれぞれ電気的に接続されている。
なお、半導体チップ２の複数の第１電極パット２ｃは、第１パット（ソース電極）２ｃａと、第１パット２ｃａより平面視の大きさが小さい第２パット（ゲート電極）２ｃｂとを含んでいる。
また、図６に示す封止体３は、半導体チップ２の主面２ａ側に位置し、かつ平面視が略四角形を成す図１に示す上面（第３面）３ａと、上面３ａとは反対側の図３に示す下面（第４面）３ｂと、半導体チップ２の厚さ方向において上面３ａと下面３ｂとの間に位置する図２に示す第１側面３ｃおよび第２側面３ｄと、を有している。さらに、封止体３は、図３に示すように、チップ搭載部１ｃの下面１ｃｂが封止体３の下面３ｂに露出するように、チップ搭載部１ｃの一部（図５に示す上面１ｃａ側）、図４に示す半導体チップ２および複数のワイヤ４を封止している。
本実施の形態の半導体装置は、パワートランジスタ５であるため、図１および図４に示すように、封止体３の第２側面３ｄから突出する複数のリード１（アウターリード部１ｂ）は、ソースリード（Ｓ）１ｂａとゲートリード（Ｇ）１ｂｂである。また、半導体チップ２の裏面２ｂは、上述のようにドレイン（Ｄ）電極となっており、したがって、図３に示す封止体３の下面３ｂに露出するチップ搭載部１ｃの下面１ｃｂは、ドレイン（Ｄ）電極である。
なお、複数のアウターリード部１ｂのそれぞれは、図４に示すように、インナーリード部１ａと一体で形成されている。すなわち、アウターリード部１ｂのソースリード１ｂａは、インナーリード部１ａのソースリード１ａａと一体で繋がっており、また、アウターリード部１ｂのゲートリード１ｂｂは、インナーリード部１ａのゲートリード１ａｂと一体で繋がっている。
そして、インナーリード部１ａのソースリード１ａａは、その先端部が複数のインナーリード部１ａを連結して幅広となった連結部１ａａａ，１ａａｂであり、これら幅広の連結部１ａａａ，１ａａｂにワイヤ４を接続している。
ソースリード１ａａの連結部１ａａａまたは連結部１ａａｂには、直径が大きなワイヤ（第１ワイヤ、導電性部材）４ａが電気的に接続され、さらに、このワイヤ４ａは、半導体チップ２の第１電極パット２ｃのソース電極（第１パット、ボンディング電極）２ｃａに電気的に接続されている。
すなわち、複数のリード１のうちのソースリード１ａａには、大きな電流が印加されるため、複数のソースリード１ａａと、半導体チップ２のソース電極２ｃａとが直径が大きなワイヤ４ａを介して電気的に接続されている。
一方、インナーリード部１ａのゲートリード１ａｂのワイヤ接合部１ａｂａには、直径がワイヤ４ａより小さなワイヤ４であるワイヤ（第２ワイヤ、導電性部材）４ｂが電気的に接続され、さらに、このワイヤ４ｂは、半導体チップ２の第１電極パット２ｃのゲート電極（第２パット、ボンディング電極）２ｃｂに電気的に接続されている。
すなわち、複数のリード１のうちのゲートリード１ａｂには、小さな電流が印加されるため、ゲートリード１ａｂと、半導体チップ２のゲート電極２ｃｂとがワイヤ４ｂを介して電気的に接続されている。
また、図４および図５に示すように、封止体３の第２側面３ｄには、チップ搭載部１ｃと繋がる吊りリード１ｅが突出している。
なお、チップ搭載部１ｃやこのチップ搭載部１ｃと繋がる吊りリード１ｅ、およびインナーリード部１ａとアウターリード部１ｂとを含む複数のリード１は、例えばＣｕ（銅）を主成分とするＣｕ合金から成る。また、ダイボンド材６は、例えば半田である。上記半田は、例えば錫（Ｓｎ）等を用いた鉛フリー半田が好ましい。さらに、ワイヤ４ａおよびワイヤ４ｂを含むワイヤ４は、例えばＡｌ（アルミニウム）から成る。このとき、ワイヤ４ａの直径は、例えば３００〜５００μｍであり、ワイヤ４ｂの直径は、例えば１２５μｍ程度である。また、封止体３は、例えば熱硬化性のエポキシ樹脂から成る。ただし、上述の寸法や各部材の材料は、上述のものに限定されるものではない。
次に、本実施の形態のパワートランジスタ５のアウターリード部１ｂの形状について説明する。
図７は実施の形態の半導体装置のリード形状の定義を示す模式図、図８は実施の形態の半導体装置のリード形状の他の定義を示す模式図である。
図７に示すように、パワートランジスタ５における複数のアウターリード部１ｂのそれぞれは、封止体３の第２側面３ｄから第１方向１ｂｈに沿って突出する第１部分１ｂｅと、第１方向１ｂｈと交差する第２方向１ｂｉに沿って延在する第２部分１ｂｆと、第２方向１ｂｉと交差する第３方向１ｂｊに沿って延在する第３部分１ｂｇと、を有している。これら第１部分１ｂｅ、第２部分１ｂｆおよび第３部分１ｂｇは、直線的に延在している部分である。
そして、第１部分１ｂｅと第２部分１ｂｆとは、第１屈曲部１ｂｃを介して繋がっており、第２部分１ｂｆと第３部分１ｂｇとは、第２屈曲部１ｂｄを介して繋がっている。
したがって、それぞれのアウターリード部１ｂは、第１部分１ｂｅと、第１屈曲部１ｂｃと、第２部分１ｂｆと、第２屈曲部１ｂｄと、第３部分１ｂｇとから成り、これら５つの部分から構成されている。
そして、本実施の形態のパワートランジスタ５では、第３方向１ｂｊに沿った直線的に延在する第３部分１ｂｇの長さＡＬ２は、第１方向１ｂｈに沿った直線的に延在する第１部分１ｂｅの長さＡＬ１よりも短くなっている（ＡＬ１＞ＡＬ２）。
ここで、第１部分１ｂｅの長さＡＬ１は、封止体３の第２側面３ｄから第１屈曲部１ｂｃまでの長さであり、また、第３部分１ｂｇの長さＡＬ２は、アウターリード部１ｂの先端部１ｂｋから第２屈曲部１ｂｄまでの長さである。
さらに、第１屈曲部１ｂｃは、第１方向１ｂｈから第２方向１ｂｉに向かって（半導体装置の垂直方向に向かって）折り曲げられている部分であり、第２屈曲部１ｂｄは、第２方向１ｂｉから第３方向１ｂｊに向かって（半導体装置の水平方向に向かって）折り曲げられている部分である。
また、第１方向１ｂｈと第３方向１ｂｊは、封止体３の上面（第３面）３ａと平行、またはほぼ平行な方向である。
さらに、パワートランジスタ５におけるアウターリード部１ｂの封止体３の第２側面３ｄから突出する位置（後述する第１交差部１ｆの位置）は、封止体３の厚さ方向３ｅにおいて、封止体３の下面（第４面）３ｂより、封止体３の上面（第３面）３ａに近い位置となっている。
すなわち、アウターリード部１ｂの封止体３の第２側面３ｄから突出する位置（後述する第１交差部１ｆの位置）より封止体３の下面３ｂまでの距離をＴ１とし、アウターリード部１ｂの封止体３の第２側面３ｄから突出する位置（第１交差部１ｆ）より封止体３の上面３ａまでの距離をＴ２とすると、Ｔ２＜Ｔ１である。
これにより、上記距離Ｔ１が長いことから、アウターリード部１ｂの第２部分１ｂｆの長さも長くなる。したがって、パワートランジスタ５の実装基板等への実装時に熱応力等の応力が付与された際に、上記熱応力をアウターリード部１ｂの長い第２部分１ｂｆによって緩和することができ、実装信頼性を高めることができる。
以上のような構成のパワートランジスタ５において、アウターリード部１ｂの第３部分１ｂｇの長さＡＬ２が、アウターリード部１ｂの第１部分１ｂｅの長さＡＬ１よりも短く（ＡＬ１＞ＡＬ２）形成されており、これにより、パワートランジスタ５の実装面積を縮小化することができる。さらに、アウターリード部１ｂの第３部分１ｂｇは、実装基板のランドと接続されるため、第３部分１ｂｇの長さＡＬ２を短くすると、実装基板のランドと接続される面積が少なり、パワートランジスタ５と実装基板との接続強度が低くなる可能性がある。しかし、例えば図５に示すように、チップ搭載部１ｃの下面１ｃｂが封止体３の下面３ｂから露出し、かつ複数のアウターリード部１ｂが突出した第２側面３ｄと反対側に位置する第１側面３ｃからチップ搭載部１ｃの突出部（他部）１ｃｃが突出していることにより、その露出面（下面１ｃｂ）と突出部１ｃｃが、導電性接着剤（例えば、半田など）を介して、実装基板のランドと密接に接続されているため、パワートランジスタ５と実装基板との接続強度が保たれ、アウターリード部１ｂの第３部分１ｂｇの長さＡＬ２を短くすることが可能である。言い換えると、パワートランジスタ５の大部分が、実装基板のランドと接続されているため、封止体３の第２側面３ｄにおいて、アウターリード部１ｂの第３部分１ｂｇの長さＡＬ２を短くしても、パワートランジスタ５と実装基板との接続強度における信頼性が保たれる。
ここで、図８に示すように、アウターリード部１ｂにおいて、直線的な部分である第１部分１ｂｅ、第２部分１ｂｆおよび第３部分１ｂｇと、折れ曲がった部分である第１屈曲部１ｂｃおよび第２屈曲部１ｂｄとの違い（定義）について説明する。上記直線的な部分では、アウターリード部１ｂの中心値（線）における複数のベクトル１ｊの向きが同じ方向を向いているのに対して、上記折れ曲がった部分では、アウターリード部１ｂの中心値（線）における複数のベクトル１ｊの向きが異なった方向を向いている。
言い換えると、アウターリード部１ｂの上記直線的な部分は、故意に折り曲げていない部分であり、一方、アウターリード部１ｂの上記折れ曲がった部分は、故意に折り曲げた部分である。
次に、本実施の形態のパワートランジスタ５の特徴を別の表現で説明する。すなわち、図７に示すように、それぞれのアウターリード部１ｂの第１部分１ｂｅは、封止体３の第２側面３ｄと連なる第１先端面（基端側）１ｂｒを有している。そして、アウターリード部１ｂの第２部分１ｂｆは、アウターリード部１ｂの第１部分１ｂｅと第３部分１ｂｇとの間に位置し、さらに、アウターリード部１ｂの第３部分１ｂｇは、第１先端面１ｂｒとは反対側に位置する第２先端面（先端側）１ｂｓを有している。
そして、第１部分１ｂｅの第１仮想線１ｂｍと第１先端面１ｂｒとの交差部である第１交差部１ｆから、第１部分１ｂｅの第１仮想線１ｂｍの延長線と第２部分１ｂｆの第２仮想線１ｂｎの延長線との交差部である第２交差部１ｇまでの長さをＬ１とする。さらに、第３部分１ｂｇの第３仮想線１ｂｐの延長線と第２部分１ｂｆの第２仮想線１ｂｎの延長線との交差部である第３交差部１ｈから、第３部分１ｂｇの第３仮想線１ｂｐと第２先端面１ｂｓとの交差部である第４交差部１ｉまでの長さをＬ２とすると、Ｌ１＞Ｌ２である。
ここで、第１仮想線１ｂｍは、第１部分１ｂｅの厚さ方向における中心を通過し、かつ第１部分１ｂｅの表面と平行に延在する線であり、第２仮想線１ｂｎは、第２部分１ｂｆの厚さ方向における中心を通過し、かつ第２部分１ｂｆの表面と平行に延在する線であり、第３仮想線１ｂｐは、第３部分１ｂｇの厚さ方向における中心を通過し、かつ第３部分１ｂｇの表面と平行に延在する線である。
また、第１仮想線１ｂｍおよび第３仮想線１ｂｐのそれぞれは、封止体３の上面３ａと平行、またはほぼ平行である。
さらに、封止体３の厚さ方向３ｅと平行に延在する第４仮想線１ｂｑと、第２仮想線１ｂｎとが成す角度θは、６°以下となっている。別の表現をすると、角度θは、第２方向１ｂｉに対して平行な直線と、封止体３の厚さ方向３ｅに対して平行な直線とが成す角度である。つまり、角度θは、アウターリード部１ｂのフォーミング（リードの曲げ成形）時の第１屈曲部１ｂｃの曲げ角度であり、アウターリード部１ｂをパンチで打ち抜く際のアウターリード部１ｂの曲げ角度である。
なお、角度θは、０＜θ≦６°である。
以上のような構成のパワートランジスタ５においても、アウターリード部１ｂの第３交差部１ｈと第４交差部１ｉとの距離Ｌ２が、アウターリード部１ｂの第１交差部１ｆと第２交差部１ｇとの距離Ｌ１よりも短く（Ｌ１＞Ｌ２）形成されており、これにより、パワートランジスタ５の実装面積を縮小化することができる。
次に、図９〜図１１を用いて、本実施の形態のパワートランジスタ５のアウターリード部１ｂと実装基板１２のランド１２ａとの関係について説明する。
図９は実施の形態の半導体装置を実装する実装基板におけるランドパターンの一例を示す平面図、図１０は図９に示すランドパターンに実施の形態の半導体装置を搭載した構造の一例を示す平面図、図１１は図１０の実装構造の一例を示す側面図である。
図９に示す実装基板１２のランド（電極、端子）１２ａのアイランド用ランド１２ａａとリード用ランド１２ａｂにおいて、本実施の形態のパワートランジスタ５を実装した構造が図１０と図１１である。各リード用ランド１２ａｂ上には各アウターリード部１ｂの図７に示す第３部分１ｂｇを配置し、アイランド用ランド１２ａａ上にはチップ搭載部１ｃを配置する。
本実施の形態のパワートランジスタ５では、アウターリード部１ｂにおけるランド１２ａとの接合部分である第３部分１ｂｇの長さが短いため、図９に示すように、これに接合するリード用ランド１２ａｂの延在方向の長さも短くすることができる。そして、各リード用ランド１２ａｂの長さを短くすることで、図１０および図１１に示すように、パワートランジスタ５の実装面積の縮小化を図ることができる。
そして、後述する図１６に示すように、実装基板１２におけるフットプリントの縮小化を図ることができる。
次に、本実施の形態のパワートランジスタ５と、ＪＥＤＥＣ（Joint Electron Device Engineering Council standards)等の規格品パッケージ３０との外形仕様の比較について説明する。図１２は実施の形態の半導体装置のリード形状と比較例（規格品パッケージ３０）の半導体装置のリード形状とを示す比較図、図１３は実施の形態の半導体装置と比較例の半導体装置とで各寸法の一例を示す外観比較図である。さらに、図１４は図１３に示す各寸法の一例を示すデータ図、図１５は実施の形態の半導体装置と比較例の半導体装置とにおけるリードのアスペクト比の比較図、図１６は実施の形態の半導体装置の比較例との比較による効果を示す比較図である。
ここでは、上記規格品パッケージ３０の一例として、ＪＥＤＥＣのＴＯ−２６３を取り上げ、このＴＯ−２６３を比較例として説明する。なお、図１２では、本実施の形態のパワートランジスタ５および比較例の規格品パッケージ３０のそれぞれにおいて、アウターリード部１ｂが、図１１に示す実装基板１２のリード用ランド１２ａｂに半田９によって接合された状態が示されている。
まず、本実施の形態のパワートランジスタ５と比較例の規格品パッケージ３０とで、それぞれのアウターリード部１ｂの形状について説明する。
図１２に示すように、比較例（Ｂ）の規格品パッケージ３０では、アウターリード部１ｂのリード長さＬが十分確保されている。したがって、アウターリード部１ｂの封止体３の第２側面３ｄから第１屈曲部１ｂｃまでの長さＬ１や、第３部分１ｂｇを含む実装部分の長さＬ２、さらにはアウターリード部１ｂのフォーミング角度（曲げ角度：θ＋９０°）において、ある程度の自由度がある。
なお、規格品パッケージ３０について検討するとＬ１＜Ｌ２であり、θ≧６°の関係であると思われる。
これに対して、本実施の形態（Ａ）のパワートランジスタ５では、アウターリード部１ｂの第３部分１ｂｇを含むリード長さＬが短くなっている（図７に示すアウターリード部１ｂの第３交差部１ｈと第４交差部１ｉとの距離Ｌ２が、アウターリード部１ｂの第１交差部１ｆと第２交差部１ｇとの距離Ｌ１よりも短い（Ｌ１＞Ｌ２））。
つまり、上記長さ（距離）Ｌ２を十分に確保するためには、長さ（距離）Ｌ１を最小限とする。さらに、上記長さ（距離）Ｌ２を十分に確保するためには、第１屈曲部１ｂｃでの曲げ角度（θ＋９０°）を可能な程度に小さくする。
これは、上記長さＬ１の部分を可能な範囲で短く形成しつつ、さらにアウターリード部１ｂの第１屈曲部１ｂｃでの上記曲げ角度におけるθを６°以下（０＜θ≦６°）とすることで、アウターリード部１ｂの封止体３の図７の厚さ方向３ｅに沿って配置される部分（第２部分１ｂｆ）を垂直に近づけることができ、その結果、上記長さＬ２の部分を可能な範囲で長くするものである。
一方、アウターリード部１ｂの第１屈曲部１ｂｃでの上記曲げ角度におけるθを０°以下（言い換えれば、封止体側に曲げる）にすれば、アウターリード部１ｂのリード長さＬを短くすることができるが、第１屈曲部１ｂｃの曲げ角度が鋭角になり、その結果、アウターリード部１ｂの耐久性が著しく低下する。
つまり、本実施の形態のパワートランジスタ５は、Ｌ１＞Ｌ２であり、０＜θ≦６°の関係であり、これにより、上記長さＬ２を十分に確保することができ、リードの耐久性も十分に満たすことができる。
したがって、本実施の形態のパワートランジスタ５では、アウターリード部１ｂの安定したフォーミング（曲げ成形）を実現し、さらに、実装基板との実装強度を確保し、かつパワートランジスタ５の実装面積を縮小化することができる。
次に、図１３と図１４を用いて本実施の形態のパワートランジスタ５と、比較例の規格品パッケージ３０とにおける種々の箇所の外形サイズについて説明する。
図１４の寸法データに示すように、パワートランジスタ５（実施の形態）と規格品パッケージ３０（比較例）とで、数値が異なっているのは、主に、リード長さＬに関係する箇所である。すなわち、封止体３の厚さや平面視における封止体３の大きさ、あるいはチップ搭載部１ｃの平面視の大きさ等は、同じであるため、リード長さＬに関係する箇所の寸法のみが異なっている。
すなわち、上記距離Ｌ２（Ｌｐ）がパワートランジスタ５は０．９２２ｍｍであり、規格品パッケージ３０は２．５４ｍｍである。これにより、リード長さＬは、パワートランジスタ５が２．２０ｍｍであり、規格品パッケージ３０は４．５０ｍｍである。
また、チップ搭載部１ｃの端部からアウターリード部１ｂの先端部１ｂｋまでの距離ＨＥについては、パワートランジスタ５が１２．５５ｍｍであり、規格品パッケージ３０は１４．８５ｍｍであり、リード長さＬの差が、そのまま距離ＨＥでの差となっている。
なお、角度θ１を除いて他の部分の寸法は、パワートランジスタ５と規格品パッケージ３０とで同じである。
次に、本実施の形態のパワートランジスタ５のアウターリード部１ｂの高さ方向の条件について説明する。
パワートランジスタ５のアウターリード部１ｂの高さ方向の条件は、アウターリード部１ｂのアスペクト比によって表すことができる。そこで、図１４および図１５を用いてパワートランジスタ５と規格品パッケージ３０それぞれのアウターリード部１ｂの形状のアスペクト比について説明する。
図１５に示すように、規格品パッケージ３０のアウターリード部１ｂのアスペクト比は、長さＬ３＝Ｌ−Ｌｐ（Ｌ２）＝４．５−２．５４＝１．９６であり、封止体３の下面３ｂからアウターリード部１ｂまでの高さＺ１（Ｑ）＝２．４である。
したがって、アスペクト比は、Ｌ３／Ｚ１＝１．９６／２．４＝０．８１７となる。そこで、規格品パッケージ３０のアウターリード部１ｂのアスペクト比は、Ｌ３／Ｚ１≦０．７５となる。
一方、本実施の形態のパワートランジスタ５のアウターリード部１ｂのアスペクト比は、長さＬ３＝Ｌ−Ｌｐ（Ｌ２）＝２．２−０．９２２＝１．２７８であり、封止体３の下面３ｂからアウターリード部１ｂまでの高さＺ１（Ｑ）＝２．４である。
したがって、アスペクト比は、Ｌ３／Ｚ１＝１．２７８／２．４＝０．５３２５となる。そこで、パワートランジスタ５のアウターリード部１ｂのアスペクト比は、Ｌ３／Ｚ１≦０．５５となる。
すなわち、パワートランジスタ５では、アウターリード部１ｂのアスペクト比（Ｌ３／Ｚ１）が、Ｌ３／Ｚ１≦０．５５であることが好ましい。
以上により、本実施の形態のパワートランジスタ５の比較例の規格品パッケージ３０に対する効果を、図１６を用いて、それぞれ外形サイズ、リード大きさ、フットプリント大きさについて説明する。
まず、外形サイズについて、図１３の外観図および図１４の寸法データを用いて計算すると、規格品パッケージ３０は、長さＤ×長さＨＥ＝１０．０ｍｍ×１４．８５ｍｍ＝１４９ｍｍ2 となる。これに対して、パワートランジスタ５は、長さＤ×長さＨＥ＝１０．０ｍｍ×１２．５５ｍｍ＝１２６ｍｍ2 となる。したがって、面積１４９ｍｍ2 が面積１２６ｍｍ2 と減少したため、パワートランジスタ５では、外形サイズに関して、１５．４％の小型化を図ることができる。
また、リード大きさについて、規格品パッケージ３０は、長さｂ×長さＬ＝０．６ｍｍ×２．２ｍｍ＝１．３２ｍｍ2 となる。これに対して、パワートランジスタ５は、長さｂ×長さＬ＝０．６ｍｍ×４．５ｍｍ＝２．７０ｍｍ2 となる。したがって、面積２．７０ｍｍ2 が面積１．３２ｍｍ2 と減少したため、パワートランジスタ５では、リード大きさに関して、５１．１％の縮小化を図ることができる。
また、図９に示す実装基板１２のフットプリント大きさについて、まず、アイランド用ランド１２ａａに関して、比較例の規格品パッケージ３０は、長さｇ×長さｉ＝１０．８ｍｍ×１５．９ｍｍ＝１７１．７ｍｍ2 となる。これに対して、実施の形態のパワートランジスタ５は、長さｂ×長さＩ＝１０．８ｍｍ×１４．３ｍｍ＝１５４．４ｍｍ2 となる。したがって、面積１７１．７ｍｍ2 が面積１５４．４ｍｍ2 と減少したため、パワートランジスタ５では、アイランド用ランド１２ａａのフットプリント大きさに関して、１０．１％の縮小化を図ることができる。
また、フットプリント大きさのリード用ランド１２ａｂに関して、比較例の規格品パッケージ３０は、長さｋ×長さｍ＝４ｍｍ×０．９ｍｍ＝３．６ｍｍ2 となる。これに対して、実施の形態のパワートランジスタ５は、長さｋ×長さｍ＝２．４ｍｍ×０．９ｍｍ＝２．１６ｍｍ2 となる。したがって、面積３．６ｍｍ2 が面積２．１６ｍｍ2 と減少したため、パワートランジスタ５では、リード用ランド１２ａｂのフットプリント大きさに関して、４０％の縮小化を図ることができる。
次に、本実施の形態のパワートランジスタ５の実装強度のテストについて説明する。
図１７は実施の形態の半導体装置における実装強度のテスト方法の一例を示すテスト条件図、図１８は実施の形態の半導体装置と比較例の半導体装置とにおける実装強度のテスト結果を示すデータ図である。
図１７に示すように、本実施の形態の実装強度のテストでは、実装基板１２等のランド１２ａｂにアウターリード部１ｂを半田９によって接合し、この状態でワイヤ部材１４をアウターリード部１ｂに引っ掛けて４５°上方に引張るものであり、この時の引張り強度を測定する。本実施の形態では、上記引張り強度を、実施の形態のパワートランジスタ５と比較例の規格品パッケージ３０とでそれぞれ測定する。
図１８に示すテスト結果によれば、規格品パッケージ３０の実装強度の測定結果では、平均値９０．４Ｎである。ここで、図１６に示すリード用ランド１２ａｂのみにおける大きさの縮小効果は、４０％減であるため、規格品パッケージ３０の実装強度に対してパワートランジスタ５の実装強度が２０％減より大きい測定値が得られれば合格とする。
具体的には、規格品パッケージ３０の実装強度の平均値が９０．４Ｎであるため、９０．４×０．８＝７２．３２Ｎとなる。したがって、パワートランジスタ５の実装強度の測定値が７２．３２Ｎより大きければ実装強度は合格と言える。図１８の測定値より、パワートランジスタ５では、測定対象の全てのＰｉｎ（１，３，５，７ピン）の測定値が７２．３２Ｎより大きく、これにより、本実施の形態のパワートランジスタ５の半田接合を採用した実装強度は合格と見なすことができる。
＜半導体装置の製造方法＞
図１９は実施の形態の半導体装置の組み立て手順の一例を示すフロー図、図２０〜図２５は、それぞれ実施の形態の半導体装置の組み立てにおける主要工程の一例を示す平面図、側面図および断面図である。さらに、図２６は実施の形態の半導体装置の組み立てのリードカットにおける１ｓｔリードカット後の構造を示す部分断面図、図２７は実施の形態の半導体装置の組み立てのリードカットにおける２ｎｄリードカット後の構造を示す部分断面図である。
図１９に示すフローに沿ってパワートランジスタ５の製造方法について説明する。
まず、複数のデバイス領域を有する図２０に示すリードフレーム１０を準備する。
なお、リードフレーム１０は、例えばＣｕ（銅）を主成分とする金属材（Ｃｕ合金）から成る板状のフレーム部材である。
本実施の形態では、便宜上、２つのデバイス領域を代表して取り上げて、以降のパワートランジスタ５の組み立てを説明する。
１．ダイボンド
リードフレーム準備完了後、図１９に示すダイボンドを行う。
ダイボンド工程では、図２０に示すように、ダイボンド材６を介して半導体チップ２をチップ搭載部１ｃの上面１ｃａに搭載する。すなわち、主面２ａに複数の第１電極パット２ｃが形成された半導体チップ２を、ダイボンド材６を介してチップ搭載部１ｃ上に搭載する。
２．ワイヤボンド（ソース電極）
ダイボンド完了後、図１９に示すソース電極のワイヤボンドを行う。
本ワイヤボンド工程では、図２０に示すように、半導体チップ２の複数の第１電極パット２ｃのうちのソース電極２ｃａと、複数のインナーリード部１ａのうちのソースリード１ａａの連結部１ａａａ，１ａａｂとを、ワイヤ４ａを介してそれぞれ電気的に接続する。
３．ワイヤボンド（ゲート電極）
ソース電極のワイヤボンド完了後、図１９に示すゲート電極のワイヤボンドを行う。
本ワイヤボンド工程では、図２１に示すように、半導体チップ２の複数の第１電極パット２ｃのうちのゲート電極２ｃｂと、複数のインナーリード部１ａのうちのゲートリード１ａｂのワイヤ接合部１ａｂａとを、ワイヤ４ｂを介してそれぞれ電気的に接続する。なお、ワイヤ４ａやワイヤ４ｂは、例えばＡｌからなる金属細線である。
４．モールディング
ゲート電極のワイヤボンド完了後、図１９に示すモールディングを行う。
モールディング工程では、封止用樹脂を用いて、図４に示す半導体チップ２、チップ搭載部１ｃの一部（上面１ｃａ側）、複数のインナーリード部１ａおよび複数のワイヤ４を封止する。この時、まず、図示しない樹脂成形金型のキャビティ内に、ワイヤボンド済みのリードフレーム１０を配置し、リードフレーム１０を金型でクランプした後、上記封止用樹脂を上記キャビティ内に充填して図２１に示す封止体３を形成する。上記封止用樹脂は、例えば熱硬化性のエポキシ樹脂である。
この時、図４に示すように、封止体３の第１側面３ｃからチップ搭載部１ｃの突出部１ｃｃが突出し、一方、第２側面３ｄから複数のアウターリード部１ｂが突出し、さらに図３に示すように、下面３ｂからチップ搭載部１ｃの下面１ｃｂが露出するように封止体３を形成する。
５．アフターモールドキュア
モールディング完了後、図１９に示すアフターモールドキュアを行う。
アフターモールドキュア工程では、図２２に示すように、形成した封止体３に熱を印加して封止体３を硬化させる。
これにより、図３および図５に示すように、封止体３の第１側面３ｃからチップ搭載部１ｃの突出部１ｃｃが突出し、第２側面３ｄから複数のアウターリード部１ｂが突出し、さらに下面３ｂからチップ搭載部１ｃの下面１ｃｂが露出した状態となる。
６．熱ストレステスト
アフターモールドキュア後、図１９に示す熱ストレステスト（ＩＲ）を行う。
熱ストレステスト工程では、図２２に示すように、モールド完了後の封止体３に、リフローベークにより熱を印加してストレステストを行う。
７．タイバーカット・レジンカット
熱ストレステスト後、図１９に示すタイバーカット・レジンカットを行う。
タイバーカット・レジンカット工程では、図２３に示すように、隣り合うアウターリード部１ｂ間に配置されたタイバー１ｄをパンチ７によって切断する。これにより、隣り合うアウターリード部１ｂ同士が分離し、かつ封止体３とタイバー１ｄとの間に形成されたレジンが切り落とされる。
８．バリ取り
タイバーカット・レジンカット後、図１９に示すバリ取りを行う。
バリ取り工程では、図２３に示すように、上記タイバーカット・レジンカットにより発生したレジンや金属のバリを除去する。バリ取りは、レーザー照射やウォータージェット等の方法で行うが、その方法は、これらに限定されるものではない。
９．外装メッキ形成
バリ取り後、図１９に示す外装メッキ形成を行う。
外装メッキ形成工程では、図２４に示すように、半田メッキ等のメッキ膜を複数のアウターリード部１ｂ、および図３に示すチップ搭載部１ｃの突出部１ｃｃや下面１ｃｂのそれぞれの表面に形成する。
１０．フィン形成（ヘッドカット）
外装メッキ形成後、図１９に示すフィン形成（ヘッドカット）を行う。
フィン形成（ヘッドカット）工程では、図２４に示すように、パンチ７によって、隣り合う図３に示すチップ搭載部１ｃの突出部（フィン）１ｃｃ間を打ち抜いて、隣り合う突出部（フィン）１ｃｃ同士を分離する。
１１．リードカット・リードフォーミング
フィン形成後、図１９に示すリードカット・リードフォーミングを行う。
リードカット・リードフォーミング工程では、まず、図２５および図２６に示すように、パンチ７によってアウターリード部１ｂを切断してリードフレーム１０の枠部１０ａからそれぞれのアウターリード部１ｂを分離する（１ｓｔリードカット）。次に、パンチ７とダイ８とによってそれぞれのアウターリード部１ｂに曲げ成形を行う。すなわち、図２６に示すように、各アウターリード部１ｂに対して第１屈曲部１ｂｃと第２屈曲部１ｂｄを形成する（リードフォーミング）。
この時、図７に示すように、第１屈曲部１ｂｃの曲げ角度（θ＋９０°）におけるθが、０＜θ≦６°となるように成形することが好ましい。
次に、パンチ７によって、図２７に示すように、アウターリード部１ｂの先端側を所定量カットし、これによって、アウターリード部１ｂを短く形成する（２ｎｄリードカット）。
この時、図７に示すように、アウターリード部１ｂの第３交差部１ｈと第４交差部１ｉとの距離Ｌ２が、アウターリード部１ｂの第１交差部１ｆと第２交差部１ｇとの距離Ｌ１よりも短くなる（Ｌ１＞Ｌ２）ようにアウターリード部１ｂの先端側をカットする。
そして、本実施の形態の製造方法では、それぞれのアウターリード部１ｂを短く形成する２ｎｄリードカットを、上記リードフォーミング（リード１の曲げ成形）の後に行う。すなわち、上記リードフォーミングを行った後に各アウターリード部１ｂの２ｎｄリードカットを行う。
これにより、リードフォーミングの加工性を安定させることができる。さらに、各アウターリード部１ｂのコプラナリティの安定化を図ることができる。つまり、本実施の形態では、リードフォーミングの加工性とアウターリード部１ｂのコプラナリティの安定化を図るために、リードカットを１ｓｔリードカットと２ｎｄリードカットとで、２ステップ化を図っている。
本リードカット・リードフォーミングにより、パワートランジスタ５の個片化が完了する。
１２．選別・捺印・テーピング
リードカット・リードフォーミング後、図１９に示す選別・捺印・テーピングを実施する。
選別・捺印・テーピング工程では、図２５に示すように、まず、テスタ１３を用いてパワートランジスタ５の電気的テストを行う。次に、封止体３の上面３ａに所望のマーク（捺印）１１を形成する。マーク１１は、例えば、製品の品種や型番等であり、レーザー照射等を行ってマーク１１を形成する。
以上により、パワートランジスタ５の組み立てが完了する。
次に、テーピングを行って梱包・出荷となる。
本実施の形態の半導体装置（パワートランジスタ５）によれば、図７に示すように、アウターリード部１ｂの第３交差部１ｈと第４交差部１ｉとの距離（長さ）Ｌ２が、アウターリード部１ｂの第１交差部１ｆと第２交差部１ｇとの距離（長さ）Ｌ１よりも短く形成されている（Ｌ１＞Ｌ２）。
すなわち、上記長さＬ２を十分に確保するために、上記長さＬ１を最小限とすることで、Ｌ１＞Ｌ２の関係とし、これにより、パワートランジスタ５の実装強度を確保しつつ、リード長さを短くしてパワートランジスタ５の実装面積を小さくすることができる。
さらに、上記長さＬ２をより十分に確保するためには、パワートランジスタ５のアウターリード部１ｂにおける第１屈曲部１ｂｃでの曲げ角度（θ＋９０°）におけるθを可能な程度に小さくする。
これは、アウターリード部１ｂの上記長さＬ１の部分を可能な範囲で短く形成しつつ、かつアウターリード部１ｂの第１屈曲部１ｂｃの上記曲げ角度におけるθを６°以下（０＜θ≦６°）とすることで、アウターリード部１ｂの封止体３の厚さ方向３ｅに沿って配置される部分（第２部分１ｂｆ）を垂直に近い角度とするものであり、その結果、上記長さＬ２の部分を可能な範囲で長くすることができる。
これにより、パワートランジスタ５の実装強度を確保することができる。
すなわち、本実施の形態のパワートランジスタ５は、上記長さＬ１＞長さＬ２とし、加えてアウターリード部１ｂの第１屈曲部１ｂｃの上記曲げ角度におけるθを、０＜θ≦６°とすることで、上記長さＬ２を十分に確保して実装強度を維持した上で、パワートランジスタ５の実装面積を小さくすることができる。
したがって、本実施の形態のパワートランジスタ５では、アウターリード部１ｂの安定したフォーミング（曲げ成形）を実現し、さらに、図１１に示す実装基板１２との実装強度を確保し、かつパワートランジスタ５の実装面積を縮小化することができる。
また、言い換えれば、パワートランジスタ５の小型化を図ることができる。
＜機電一体構造＞
図２８は実施の形態の機電一体モジュールの構造の一例を示す斜視図、図２９は図２８の機電一体モジュールにおけるインバータ部の内部の構造の一例を示す平面図、図３０は図２８の機電一体モジュールの回路構成の一例を示す回路ブロック図である。
例えば、製品の小型化、部品削減による軽量化、電気効率向上等などを実現する手段として、機電一体化されつつあるが、一般的に機電一体構造（機電一体モジュール）とは、機械的部品に電子制御装置を直接搭載あるいは内蔵した構造である。
図２８および図２９に示すように、電気自動車等で用いられる機電一体構造（機電一体モジュール１８）では、モータ部（例えば、３相モータを搭載している装置）１５と、外部から供給された直流電力を交流電力に変換してモータ部１５に供給するインバータ部（インバータ装置）１６とが一体化されており、インバータ部１６の内部には、図２９のように実装基板１７が搭載され、実装基板１７上には、少なくとも複数の半導体装置（例えば６つ）５が塔載され、半導体装置５は、図３０における回路構成の内のPower MOSFETに対応している。
このように実装基板１７は、インバータ部１６の内部に搭載されているため、実装基板１７の大きさは小さい。さらに、実装基板１７は、モータ部１５に近いため、高温化・高振動化に耐えなければならない。
以上により、インバータ部１６で実装基板１７上に搭載される半導体装置５は、小型化が図られ、かつ高い信頼性を有さなければならない。
したがって、上記半導体装置５においても、上述のパワートランジスタ５と同様に、図７に示すアウターリード部１ｂの第３交差部１ｈと第４交差部１ｉとの距離Ｌ２が、アウターリード部１ｂの第１交差部１ｆと第２交差部１ｇとの距離Ｌ１よりも短くなるようにする（Ｌ１＞Ｌ２）。そして、アウターリード部１ｂの第１屈曲部１ｂｃの曲げ角度（θ＋９０°）におけるθを、０＜θ≦６°とする。
さらに、ダイパッド（チップ搭載部）の下面を封止体の下面から露出させ、かつダイパッドが封止体の側面に突出するようにする。
これにより、機電一体モジュール１８においてもそれに搭載される半導体装置５の小型化を図ることができ、さらに高い信頼性も得ることができる。
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
上記実施の形態では、半導体装置が、その封止体３の片側の側面から複数のアウターリード部１ｂが突出する構造の場合について説明したが、前記半導体装置は、例えば、図３１および図３２に示すＱＦＰ（Quad Flat Package)２０であってもよい。
ここで、図３１は実施の形態の変形例の半導体装置の構造を示す平面図、図３２は図３１のＡ−Ａ線に沿って切断した構造を示す断面図である。
すなわち、本実施の形態の半導体装置は、図３１および図３２に示すＱＦＰ２０であってもよく、この時、図７に示すアウターリード部１ｂの形状と同様に、アウターリード部１ｂの第３交差部１ｈと第４交差部１ｉとの距離（長さ）Ｌ２が、アウターリード部１ｂの第１交差部１ｆと第２交差部１ｇとの距離（長さ）Ｌ１よりも短く形成されていればよい（Ｌ１＞Ｌ２）。また、ＱＦＰ２０においても、アウターリード部１ｂの第１屈曲部１ｂｃの曲げ角度θが、０＜θ≦６°であることが好ましい。
なお、半導体装置は、図７に示すアウターリード部１ｂの形状と同様のアウターリード部１ｂを有していれば、ＳＯＰ（Small Outline Package)であってもよい。
（変形例２）
上記実施の形態の外装メッキ工程で形成されるメッキ膜の半田、もしくはダイボンド材６の一例である半田や半導体装置の実装の際の半田接合に用いられる半田９は、鉛（Ｐｂ）を実質的に含まない、鉛フリー半田の場合を説明したが、上記半田は、鉛を含む半田であってもよい。ただし、環境汚染問題を考慮すれば、上記鉛フリー半田から成る半田の使用が好ましい。
ここで、上記鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances)指令の基準として定められている。
（変形例３）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
１ リード
１ａ インナーリード部
１ｂ アウターリード部
１ｂｃ 第１屈曲部
１ｂｄ 第２屈曲部
１ｂｅ 第１部分
１ｂｆ 第２部分
１ｂｇ 第３部分
１ｂｈ 第１方向
１ｂｉ 第２方向
１ｂｊ 第３方向
２ 半導体チップ（ペレット）
３ 封止体
３ａ 上面（第３面）
３ｂ 下面（第４面）
３ｄ 第２側面
４ ワイヤ
５ パワートランジスタ（半導体装置）

Claims (14)

  1. 第１面、および前記第１面とは反対側の第２面を有するチップ搭載部と、
    主面、前記主面に形成された第１電極パット、前記主面とは反対側の裏面、および前記裏面に形成された第２電極パット、を有し、前記裏面が前記チップ搭載部の前記第１面と対向するように、ダイボンド材を介して前記チップ搭載部の前記第１面上に搭載された半導体チップと、
    導電性部材を介して、前記第１電極パットに電気的に接続されたリードと、
    第３面、前記第３面とは反対側の面である第４面、前記半導体チップの厚さ方向において前記第３面と前記第４面の間に位置する第１側面、および前記第１側面の反対側の面である第２側面と、を有し、前記チップ搭載部の前記第２面が露出するように、前記半導体チップ、前記チップ搭載部の一部、前記導電性部材、を封止する封止体と、
    を有し、
    前記チップ搭載部の他部は、前記封止体の前記第１側面から突出し、
    前記リードは、前記封止体で覆われたインナーリード部と、前記封止体から露出するアウターリード部と、を有し、
    前記リードの前記アウターリード部は、前記封止体の前記第２側面から第１方向に沿って突出する第１部分と、前記第１方向と交差する第２方向に沿って延在する第２部分と、前記第２方向と交差する第３方向に沿って延在する第３部分と、を有し、
    前記第３方向に沿った前記第３部分の長さは、前記第１方向に沿った前記第１部分の長さよりも短い、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記アウターリード部の前記封止体の前記第２側面から突出する位置は、前記封止体の厚さ方向において、前記封止体の前記第４面より、前記封止体の前記第３面に近い、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第２部分は、第１屈曲部を介して前記第１部分と繋がり、
    前記第３部分は、第２屈曲部を介して前記第２部分と繋がり、
    前記第１部分の長さは、前記封止体の前記第２側面から前記第１屈曲部までの長さであり、
    前記第３部分の長さは、前記アウターリード部の先端部から前記第２屈曲部までの長さである、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１部分、前記第２部分および前記第３部分は、直線的に延在している部分である、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１屈曲部は、前記第１方向から前記第２方向に向かって、折り曲げられている部分であり、
    前記第２屈曲部は、前記第２方向から前記第３方向に向かって、折り曲げられている部分である、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第１方向と前記第３方向は、前記封止体の前記第３面と平行な方向である、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記導電性部材は、第１ワイヤと前記第１ワイヤより細い第２ワイヤとを含む、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第１電極パットは、第１パットと、前記第１パットより平面視の大きさが小さい第２パットとを含み、
    前記第１パットに複数の前記第１ワイヤが電気的に接続され、
    前記第２パットに前記第２ワイヤが電気的に接続されている、半導体装置。
  9. 第１面、および前記第１面とは反対側の第２面を有するチップ搭載部と、
    主面、前記主面に形成された第１電極パット、前記主面とは反対側の裏面、および前記裏面に形成された第２電極パット、を有し、前記裏面が前記チップ搭載部の前記第１面と対向するように、ダイボンド材を介して前記チップ搭載部の前記第１面上に搭載された半導体チップと、
    導電性部材を介して、前記第１電極パットに電気的に接続されたリードと、
    第３面、前記第３面とは反対側の面である第４面、前記半導体チップの厚さ方向において前記第３面と前記第４面の間に位置する第１側面、および前記第１側面の反対側の面である第２側面と、を有し、前記チップ搭載部の前記第２面が露出するように、前記半導体チップ、前記チップ搭載部の一部、前記導電性部材、を封止する封止体と、
    を有し、
    前記チップ搭載部の他部は、前記封止体の前記第１側面から突出し、
    前記リードは、前記封止体で覆われたインナーリード部と、前記封止体から露出するアウターリード部と、を有し、
    前記リードの前記アウターリード部は、第１部分と第２部分と第３部分と、を有し、
    前記アウターリード部の前記第１部分は、前記封止体の前記第２側面と連なる第１先端面を有し、
    前記アウターリード部の前記第２部分は、前記アウターリード部の前記第１部分と前記第３部分との間に位置し、
    前記アウターリード部の前記第３部分は、前記第１先端面とは反対側に位置する第２先端面を有し、
    前記第１部分の第１仮想線と前記第１先端面との第１交差部から、前記第１部分の前記第１仮想線の延長線と前記第２部分の第２仮想線の延長線との第２交差部までの長さは、前記第３部分の第３仮想線の延長線と前記第２部分の前記第２仮想線の延長線との第３交差部から、前記第３部分の前記第３仮想線と前記第２先端面との第４交差部までの長さよりも長く、
    前記第１仮想線は、前記第１部分の厚さ方向における中心を通過し、かつ、前記第１部分の表面と平行に延在する線であり、
    前記第２仮想線は、前記第２部分の厚さ方向における中心を通過し、かつ、前記第２部分の表面と平行に延在する線であり、
    前記第３仮想線は、前記第３部分の厚さ方向における中心を通過し、かつ、前記第３部分の表面と平行に延在する線である、半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記アウターリード部の前記封止体の前記第２側面から突出する位置は、前記封止体の厚さ方向において、前記封止体の前記第４面より、前記封止体の前記第３面に近い、半導体装置。
  11. 請求項９に記載の半導体装置において、
    前記封止体の厚さ方向と平行に延在する第４仮想線と、前記第２仮想線とが成す角度は、６°以下である、半導体装置。
  12. 請求項９に記載の半導体装置において、
    前記第１仮想線および前記第３仮想線のそれぞれは、前記封止体の前記第３面と平行である、半導体装置。
  13. 請求項９に記載の半導体装置において、
    前記導電性部材は、第１ワイヤと前記第１ワイヤより細い第２ワイヤとを含む、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記第１電極パットは、第１パットと、前記第１パットより平面視の大きさが小さい第２パットとを含み、
    前記第１パットに複数の前記第１ワイヤが電気的に接続され、
    前記第２パットに前記第２ワイヤが電気的に接続されている、半導体装置。
JP2014198819A 2014-09-29 2014-09-29 半導体装置 Pending JP2016072376A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014198819A JP2016072376A (ja) 2014-09-29 2014-09-29 半導体装置
EP15184336.4A EP3001453A1 (en) 2014-09-29 2015-09-08 Semiconductor device
KR1020150134544A KR20160037774A (ko) 2014-09-29 2015-09-23 반도체 장치
US14/863,806 US20160093561A1 (en) 2014-09-29 2015-09-24 Semiconductor device
CN201510633689.6A CN105470227A (zh) 2014-09-29 2015-09-29 半导体器件
CN201520764275.2U CN205039147U (zh) 2014-09-29 2015-09-29 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014198819A JP2016072376A (ja) 2014-09-29 2014-09-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2016072376A true JP2016072376A (ja) 2016-05-09

Family

ID=54106197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014198819A Pending JP2016072376A (ja) 2014-09-29 2014-09-29 半導体装置

Country Status (5)

Country Link
US (1) US20160093561A1 (ja)
EP (1) EP3001453A1 (ja)
JP (1) JP2016072376A (ja)
KR (1) KR20160037774A (ja)
CN (2) CN205039147U (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018159018A1 (ja) * 2017-03-01 2019-12-26 住友電気工業株式会社 半導体装置
JP2020155706A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 電力半導体装置及びその製造方法
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
WO2023100681A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6753086B2 (ja) * 2016-03-14 2020-09-09 富士電機株式会社 除去方法および製造方法
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
JP7192789B2 (ja) * 2017-11-27 2022-12-20 住友電気工業株式会社 半導体装置
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车
CN115472587B (zh) * 2022-11-14 2023-03-31 华羿微电子股份有限公司 一种可以兼容大芯片和大爬电距离的引线框架

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143654A (ja) * 1983-12-29 1985-07-29 Matsushita Electric Ind Co Ltd 電子部品
JPS61152091A (ja) * 1984-12-26 1986-07-10 株式会社日立製作所 電子部品および電子部品の取付構造
JPS6242253U (ja) * 1985-08-31 1987-03-13
JPH05166979A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0577948U (ja) * 1992-03-27 1993-10-22 クラリオン株式会社 表面実装部品のリード構造
JP2000077588A (ja) * 1998-05-05 2000-03-14 Internatl Rectifier Corp 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケ―ジとリ―ドフレ―ム
JP2005026294A (ja) * 2003-06-30 2005-01-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2008016529A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置
US20080061413A1 (en) * 2006-09-07 2008-03-13 Ralf Otremba Semiconductor component having a semiconductor die and a leadframe

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521683A (ja) 1991-07-12 1993-01-29 Seiko Epson Corp 半導体素子
JPH0536863A (ja) 1991-07-26 1993-02-12 Sony Corp 半導体装置
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5956783B2 (ja) 2012-03-02 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143654A (ja) * 1983-12-29 1985-07-29 Matsushita Electric Ind Co Ltd 電子部品
JPS61152091A (ja) * 1984-12-26 1986-07-10 株式会社日立製作所 電子部品および電子部品の取付構造
JPS6242253U (ja) * 1985-08-31 1987-03-13
JPH05166979A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0577948U (ja) * 1992-03-27 1993-10-22 クラリオン株式会社 表面実装部品のリード構造
JP2000077588A (ja) * 1998-05-05 2000-03-14 Internatl Rectifier Corp 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケ―ジとリ―ドフレ―ム
JP2005026294A (ja) * 2003-06-30 2005-01-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2008016529A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置
US20080061413A1 (en) * 2006-09-07 2008-03-13 Ralf Otremba Semiconductor component having a semiconductor die and a leadframe

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018159018A1 (ja) * 2017-03-01 2019-12-26 住友電気工業株式会社 半導体装置
JP2020155706A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 電力半導体装置及びその製造方法
CN111725151A (zh) * 2019-03-22 2020-09-29 三菱电机株式会社 功率半导体装置及其制造方法
JP7215271B2 (ja) 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
US11735509B2 (en) 2019-03-22 2023-08-22 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method thereof
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
JP7485662B2 (ja) 2019-05-20 2024-05-16 ローム株式会社 半導体装置
US11990392B2 (en) 2019-05-20 2024-05-21 Rohm Co., Ltd. Semiconductor device
WO2023100681A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20160093561A1 (en) 2016-03-31
KR20160037774A (ko) 2016-04-06
CN105470227A (zh) 2016-04-06
CN205039147U (zh) 2016-02-17
EP3001453A1 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
JP2016072376A (ja) 半導体装置
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US10796983B2 (en) Positional relationship among components of semiconductor device
US20160056097A1 (en) Semiconductor device with inspectable solder joints
US20090057855A1 (en) Semiconductor die package including stand off structures
JP2008153432A (ja) 半導体装置およびその製造方法
CN104078438A (zh) 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
JP5125975B2 (ja) 樹脂ケース製造方法
JP2012033665A (ja) 半導体装置及びその製造方法
CN112447651A (zh) 具有三维导热焊盘的电子设备
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
WO2009081494A1 (ja) 半導体装置及びその製造方法
US11682609B2 (en) Three-dimensional functional integration
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP5145596B2 (ja) 半導体装置
JP2016197636A (ja) モールドパッケージ
JP2024046599A (ja) 半導体装置
CN115411011A (zh) 用于封装电子器件的叉指状向外和向内弯曲引线
JP2018121083A (ja) 半導体装置
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807