KR20160037774A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160037774A
KR20160037774A KR1020150134544A KR20150134544A KR20160037774A KR 20160037774 A KR20160037774 A KR 20160037774A KR 1020150134544 A KR1020150134544 A KR 1020150134544A KR 20150134544 A KR20150134544 A KR 20150134544A KR 20160037774 A KR20160037774 A KR 20160037774A
Authority
KR
South Korea
Prior art keywords
outer lead
sealing member
lead
length
chip mounting
Prior art date
Application number
KR1020150134544A
Other languages
English (en)
Inventor
유끼노리 다비라
노부야 고이께
도시노리 기요하라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20160037774A publication Critical patent/KR20160037774A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 장치의 실장 강도를 확보하면서 실장 면적의 축소화를 도모한다. 파워 트랜지스터(5)는 칩 탑재부와, 반도체 칩과, 복수의 리드(1)와, 밀봉체(3)를 가진다. 복수의 리드(1) 각각의 아우터 리드부(1b)는 밀봉체(3)의 제2 측면(3d)으로부터 제1 방향(1bh)을 따라 돌출되는 제1 부분(1be)과, 제1 부분(1be)과 교차되는 제2 방향(1bi)을 따라 연장되는 제2 부분(1bf)과, 제2 방향(1bi)과 교차되는 제3 방향(1bj)을 따라 연장되는 제3 부분(1bg)을 가진다. 또한, 아우터 리드부(1b)의 제3 방향(1bj)을 따른 제3 부분(1bg)의 길이(AL2)는 제1 방향(1bh)을 따른 제1 부분(1be)의 길이(AL1)보다 짧다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 예를 들면 반도체 칩을 밀봉하는 밀봉체의 측면으로부터 돌출된 리드를 포함하는 반도체 장치에 바람직하게 이용할 수 있는 것이다.
최근 들어, 수지 밀봉형 반도체 장치(패키지)에 있어서 패키지의 실장 면적 축소화가 요구되고 있다.
여기서, 반도체 칩을 밀봉하는 밀봉 수지층을 구비한 반도체 장치에 있어서, 밀봉 수지층의 측면으로부터 돌출된 아우터 리드가 구부러진 구조 및 기판으로의 땜납 실장 구조가 예를 들어 일본 특허 출원 공개 평05-036863호 공보(특허문헌 1)에 개시되어 있다.
또한 밀봉체를 가진 반도체 소자에 있어서, 밀봉체로부터 돌출된 리드가 구부러진 구조 및 기판으로의 납땜 구조가 예를 들어 일본 특허 출원 공개 평05-021683호 공보(특허문헌 2)에 개시되어 있다.
또한 수지 밀봉형 반도체 장치에 있어서, 밀봉체의 4변 각각에 리드가 배치된 QFP 구조가 예를 들어 일본 특허 출원 공개 제2013-183054호 공보(특허문헌 3)에 개시되어 있다.
일본 특허 출원 공개 평05-036863호 공보 일본 특허 출원 공개 평05-021683호 공보 일본 특허 출원 공개 제2013-183054호 공보
상기 반도체 장치에서는 협피치(narrow pitch)화 및 실장 면적 축소화에 대처하기 위하여 리드 길이를 단축하는 것이 생각되는 바, 리드 길이를 단축하면 실장 기판에 대한 리드의 납땜 면적이 작게 되므로 실장 강도가 저하될 우려가 있다.
즉, 리드 길이를 단축하면 실장 강도를 확보하기 어려워진다.
그러므로 본 발명자는 리드 길이를 단축한 반도체 장치 구조에 있어서 실장 강도를 확보할 수 있는 기술에 대하여 검토하였다.
기타의 과제와 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.
일 실시형태에 따른 반도체 장치는 칩 탑재부와, 반도체 칩과, 리드와, 밀봉체를 가지며, 상기 칩 탑재부의 타부(他部))는 상기 밀봉체의 제1 측면으로부터 돌출되어 있다. 또한, 상기 리드의 아우터 리드부는 상기 밀봉체의 제2 측면으로부터 제1 방향을 따라 돌출되는 제1 부분과, 상기 제1 방향과 교차되는 제2 방향을 따라 연장되는 제2 부분과, 상기 제2 방향과 교차되는 제3 방향을 따라 연장되는 제3 부분을 가지며, 상기 제3 방향에 따른 상기 제3 부분의 길이는 상기 제 1방향을 따른 상기 제1 부분의 길이보다 짧다.
또한, 일 실시형태에 따른 반도체 장치는 칩 탑재부와, 반도체 칩과, 리드와, 밀봉체를 가지며, 상기 칩 탑재부의 타부는 상기 밀봉체의 제1 측면으로부터 돌출되고, 상기 리드의 아우터 리드부는 제1 부분과 제2 부분과 제3 부분을 가진다. 또한, 상기 아우터 리드부의 상기 제1 부분은 상기 밀봉체의 제2 측면과 하나로 이어지는 제1 첨단면을 가지며, 상기 아우터 리드부의 상기 제2 부분은 상기 제1 부분과 상기 제3 부분 사이에 위치하고, 상기 제3 부분은 상기 제1 첨단면의 반대측에 위치하는 제2 첨단면을 가진다. 또한, 상기 제1 부분의 제1 가상선과 상기 제1 첨단면의 제1 교차부로부터 상기 제1 부분의 상기 제1 가상선의 연장선과 상기 제2 부분의 제2 가상선의 연장선의 제2 교차부까지의 길이는 상기 제3 부분의 제3 가상선의 연장선과 상기 제2 부분의 상기 제2 가상선의 연장선의 제3 교차부로부터 상기 제3 부분의 상기 제3 가상선과 상기 제2 첨단면의 제4 교차부까지의 길이보다 길다. 또한, 상기 제1 가상선은 상기 제1 부분의 두께 방향의 중심을 통과하며, 또한 상기 제1 부분의 표면과 평행으로 연장되는 선이고, 상기 제2 가상선은 상기 제2 부분의 두께 방향의 중심을 통과하며, 또한 상기 제2 부분의 표면과 평행으로 연장되는 선이고, 상기 제3 가상선은 상기 제3 부분의 두께 방향의 중심을 통과하며, 또한 상기 제3 부분의 표면과 평행으로 연장되는 선이다.
상기 일 실시형태에 따르면 반도체 장치의 실장 강도를 확보하면서 실장 면적의 축소화를 도모할 수 있다.
도 1은 실시형태의 반도체 장치 구조의 일례를 나타내는 평면도이다.
도 2는 도 1에 나타내는 A방향에서 본 화살표도이다,
도 3은 도 1에 나타내는 반도체 장치의 이면측 구조의 일례를 나타내는 이면도이다.
도 4는 도 1에 나타내는 반도체 장치의 내부 구조를 투과하여 나타내는 투과 평면도이다.
도 5는 도 4의 A-A선을 따라 절단한 구조의 일례를 나타내는 단면도이다.
도 6은 도 4의 B-B선을 따라 절단한 구조의 일례를 나타내는 단면도 및 부분 확대 단면도이다.
도 7은 실시형태의 반도체 장치의 리드 형상의 정의를 나타내는 모식도이다.
도 8은 실시형태의 반도체 장치의 리드 형상의 다른 정의를 나타내는 모식도이다.
도 9는 실시형태의 반도체 장치를 실장하는 실장 기판에서의 랜드 패턴의 일례를 나타내는 평면도이다.
도 10은 도 9에 나타내는 랜드 패턴에 실시형태의 반도체 장치를 탑재한 구조의 일례를 나타내는 평면도이다.
도 11은 도 10의 실장 구조의 일례를 나타내는 측면도이다.
도 12는 실시형태의 반도체 장치의 리드 형상과 비교예의 반도체 장치의 리드 형상을 나타내는 비교도이다.
도 13은 실시형태의 반도체 장치와 비교예의 반도체 장치 각각의 치수의 일례를 나타내는 외관 비교도이다.
도 14는 도 13에 나타내는 각 치수의 일례를 나타내는 데이터도이다.
도 15는 실시형태의 반도체 장치와 비교예의 반도체 장치에서의 리드 아스펙트비를 비교한 비교도이다.
도 16은 비교예와 비교한 실시형태의 반도체 장치의 효과를 나타내는 비교도이다.
도 17은 실시형태의 반도체 장치에서의 실장 강도 테스트 방법의 일례를 나타내는 테스트 조건도이다.
도 18은 실시형태의 반도체 장치 및 비교예의 반도체 장치에서의 실장 강도 테스트 결과를 나타내는 데이터도이다.
도 19는 실시형태의 반도체 장치의 조립 순서의 일례를 나타내는 흐름도이다.
도 20은 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도이다.
도 21은 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도이다.
도 22는 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도및 측면도이다.
도 23은 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도이다.
도 24는 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도이다.
도 25는 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도및 단면도이다.
도 26은 실시형태의 반도체 장치의 리드 커팅 공정에서의 1st 리드 커팅 후의 구조를 나타내는 부분 단면도이다.
도 27은 실시형태의 반도체 장치의 리드 커팅 공정에서의 2nd 리드 커팅 후의 구조를 나타내는 부분 단면도이다.
도 28은 실시형태의 기전(機電) 일체 모듈 구조의 일례를 나타내는 사시도이다.
도 29는 도 28의 기전 일체 모듈에서의 인버터부의 내부 구조의 일례를 나타내는 평면도이다.
도 30은 도 28의 기전 일체 모듈의 회로 구성의 일례를 나타내는 회로 블록도이다.
도 31은 실시형태의 변형예인 반도체 장치 구조를 나타내는 평면도이다.
도 32는 도 31의 A-A선을 따라 절단한 구조를 나타내는 단면도이다.
이하의 실시형태에서는 특별히 필요할 때 이외는 동일하거나 같은 부분의 설명을 원칙적으로 반복하지 않는다.
또한, 이하의 실시형태에서는 편의상 그 필요가 있을 때에는 복수의 섹션 또는 실시형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그들은 서로 무관계한 것이 아니고, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관련에 있다.
또한, 이하의 실시형태에서 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)에 언급하는 경우, 특히 명시한 경우 및 원리적으로 분명하게 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니고, 특정한 수 이상일 수 있고 또한 이하일 수도 있다.
또한, 이하의 실시형태에서 그 구성 요소(요소 단계 등도 포함함)는 특별히 명시한 경우 및 원리적으로 분명히 필수라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 말할 필요도 없다. 마찬가지로, 이하의 실시형태에서 구성 요소 등의 형상, 위치 관계 등에 언급할 때에는 특별히 명시한 경우 및 원리적으로 분명하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이는 상기 수 등(개수, 수치, 양, 범위 등을 포함함)에 대해서도 동일하다.
이하, 대표적인 실시형태를 도면에 의거하여 상세하게 설명한다. 또한, 실시형태를 설명하기 위한 전체 도면에 있어서 동일한 기능을 가진 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다. 또한, 도면을 보기 쉽게 하기 위하여 평면도이어도 해칭을 할 경우가 있다.
(실시형태)
도 1은 실시형태의 반도체 장치 구조의 일례를 나타내는 평면도, 도 2는 도 1에 나타내는 A방향에서 본 화살표도, 도 3은 도 1에 나타내는 반도체 장치의 이면측 구조의 일례를 나타내는 이면도, 도 4는 도 1에 나타내는 반도체 장치의 내부 구조를 투과하여 나타내는 투과 평면도이다. 또한, 도 5는 도 4의 A-A선을 따라 절단한 구조의 일례를 나타내는 단면도, 도 6은 도 4의 B-B선을 따라 절단한 구조의 일례를 나타내는 단면도 및 부분 확대 단면도이다.
<반도체 장치>
도 1 내지 도 6에 나타내는 본 실시형태의 반도체 장치는 반도체 칩(펠릿이라고도 함)(2)을 밀봉하며, 또한 절연성 수지로 이루어진 밀봉체(3)를 구비하고, 더욱이 밀봉체(3) 내부와 외부에 위치하는 복수의 리드(1)를 가진 반도체 패키지이다. 또한, 복수의 리드(1)의 각각은 밀봉체(3)로 피복된 이너 리드부(1a)와, 밀봉체(3)로부터 외부에 노출(돌출)된 아우터 리드부(1b)를 가지고, 복수의 아우터 리드부(1b)의 각각은 반도체 장치의 외부 접속용 단자(외부 단자)이다.
그리고, 본 실시형태의 반도체 장치는 도 1 및 도 2에 나타내는 바와 같이 밀봉체(3)의 복수의 측면들 중 1개의 측면(제2 측면(3d))으로부터 복수의 아우터 리드부(1b)가 돌출되어 있다. 또한, 도 3 및 도 5에 나타내는 바와 같이 반도체 칩(2)을 상면(칩 탑재면, 제1면)(1ca)에서 지지하는 판 형상의 칩 탑재부(아일랜드(island), 다이 패드, 헤더(header) 혹은 탭(tab)이라고도 함)(1c)의 하면(제2면)(1cb)이 밀봉체(3)의 하면(제4면)(3b)으로부터 노출되어 있다. 즉, 본 실시형태의 반도체 장치는 면실장형 반도체 장치이다.
또한, 도 1 및 도 2에 나타내는 바와 같이 밀봉체(3)의 측면들 중 복수의 아우터 리드부(1b)가 돌출된 제2 측면(3d)의 반대측에 위치하는 제1 측면(3c)으로부터 칩 탑재부 (1c)의 돌출부(타부)(1cc)가 돌출되어 있다.
또한, 복수의 리드(1)의 아우터 리드부(1b) 각각은 2개소에서 굴곡(구부림)이 형성된 형상으로 되어 있다. 즉, 복수의 아우터 리드부(1b)의 각각은 2개의 굴곡부(후술할 도 7에 나타내는 제1 굴곡부(1bc)와 제2 굴곡부(1bd))를 가진다.
본 실시형태에서는 상술한 구조를 구비한 반도체 장치(파워 디바이스)의 일례로서 파워 트랜지스터(5)를 들어서 설명한다. 이 파워 트랜지스터(5)에는 드레인(D) 전극, 소스(S) 전극 및 게이트(G) 전극을 가진 전계효과 트랜지스터가 형성된 반도체 칩(2)이 밀봉되어 있다.
파워 트랜지스터(5)의 상세한 구조에 대하여 설명하면, 파워 트랜지스터(5)는 도 5에 나타내는 상면(제1면, 칩 탑재면)(1ca) 및 상면(1ca)의 반대측인 하면(제2면)(1cb)을 구비한 칩 탑재부(1c)와, 도 6에 나타내는 다이 본딩재(6)를 개재하여 칩 탑재부(1c)의 상면(1ca)에 탑재된 반도체 칩(2)을 가진다. 상기 반도체 칩(2)은 도 4에 나타내는 주면(2a), 주면(2a)에 형성된 복수의 제1 전극패드(본딩 전극, 본딩 패드)(2c) 및 주면(2a)의 반대측인 이면(2b)(도 6)을 가지며, 이면(2b)이 칩 탑재부(1c)의 상면(1ca)과 대향되도록 칩 탑재부(1c) 위에 탑재되어 있다. 또한, 반도체 칩(2)의 이면(2b)은 제2 전극 패드(본딩 전극, 본딩 패드)(2d)이며, 드레인(D) 전극이 되어 있다.
또한, 도 4에 나타내는 바와 같이 반도체 칩(2)의 주면(2a)의 복수의 제1 전극 패드(2c)와 복수의 리드(1)(도 1 참조)의 이너 리드부(1a)는 복수의 와이어(도전성 부재)(4)를 개재하여 각각 전기적으로 접속되어 있다. 또한, 반도체 칩(2)의 복수의 제1 전극 패드(2c)는 제1 패드(소스 전극)(2ca)와, 평면에서 본 크기가 제1 패드(2ca)보다 작은 제2 패드(게이트 전극)(2cb)를 포함하고 있다.
또한, 도 6에 나타내는 밀봉체(3)는 반도체 칩(2)의 주면(2a)측에 위치하며, 또한 평면에서 보아 대략 사각형을 이루는 도 1에 나타내는 상면(제3면)(3a)과, 상면(3a)의 반대측인 도 3에 나타내는 하면(제4면)(3b)과, 반도체 칩(2)의 두께 방향의 상면(3a)과 하면(3b) 사이에 위치하는 도 2에 나타내는 제1 측면(3c) 및 제2 측면(3d)을 가진다. 게다가, 밀봉체(3)는 도 3에 나타내는 바와 같이 칩 탑재부(1c)의 하면(1cb)이 밀봉체(3)의 하면(3b)으로부터 노출되도록 칩 탑재부(1c)의 일부(도 5에 나타내는 상면(1ca)측), 도 4에 나타내는 반도체 칩(2) 및 복수의 와이어(4)를 밀봉하고 있다.
본 실시형태의 반도체 장치는 파워 트랜지스터(5)이므로, 도 1 및 도 4에 나타내는 바와 같이 밀봉체(3)의 제2 측면(3d)으로부터 돌출되는 복수의 리드(1)(아우터 리드부(1b))는 소스 리드(S)(1ba)와 게이트 리드(G)(1bb)이다. 또한, 반도체 칩(2)의 이면(2b)은 상술한 바와 같이 드레인(D)전극으로 되어 있으므로, 도 3에 나타내는 밀봉체(3)의 하면(3b)으로부터 노출되는 칩 탑재부(1c)의 하면(1cb)은 드레인(D) 전극이다.
또한, 복수의 아우터 리드부(1b)의 각각은 도 4에 나타내는 바와 같이 이너 리드부(1a)와 일체로 형성되어 있다. 즉, 아우터 리드부(1b)의 소스 리드(1ba)는 이너 리드부(1a)의 소스 리드(1aa)와 일체로 연결되고 있고, 또한 아우터 리드부(1b)의 게이트 리드(1bb)는 이너 리드부(1a)의 게이트 리드(1ab)와 일체로 연결되어 있다.
그리고, 이너 리드부 (1a)의 소스 리드(1aa)는 그 선단부가 복수의 이너 리드부(1a)를 연결하는 폭 넓은 연결부(1aaa, 1aab)이며, 폭 넓은 연결부(1aaa, 1aab)에 와이어(4)가 접속되어 있다.
소스 리드(1aa)의 연결부(1aaa) 또는 연결부(1aab)에는 지름이 큰 와이어(제1 와이어, 도전성 부재)(4a)가 전기적으로 접속되어 있고, 또한 이 와이어(4a)는 반도체 칩(2)의 제1 전극 패드(2c)의 소스 전극(제1 패드, 본딩 전극)(2ca)과 전기적으로 접속되어 있다.
즉, 복수의 리드(1) 중 소스 리드(1aa)에는 큰 전류가 인가되므로 복수의 소스 리드(1aa)와 반도체 칩(2)의 소스 전극(2ca)은 지름이 큰 와이어(4a)를 개재하여 전기적으로 접속되어 있다.
한편, 이너 리드부(1a)의 게이트 리드(1ab)의 와이어 접합부(1aba)에는 지름이 와이어(4a)보다 작은 와이어(4)인 와이어(제2 와이어, 도전성 부재)(4b)가 전기적으로 접속되고 있고, 또한 이 와이어(4b)는 반도체 칩(2)의 제1 전극 패드(2c)의 게이트 전극(제2 패드, 본딩 전극)(2cb)과 전기적으로 접속되어 있다.
즉, 복수의 리드(1) 중 게이트 리드(1ab)에는 작은 전류가 인가되므로 게이트 리드(1ab)와 반도체 칩(2)의 게이트 전극(2cb)은 와이어(4b)를 개재하여 전기적으로 접속되어 있다.
또한, 도 4 및 도 5에 나타내는 바와 같이 밀봉체(3)의 제2 측면(3d)에서는 칩 탑재부(1c)와 연결된 현수 리드(1e)가 돌출되어 있다.
또한, 칩 탑재부(1c) 및 칩 탑재부(1c)와 연결된 현수 리드(1e), 그리고 이너 리드부 (1a) 및 아우터 리드부(1b)를 포함하는 복수의 리드(1)는 예를 들어 Cu(동)를 주성분으로 한 Cu 합금으로 이루어진다. 또한, 다이 본딩재(6)는 예를 들어 땜납이다. 상기 땜납은 예를 들어 주석(Sn) 등을 사용한 납 프리 땜납이 바람직하다. 또한, 와이어(4a) 및 와이어(4b)를 포함하는 와이어(4)는 예를 들어 Al(알루미늄)로 이루어진다. 여기서, 와이어(4a)의 지름은 예를 들어 300 내지 500μm이고, 와이어(4b)의 지름은 예를 들어 125μm 정도이다. 또한, 밀봉체(3)는 예를 들어 열경화성 에폭시 수지로 이루어진다. 단, 상술한 치수나 부재들의 재료는 상술한 것에 한정되는 것은 아니다.
다음으로, 본 실시형태의 파워 트랜지스터(5)의 아우터 리드부(1b) 형상에 대하여 설명한다.
도 7은 실시형태의 반도체 장치의 리드 형상의 정의를 나타내는 모식도, 도 8은 실시형태의 반도체 장치의 리드 형상의 다른 정의를 나타내는 모식도이다.
도 7에 나타내는 바와 같이 파워 트랜지스터(5)의 복수의 아우터 리드부(1b) 각각은 밀봉체(3)의 제2 측면(3d)으로부터 제1 방향(1bh)을 따라 돌출되는 제1 부분(1be)과, 제1 방향(1bh)과 교차되는 제2 방향(1bi)을 따라 연장되는 제2 부분(1bf)과, 제2 방향(1bi)과 교차되는 제3 방향(1bj)을 따라 연장되는 제3 부분(1bg)을 가진다. 이들 제1 부분(1be), 제2 부분(1bf) 및 제3 부분(1bg)은 직선적으로 연장되어 있는 부분이다.
그리고, 제1 부분(1be)과 제2 부분(1bf)은 제1 굴곡부(1bc)를 개재하여 연결되어 있고, 제2 부분(1bf)과 제3 부분(1bg)은 제2 굴곡부(1bd)를 개재하여 연결되어 있다.
따라서, 아우터 리드부(1b)의 각각은 제1 부분(1be)과, 제1 굴곡부(1bc)와, 제2 부분(1bf)과, 제2 굴곡부(1bd)와, 제3 부분(1bg)으로 이루어지며, 이들 5개의 부분으로 구성되어 있다.
그리고, 본 실시형태의 파워 트랜지스터(5)의 경우, 제3 방향(1bj)을 따라 직선적으로 연장되는 제3 부분(1bg)의 길이(AL2)는 제1 방향(1bh)을 따라 직선적으로 연장되는 제1 부분(1be)의 길이(AL1)보다 짧다(AL1>AL2).
여기서, 제1 부분(1be)의 길이(AL1)는 밀봉체(3)의 제2 측면(3d)으로부터 제1 굴곡부(1bc)까지의 길이이고, 또한 제3 부분(1bg)의 길이(AL2)는 아우터 리드부(1b)의 선단부(1bk)로부터 제2 굴곡부(1bd)까지의 길이이다.
또한, 제1 굴곡부(1bc)는 제1 방향(1bh)으로부터 제2 방향(1bi)을 향하여(반도체 장치의 수직 방향을 향하여) 구부러진 부분이고, 제2 굴곡부(1bd)는 제2 방향(1bi)으로부터 제3 방향(1bj)을 향하여(반도체 장치의 수평 방향을 향하여) 구부러진 부분이다.
또한, 제1 방향(1bh)과 제3 방향(1bj)은 밀봉체(3)의 상면(제3면)(3a)과 평행하거나 대략 평행한 방향이다.
게다가, 파워 트랜지스터(5)의 밀봉체(3)의 제2 측면(3d)으로부터 돌출된 아우터 리드부(1b)의 위치(후술할 제1 교차부(1f)의 위치)는 밀봉체(3)의 두께 방향(3e)에서 보아 밀봉체(3)의 하면(제4면)(3b)보다 밀봉체(3)의 상면(제3면)(3a)에 가까운 위치가 되어 있다.
즉, 밀봉체(3)의 제2 측면(3d)으로부터 돌출된 아우터 리드부(1b)(후술할 제1 교차부(1f))로부터 밀봉체(3)의 하면(3b)까지의 거리를 T1로 하고, 밀봉체(3)의 제2 측면(3d)으로부터 돌출된 아우터 리드부(1b)(제1 교차부 (1f))로부터 밀봉체(3)의 상면(3a)까지의 거리를 T2로 하면, T2 <T1이다.
이와 같이 상기 거리(T1)가 길므로 아우터 리드부(1b)의 제2 부분(1bf)의 길이도 또한 길어진다. 이로 인하여 파워 트랜지스터(5)를 실장 기판 등에 실장할 때에 인가되는 열 응력 등의 응력이 아우터 리드부(1b)의 긴 제2 부분(1bf)에 의하여 완화되므로 실장 신뢰성을 높일 수 있다.
상기와 같은 구성을 구비한 파워 트랜지스터(5)에 따르면, 아우터 리드부(1b)의 제3 부분(1bg)의 길이(AL2)가 아우터 리드부(1b)의 제1 부분(1be)의 길이(AL1)보다 짧게(AL1>AL2) 형성되어 있으므로 파워 트랜지스터(5)의 실장 면적을 축소화할 수 있다.
또한, 상기 아우터 리드부(1b)의 제3 부분(1bg)은 실장 기판의 랜드와 접속되므로, 제3 부분(1bg)의 길이(AL2)를 단축하면 실장 기판의 랜드와 접속되는 면적이 작게 되어 파워 트랜지스터(5)와 실장 기판의 접속 강도가 저하될 가능성이 있다.
그러나, 상기 파워 트랜지스터(5)는 예를 들어 도 5에 나타내는 바와 같이 칩 탑재부(1c)의 하면(1cb)이 밀봉체(3)의 하면(3b)으로부터 노출되고, 또한 복수의 아우터 리드부(1b)가 돌출된 제2 측면(3d)의 반대측에 위치하는 제1 측면(3c)으로부터 칩 탑재부(1c)의 돌출부(타부)(1cc)가 돌출되어 있다.
이로 인하여 칩 탑재부(1c)의 노출면(하면(1cb))과 돌출부(1cc)가 도전성 접착제(예를 들어 땜납 등)를 개재하여 실장 기판의 랜드와 밀접하게 접속되므로, 파워 트랜지스터(5)와 실장 기판의 접속 강도가 유지되어, 아우터 리드부(1b)의 제3 부분(1bg)의 길이(AL2)를 짧게 할 수 있게 된다. 다르게 말하면, 파워 트랜지스터(5)의 대부분이 실장 기판의 랜드와 접속되므로 밀봉체(3)의 제2 측면(3d)에서 아우터 리드부(1b)의 제3 부분(1bg)의 길이(AL2)를 단축하여도 파워 트랜지스터(5)와 실장 기판의 접속 강도 신뢰성을 유지할 수 있게 된다.
여기서, 도 8에 나타내는 바와 같이 아우터 리드부(1b)에 있어서 직선적인 부분인 제1 부분(1be), 제2 부분(1bf) 및 제3 부분(1bg)과, 구부러진 부분인 제1 굴곡부(1bc) 및 제2 굴곡부(1bd)의 차이(정의)에 대하여 설명한다. 상기 직선적인 부분에서는 아우터 리드부(1b)의 중심 위치(중심선)에서 복수의 벡터(1j)가 서로 동일한 방향을 향하고 있는 반면에 상기 구부러진 부분에서는 아우터 리드부(1b)의 중심 위치(중심선)에서 복수의 벡터(1j)가 서로 다른 방향을 향하고 있다.
다르게 말하면, 아우터 리드부(1b)의 상기 직선적인 부분은 고의로 구부리지 않고 있는 부분이고, 아우터 리드부(1b)의 상기 구부러진 부분은 고의로 구부린 부분이다.
다음으로, 본 실시형태의 파워 트랜지스터(5)의 특징을 다른 표현을 사용하여 설명한다. 즉, 도 7에 나타내는 바와 같이 각 아우터 리드부(1b)의 제1 부분(1be)은 밀봉체(3)의 제2 측면(3d)과 하나로 이어지는 제1 첨단면(기단 측)(1br)을 가진다. 그리고, 아우터 리드부(1b)의 제2 부분(1bf)은 아우터 리드부(1b)의 제1 부분(1be)과 제3 부분(1bg) 사이에 위치하고, 또한 아우터 리드부(1b)의 제3 부분(1bg)은 제1 첨단면(1br)의 반대측에 위치하는 제2 첨단면(첨단측)(1bs)을 가진다.
여기서, 제1 부분(1be)의 제1 가상선(1bm)과 제1 첨단면(1br)의 교차부인 제1 교차부(1f)로부터 제1 부분(1be)의 제1 가상선(1bm)의 연장선과 제2 부분(1bf)의 제2 가상선(1bn)의 연장선의 교차부인 제2 교차부(1g)까지의 길이를 L1로 한다. 그리고, 제3 부분(1bg)의 제3 가상선(1bp)의 연장선과 제2 부분(1bf)의 제2 가상선(1bn)의 연장선의 교차부인 제3 교차부(1h)로부터 제3 부분(1bg)의 제3 가상선(1bp)과 제2 첨단면 (1bs)의 교차부인 제4 교차부 (1i)까지의 길이를 L2로 하면, L1>L2이다.
상기 제1 가상선(1bm)은 제1 부분(1be)의 두께 방향의 중심을 통과하며, 또한 제1 부분(1be)의 표면과 평행으로 연장되는 선이고, 제2 가상선(1bn)은 제2 부분(1bf)의 두께 방향의 중심을 통과하며, 또한 제2 부분(1bf)의 표면과 평행으로 연장되는 선이고, 제3 가상선(1bp)은 제3 부분(1bg)의 두께 방향의 중심을 통과하며, 또한 제3 부분(1bg)의 표면과 평행으로 연장되는 선이다.
또한, 제1 가상선(1bm) 및 제3 가상선(1bp)의 각각은 밀봉체(3)의 상면(3a)과 평행하거나 대략 평행하다.
게다가, 밀봉체(3)의 두께 방향(3e)과 평행으로 연장되는 제4 가상선(1bq)과 제2 가상선(1bn)이 이루는 각도(θ)는 6° 이하로 되어 있다. 다르게 말하면 각도(θ)는 제2 방향(1bi)에 대하여 평행한 직선과 밀봉체(3)의 두께 방향(3e)에 대하여 평행한 직선이 이루는 각도이다. 즉, 각도(θ)는 아우터 리드부(1b)의 포밍(리드의 구부림 성형) 시의 제1 굴곡부(1bc)의 구부림 각도(bending angle)이며, 아우터 리드부(1b)를 펀치로 펀칭할 때의 아우터 리드부(1b)의 구부림 각도다. 또한, 각도(θ)는 0<θ≤6°이다.
이상과 같은 구성의 파워 트랜지스터(5)에 있어서도 아우터 리드부(1b)의 제3 교차부(1h)와 제4 교차부(1i)의 거리(L2)가 아우터 리드부(1b)의 제1 교차부(1f)와 제2 교차부(1g)의 거리(L1)보다 짧게(L1>L2) 형성되고 있어, 이로 인하여 파워 트랜지스터(5)의 실장 면적을 축소화할 수 있다.
다음으로, 도 9 내지 도 11을 사용하여 본 실시형태의 파워 트랜지스터(5)의 아우터 리드부(1b)와 실장 기판(12)의 랜드(12a)의 관계에 대하여 설명한다.
도 9는 실시형태의 반도체 장치를 실장하는 실장 기판에서의 랜드 패턴의 일례를 나타내는 평면도, 도 10은 도 9에 나타내는 랜드 패턴에 실시형태의 반도체 장치를 탑재한 구조의 일례를 나타내는 평면도, 도 11은 도 10의 실장 구조의 일례를 나타내는 측면도이다.
도 9에 나타내는 실장 기판(12)의 랜드(land)(전극, 단자)(12a)의 아일랜드용 랜드 (12aa)와 리드용 랜드(12ab)에 본 실시형태의 파워 트랜지스터(5)를 실장한 구조가 도 10과 도 11이다.
각 리드용 랜드(12ab) 위에는 각 아우터 리드부(1b)의 도 7에 나타내는 제3 부분(1bg)이 배치되고, 아일랜드용 랜드(12aa) 위에는 칩 탑재부(1c)가 배치된다. 본 실시형태의 파워 트랜지스터(5)는 아우터 리드부(1b)가 랜드(12a)와 접합되는 부분인 제3 부분(1bg)의 길이가 짧으므로 도 9에 나타내는 바와 같이 리드용 랜드(12ab)의 연장 방향의 길이를 단축할 수 있다. 그리고, 각 리드용 랜드(12ab)의 길이를 짧게 함으로써 도 10 및 도 11에 나타내는 바와 같이 파워 트랜지스터(5)의 실장 면적 축소화를 도모할 수 있다. 또한, 후술할 도 16에 나타내는 바와 같이 실장 기판(12)의 풋 프린트(foot print)의 축소화를 도모할 수 있다.
다음으로, 본 실시형태의 파워 트랜지스터(5)와, JEDEC(Joint Electron Device Engineering Council standards) 등의 규격품 패키지(30)의 외형 사양을 비교하여 설명한다. 도 12는 실시형태의 반도체 장치와 비교예인 규격품 패키지(30)의 반도체 장치 각각의 리드 형상을 나타내는 비교도, 도 13은 실시형태의 반도체 장치와 비교예의 반도체 장치 각각의 치수의 일례를 나타내는 외관 비교도이다. 또한, 도 14는 도 13에 나타내는 각 치수의 일례를 나타내는 데이터도, 도 15는 실시형태의 반도체 장치와 비교예의 반도체 장치에서의 리드 아스펙트비를 비교한 비교도, 도 16은 비교예와 비한 실시형태의 반도체 장치의 효과를 나타내는 비교도이다.
여기서는, 상기 규격품 패키지(30)의 일례로서 JEDEC의 TO-263을 들어, 이 TO-263을 비교예로서 설명한다. 또한, 도 12는 본 실시형태의 파워 트랜지스터(5) 및 비교예의 규격품 패키지(30) 각각에 있어서, 아우터 리드부(1b)가 도 11에 나타내는 실장 기판(12)의 리드용 랜드(12ab)에 땜납(9)을 개재하여 접합된 상태를 나타내고 있다.
우선, 본 실시형태의 파워 트랜지스터(5) 및 비교예의 규격품 패키지(30) 각각의 아우터 리드부(1b)의 형상에 대하여 설명한다.
도 12에 나타내는 바와 같이 비교예(B)인 규격품 패키지(30)의 경우, 아우터 리드부(1b)의 리드 길이(L)는 충분히 확보되어 있다. 따라서, 아우터 리드부(1b)의 밀봉체(3)의 제2 측면(3d)으로부터 제1 굴곡부(1bc)까지의 길이(L1), 제3 부분(1bg)을 포함하는 실장 부분의 길이(L2), 및 아우터 리드부 (1b)의 포밍 각도(구부림 각도:θ+90°)에는 어느 정도의 자유도가 있다. 또한, 규격품 패키지(30)에 대하여 검토하면, L1 <L2이며, θ≥6°의 관계에 있는 것으로 생각된다.
이에 대하여, 본 실시형태(A)의 파워 트랜지스터(5)의 경우, 아우터 리드부(1b)의 제3 부분(1bg)을 포함하는 리드의 길이(L)가 짧게 되어 있다. 즉, 도 7에 나타내는 아우터 리드부(1b)의 제3 교차부(1h)와 제4 교차부(1i)의 거리(L2)는 아우터 리드부(1b)의 제1 교차부(1f)와 제2 교차부(1g)의 거리(L1)보다 짧다 (L1>L2)).
그래서, 본 실시형태에서는 상기 길이(거리)(L2)를 충분히 확보하기 위하여 길이(거리)(L1)를 최소화하고 있다. 또한, 상기 길이(거리)(L2)를 충분히 확보하기 위하여 제1 굴곡부(1bc)의 구부림 각도(θ+90°)를 가능한 한 작게 하고 있다.
즉, 상기 길이(L1) 부분을 가능한 범위 내에서 짧게 형성하면서 아우터 리드부(1b)의 제1 굴곡부(1bc)에서 상기 구부림 각도의 θ를 6° 이하(0<θ≤6°)로 함으로써, 도 7에 나타내는 아우터 리드부(1b)의 밀봉체(3)의 두께 방향(3e)을 따라 배치된 부분(제2 부분(1bf))을 수직에 가까이 하여 상기 길이(L2) 부분을 가능한 범위에서 길게 하는 것이다.
한편, 아우터 리드부(1b)의 제1 굴곡부(1bc)에서 상기 구부림 각도의 θ를 0° 이하로 하면(다시 말하면 밀봉체측으로 구부러지게 하면), 아우터 리드부(1b)의 리드 길이(L)를 단축할 수 있게 되지만, 제1 굴곡부(1bc)의 구부림 각도가 예각이 되므로, 아우터 리드부(1b)의 내구성이 현저히 저하된다.
즉, 본 실시형태의 파워 트랜지스터(5)는 L1>L2이며, 0<θ≤6°의 관계임으로써, 상기 길이(L2)를 충분히 확보할 수 있고, 리드의 내구성을 충분히 만족시킬 수도 있다.
따라서, 본 실시형태의 파워 트랜지스터(5)에 의하면 아우터 리드부(1b)의 안정적인 포밍(절곡 성형)을 구현하면서, 실장 기판에 대한 실장 강도를 확보할 수 있고, 또한 파워 트랜지스터(5)의 실장 면적을 축소화할 수 있다.
다음으로, 도 13 및 도 14를 사용하여 본 실시형태의 파워 트랜지스터(5)와 비교예인 규격품 패키지(30)의 여러 개소의 외형 사이즈에 대하여 설명한다.
도 14의 치수 데이터에 나타내는 바와 같이 파워 트랜지스터(5)(실시형태)와 규격품 패키지(30)(비교예) 사이에 수치가 상이한 개소는 주로 리드 길이(L)에 관계된 개소이다. 즉, 밀봉체(3)의 두께나, 평면에서 본 밀봉체(3)의 크기 및 칩 탑재부(1c)의 크기 등은 동일하며, 리드 길이(L)에 관계된 개소의 치수만이 상이하다.
상기 거리(L2)(Lp)는 파워 트랜지스터(5)의 경우 0.922mm이고, 규격품 패키지(30)의 경우 2.54mm이다. 이에 따라 리드 길이(L)는 파워 트랜지스터(5)의 경우 2.20mm이고, 규격품 패키지(30)의 경우 4.50mm이다.
또한, 칩 탑재부 (1c)의 단부로부터 아우터 리드부(1b)의 선단부(1bk)까지의 거리(HE)에 관하여서는 파워 트랜지스터(5)가 12.55mm이고, 규격품 패키지(30)가 14.85mm이므로 리드 길이(L)의 차이가 그대로 거리(HE)의 차이가 되어 있다.
참고로 각도(θ1)를 제외한 다른 부분들의 치수는 파워 트랜지스터(5)와 규격품 패키지(30)에서 동일하다.
다음으로, 본 실시형태의 파워 트랜지스터(5)의 아우터 리드부(1b)의 높이 방향 조건에 대하여 설명한다.
파워 트랜지스터(5)의 아우터 리드부(1b)의 높이 방향 조건은 아우터 리드부(1b)의 아스펙트비로 나타낼 수 있다. 그래서 도 14 및 도 15를 사용하여 파워 트랜지스터(5)와 규격품 패키지(30) 각각의 아우터 리드부(1b) 형상의 아스펙트비에 대하여 설명한다.
도 15에 나타내는 바와 같이 규격품 패키지(30)의 아우터 리드부(1b)의 아스펙트비는 길이 L3=L-Lp(L2)=4.5-2.54=1.96이고, 밀봉체(3)의 하면(3b)으로부터 아우터 리드부(1b)까지의 높이 Z1(Q)=2.4이다. 따라서, 아스펙트비는 L3/Z1=1.96/2.4=0.817로 된다. 즉, 규격품 패키지(30)의 아우터 리드부(1b)의 아스펙트비는 L3/Z1≤0.75로 된다.
한편, 본 실시형태의 파워 트랜지스터(5)의 경우, 아우터 리드부(1b)의 아스펙트비는 길이 L3=L-Lp(L2)=2.2-0.922=1.278이고, 밀봉체(3)의 하면(3b)으로부터 아우터 리드부 (1b)까지의 높이 Z1(Q)=2.4이다. 따라서, 아스펙트비는 L3/Z1=1.278/2.4=0.5325로 된다. 즉, 파워 트랜지스터(5)의 아우터 리드부 (1b)의 아스펙트비는 L3/Z1≤0.55로 된다.
따라서, 파워 트랜지스터(5)에서는 아우터 리드부(1b)의 아스펙트비(L3/Z1)가 L3/Z1≤0.55인 것이 바람직하다.
이상으로부터, 본 실시형태의 파워 트랜지스터(5)의 규격품 패키지(30)(비교예)에 대한 효과들을 도 16을 사용하여 외형 사이즈, 리드 크기, 풋 프린트 크기에 대하여 각각 설명한다.
우선, 도 13의 외관도 및 도 14의 치수 데이터를 사용하여 외형 사이즈를 계산하면 규격품 패키지(30)의 경우, 길이 D×길이 HE=10.0mm×14.85mm=149mm2로 된다. 이에 대하여 파워 트랜지스터(5)의 경우, 길이 D×길이 HE=10.0mm×12.55mm=126mm2로 된다. 따라서, 면적 149mm2이 면적 126mm2까지 감소되므로 파워 트랜지스터(5)는 외형 사이즈에 관하여 15.4%의 소형화를 도모할 수 있다.
다음으로, 리드 크기를 계산하면 규격품 패키지(30)의 경우, 길이 b×길이 L=0.6mm×2.2mm=1.32mm2로 된다. 이에 대하여, 파워 트랜지스터(5)의 경우, 길이 b×길이 L=0.6mm×4.5mm=2.70mm2로 된다. 따라서, 면적 2.70mm2가 면적 1.32mm2까지 감소되므로, 파워 트랜지스터(5)는 리드 크기에 관하여 51.1%의 축소화를 도모할 수 있다.
다음으로, 도 9에 나타내는 실장 기판(12)의 풋 프린트의 아일랜드용 랜드(12aa) 크기를 계산하면 비교예의 규격품 패키지(30)의 경우, 길이 g×길이 i=10.8mm×15.9mm=171.7mm2로 된다. 이에 대하여 실시형태의 파워 트랜지스터(5)의 경우, 길이 b×길이 I=10.8mm×14.3mm=154.4mm2로 된다. 따라서, 면적 171.7mm2가 면적 154.4mm2까지 감소되므로 파워 트랜지스터(5)는 아일랜드용 랜드(12aa)의 풋 프린트 크기에 관하여 10.1%의 축소화를 도모할 수 있다.
또한, 풋 프린트의 리드용 랜드(12ab) 크기를 계산하면 비교예의 규격품 패키지(30)의 경우, 길이 k×길이 m=4mm×0.9mm=3.6mm2로 된다. 이에 대하여 실시형태의 파워 트랜지스터(5)의 경우, 길이 k×길이 m=2.4mm×0.9mm=2.16mm2로 된다. 따라서, 면적 3.6mm2가 면적 2.16mm2까지 감소되므로 파워 트랜지스터(5)는 리드용 랜드(12ab)의 풋 프린트 크기에 관하여 40%의 축소화를 도모할 수 있다.
다음으로, 본 실시형태의 파워 트랜지스터(5)의 실장 강도 테스트에 대하여 설명한다.
도 17은 실시형태의 반도체 장치에서의 실장 강도 테스트 방법의 일례를 나타내는 테스트 조건도, 도 18은 실시형태의 반도체 장치 및 비교예의 반도체 장치에서의 실장 강도 테스트 결과를 나타내는 데이터도이다.
도 17에 나타내는 바와 같이 본 실시형태의 실장 강도 테스트에서는 실장 기판(12) 등의 랜드(12ab)에 아우터 리드부(1b)를 땜납(9)으로 접합한 상태에서 와이어 부재(14)를 아우터 리드부(1b)에 걸어 45° 위쪽으로 인장하는 것으로, 이 때의 인장 강도를 측정한다. 본 실시형태에서는 실시형태의 파워 트랜지스터(5)의 인장 강도와 비교예인 규격품 패키지(30)의 인장 강도를 각각 측정하였다.
도 18에 나타내는 테스트 결과에 따르면 규격품 패키지(30)의 실장 강도 측정 결과는 평균값이 90.4N이다.
여기서 도 16에 나타내는 리드용 랜드(12ab)만의 크기 축소 효과가 40% 감소이므로,파워 트랜지스터(5)의 실장 강도가 규격품 패키지(30)의 실장 강도에 대하여 20% 감소보다 큰 측정값이 얻어지면 합격으로 한다.
구체적으로, 규격품 패키지(30)의 실장 강도의 평균값이 90.4N이므로, 90.4×0.8=72.32N로 된다. 따라서 파워 트랜지스터(5)의 실장 강도의 측정값이 72.32N보다 커지면 실장 강도는 합격으로 할 수 있다. 도 18의 측정값으로부터 파워 트랜지스터(5)는 측정 대상인 총 Pin(1, 3, 5, 7핀)의 측정값이 72.32N보다 크다. 이에 따라 본 실시형태에 따른 파워 트랜지스터(5)의 땜납 접합 구조를 채택한 실장 강도는 합격으로 볼 수 있다.
<반도체 장치의 제조 방법>
도 19는 실시형태의 반도체 장치의 조립 순서의 일례를 나타내는 흐름도, 도 20 내지 도 25는 각각 실시형태의 반도체 장치의 조립에서의 주요 공정의 일례를 나타내는 평면도, 측면도, 단면도이다. 또한, 도 26은 실시형태의 반도체 장치의 리드 커팅 공정에서의 1st리드 커팅 후의 구조를 나타내는 부분 단면도, 도 27은 실시형태의 반도체 장치의 리드 커팅 공정에서의 2nd리드 커팅 후의 구조를 나타내는 부분 단면도이다.
도 19에 나타내는 흐름을 따라 파워 트랜지스터(5)의 제조 방법에 대하여 설명한다.
우선, 복수의 디바이스 영역을 가진 도 20에 나타내는 리드 프레임(10)을 준비한다.
여기서 리드 프레임(10)은 예를 들어 Cu(동)를 주성분으로 한 금속 재료(Cu 합금)로 이루어진 판 형상의 프레임 부재이다.
본 실시형태에서는 편의상 대표적으로 2개의 디바이스 영역을 들어서 이후의 파워 트랜지스터(5)의 조립 순서를 설명한다.
1. 다이 본딩
리드 프레임 준비 완료 후, 도 19에 나타내는 다이 본딩을 실시한다.
다이 본딩 공정에서는 도 20에 나타내는 바와 같이 다이 본딩재(6)를 개재하여 반도체 칩(2)을 칩 탑재부(1c)의 상면(1ca)에 탑재한다. 즉, 주면(2a)에 복수의 제1 전극 패드(2c)가 형성된 반도체 칩(2)을 다이 본딩재(6)를 개재하여 칩 탑재부(1c) 위에 탑재한다.
2. 와이어 본딩(소스 전극)
다이 본딩 완료 후, 도 19에 나타내는 소스 전극의 와이어 본딩을 실시한다.
와이어 본딩 공정에서는 도 20에 나타내는 바와 같이 반도체 칩(2)의 복수의 제1 전극 패드(2c) 중 소스 전극(2ca)과, 복수의 이너 리드부(1a) 중 소스 리드(1aa)의 연결부(1aaa, 1aab)를 와이어(4a)를 개재하여 각각 전기적으로 접속한다.
3. 와이어 본딩(게이트 전극)
소스 전극의 와이어 본딩 완료 후, 도 19에 나타내는 게이트 전극의 와이어 본딩을 실시한다.
와이어 본딩 공정에서는 도 21에 나타내는 바와 같이 반도체 칩(2)의 복수의 제1 전극 패드(2c) 중 게이트 전극(2cb)과, 복수의 이너 리드부 (1a) 중 게이트 리드(1ab)의 와이어 접합부(1aba)를 와이어(4b)를 개재하여 각각 전기적으로 접속한다. 여기서 와이어(4a) 및 와이어(4b)는 예를 들어 Al로 이루어진 금속제 가는 선이다.
4. 몰딩
게이트 전극의 와이어 본딩 완료 후, 도 19에 나타내는 몰딩을 실시한다.
몰딩 공정에서는 밀봉용 수지를 사용하여 도 4에 나타내는 반도체 칩(2), 칩 탑재부 (1c)의 일부(상면(1ca)측), 복수의 이너 리드부(1a) 및 복수의 와이어(4)를 밀봉한다.
이 때, 우선 도시하지 않는 수지 성형 금형의 캐비티 내에 와이어 본딩이 완료된 리드 프레임(10)을 배치하고, 리드 프레임(10)을 금형으로 체결한 후, 상기 밀봉용 수지를 상기 캐비티 내에 충전함으로써 도 21에 나타내는 밀봉체(3)를 형성한다.
상기 밀봉용 수지는 예를 들어 열경화성 에폭시 수지이다.
여기서는 도 4에 나타내는 바와 같이 밀봉체(3)의 제1 측면(3c)으로부터 칩 탑재부 (1c)의 돌출부(1cc)가 돌출되고, 제2 측면(3d)으로부터 복수의 아우터 리드부(1b)가 돌출되고, 또한 도 3에 나타내는 바와 같이 하면(3b)으로부터 칩 탑재부(1c)의 하면(1cb)이 노출되도록 밀봉체(3)를 형성한다.
5. 애프터 몰드 큐어(after mold cure)
몰딩 완료 후, 도 19에 나타내는 애프터 몰드 큐어를 실시한다.
애프터 몰드 큐어 공정에서는 도 22에 나타내는 바와 같이 형성된 밀봉체(3)에 열을 인가하여 밀봉체(3)를 경화시킨다.
이로써 도 3 및 도 5에 나타내는 바와 같이 밀봉체(3)의 제1 측면(3c)으로부터 칩 탑재부(1c)의 돌출부(1cc)가 돌출되고, 제2 측면(3d)으로부터 복수의 아우터 리드부(1b)가 돌출되고, 하면(3b)으로부터 칩 탑재부(1c)의 하면(1cb)이 노출된 상태로 된다.
6. 열 스트레스 테스트
애프터 몰드 큐어 완료 후, 도 19에 나타내는 열 스트레스 테스트(IR)를 실시한다.
열 스트레스 테스트 공정에서는 도 22에 나타내는 바와 같이 몰딩 완료 후의 밀봉체(3)에 리플로우 베이킹(reflow baking)으로 열을 인가하여 스트레스 테스트를 실시한다.
7. 타이바(tie bar) 커팅 및 레진 커팅
열 스트레스 테스트 완료 후, 도 19에 나타내는 타이바 커팅 및 레진 커팅을 실시한다.
타이바 커팅·레진 커팅 공정에서는 도 23에 나타내는 바와 같이 서로 인접한 아우터 리드부(1b) 사이에 배치된 타이바(1d)를 펀치(7)로 절단한다. 이로써, 서로 인접한 아우터 리드부(1b)끼리가 분리되고, 또한 밀봉체(3)와 타이바(1d) 사이에 형성되었던 레진이 제거된다.
8. 트리밍
타이 바 커팅 및 레진커팅 완료 후, 도 19에 나타내는 트리밍을 실시한다.
트리밍 공정에서는 도 23에 나타내는 바와 같이 상기 타이 바 커팅·레진 커팅으로 인하여 발생한 레진이나 금속 버(burr)를 제거한다.
트리밍은 레이저 조사나 워터 제트(water jet) 등의 방법으로 실시하는데, 그 방법은 이들에 한정되는 것은 아니다.
9. 외장 도금 형성
트리밍 완료 후, 도 19에 나타내는 외장 도금 형성을 실시한다.
외장 도금 형성 공정에서는 도 24에 나타내는 바와 같이 복수의 아우터 리드부(1b)와, 도 3에 나타내는 칩 탑재부(1c)의 돌출부(1cc) 및 하면(1cb) 각각의 표면에 땜납 도금 등으로 이루어진 도금막을 형성한다.
10. 핀(fin) 형성(헤드 커팅)
외장 도금 형성 후, 핀 형성(헤드 커팅)을 실시한다.
핀 형성(헤드 커팅) 공정에서는 도 24에 나타내는 바와 같이 서로 인접한 칩 탑재부(1c)(도 3)의 돌출부(핀)(1cc) 사이를 펀치(7)로 펀칭함으로써 서로 인접한 돌출부(핀)(1cc)끼리를 분리한다.
11. 리드 커팅 및 리드 포밍
핀 형성 후, 리드 커팅 및 리드 포밍을 실시한다.
리드 커팅·리드 포밍 공정에서는 우선 도 25 및 도 26에 나타내는 바와 같이 펀치(7)로 아우터 리드부(1b)를 절단하여 리드 프레임(10)의 프레임부(10a)로부터 각 아우터 리드부(1b)를 분리한다(1st 리드 커팅).
다음으로, 펀치(7)와 다이(8)를 사용하여 각 아우터 리드부(1b)에 절곡 성형을 실시한다. 즉, 도 26에 나타내는 바와 같이 각 아우터 리드부(1b)에 대하여 제1 굴곡부(1bc)와 제2 굴곡부(1bd)를 형성한다(리드 포밍).
이 때, 도 7에 나타내는 바와 같이 제1 굴곡부(1bc)의 구부림 각도(θ+90°)의 θ가 0<θ≤6°로 되도록 성형하는 것이 바람직하다.
다음으로, 도 27에 나타내는 바와 같이 아우터 리드부(1b) 첨단측의 소정량을 펀치(7)로 커팅함으로써 아우터 리드부(1b)를 짧게 형성한다(2nd 리드 커팅).
이 때, 도 7에 나타내는 바와 같이 아우터 리드부(1b)의 제3 교차부(1h)와 제4 교차부(1i)의 거리(L2)가 아우터 리드부(1b)의 제1 교차부(1f)와 제2 교차부(1g)의 거리(L1)보다 짧게(L1>L2)되도록 아우터 리드부(1b)의 첨단측을 커팅한다.
그리고, 본 실시형태의 제조 방법에서는 상기 리드 포밍(리드(1)의 절곡 성형) 후, 각아우터 리드부(1b)의 2nd 리드 커팅를 실시한다. 즉, 상기 리드 포밍을 실시한 후, 각 아우터 리드부(1b)를 짧게 형성하기 위한 리드 커팅을 실시한다.
이로써, 리드 포밍의 가공성을 안정시킬 수 있다. 또한 각 아우터 리드부(1b)의 공평면성(coplanarity)의 안정화를 도모할 수 있다. 즉, 본 실시형태에서는 리드 포밍의 가공성과 아우터 리드부(1b)의 공평면성의 안정화를 도모하기 위하여 리드 커팅을 1st 리드 커팅과 2nd 리드 커팅에 의하여 2스텝화를 도모하고 있다.
상기 리드 커팅·리드 포밍에 의하여 파워 트랜지스터(5)의 개편(個片)화가 완료된다.
12. 선별·마킹·테이핑
리드 커팅·리드 포밍 완료 후, 도 19에 나타내는 선별·마킹·테이핑을 실시한다.
선별·마킹·테이핑 공정에서는 도 25에 나타내는 바와 같이 우선 테스터(13)를 사용하여 파워 트랜지스터(5)의 전기적 테스트를 실시한다. 다음으로, 밀봉체(3)의 상면(3a)에 소망하는 마크(11)를 형성한다. 마크(11)는 예를 들어 제품의 품종이나 형식번호 등이며, 레이저 조사 등으로 형성한다.
이상의 공정들에 의하여 파워 트랜지스터(5)의 조립이 완료된다.
그 후, 테이핑을 실시하여 포장·출하한다.
본 실시형태의 반도체 장치(파워 트랜지스터(5))에서는 도 7에 나타내는 바와 같이 아우터 리드부(1b)의 제3 교차부(1h)와 제4 교차부(1i)의 거리(길이)(L2)가 아우터 리드부(1b)의 제1 교차부(1f)와 제2 교차부(1g)의 거리(길이)(L1)보다 짧게 되도록 형성되어 있다(L1>L2). 즉, 상기 길이(L2)를 충분히 확보하기 위하여 상기 길이(L1)를 최소화하여 L1>L2의 관계로 하고 있다. 이로써, 파워 트랜지스터(5)의 실장 강도를 확보하면서 리드 길이를 단축하여 파워 트랜지스터(5)의 실장 면적을 작게 할 수 있다.
또한, 본 실시형태의 반도체 장치(파워 트랜지스터(5))에서는 상기 길이(L2)를 한층 더 확보하기 위하여 파워 트랜지스터(5)의 아우터 리드부(1b)의 제1 굴곡부(1bc)에서 구부림 각도(θ+90°)의 θ를 가능한 한 작게 하고 있다.
이는 아우터 리드부(1b)의 상기 길이(L1) 부분을 가능한 범위에서 짧게 형성하면서 아우터 리드부(1b)의 제1 굴곡부(1bc)에서 상기 구부림 각도의 θ를 6° 이하(0<θ≤6°)로 함으로써, 아우터 리드부(1b) 중 밀봉체(3)의 두께 방향(3e)을 따라 배치된 부분(제2 부분(1bf))을 수직에 가까운 각도로 하는 것이다. 그 결과, 상기 길이(L2) 부분을 가능한 범위에서 늘일 수 있으므로 파워 트랜지스터(5)의 실장 강도를 확보할 수 있다.
즉, 본 실시형태의 파워 트랜지스터(5)에 따르면 상기 길이(L1)>길이(L2)로 하고, 그 위에 아우터 리드부(1b)의 제1 굴곡부(1bc)에서 상기 구부림 각도의 θ를 0<θ≤6°로 함으로써, 상기 길이(L2)를 충분히 확보하여 실장 강도를 유지하면서, 파워 트랜지스터(5)의 실장 면적을 축소할 수 있다.
따라서, 본 실시형태의 파워 트랜지스터(5)에 따르면 아우터 리드부(1b)의 안정적인 포밍(절곡 성형)을 구현하고, 또한 도 11에 나타내는 실장 기판(12)과의 실장 강도를 확보함과 아울러 파워 트랜지스터(5)의 실장 면적을 축소화할 수 있다. 다르게 말하면, 파워 트랜지스터(5)의 소형화를 도모할 수 있다.
<기전(機電) 일체 구조>
도 28은 실시형태의 기전(機電) 일체 모듈 구조의 일례를 나타내는 사시도, 도 29는 도 28의 기전 일체 모듈에서의 인버터부의 내부 구조의 일례를 나타내는 평면도, 도 30은 도 28의 기전 일체 모듈의 회로 구성의 일례를 나타내는 회로 블록도이다.
예컨대, 제품의 소형화, 부품 절감으로 인한 경량화, 전기 효율 향상 등을 구현하기 위한 수단으로서 기전 일체화가 진행되어 가고 있는 바, 일반적으로 기전 일체 구조(기전 일체 모듈)란 기계적 부품에 전자 제어 장치를 직접적으로 탑재하거나 내장시키는 구조를 말한다.
도 28 및 도 29에 나타내는 바와 같이, 전기차 등에 이용당하는 기전 일체 구조(기전일체 모듈)(18)에서는 모터부(예를 들어 3상 모터를 탑재한 장치)(15)와, 외부로부터 공급받은 직류 전력을 교류 전력으로 변환하여 모터부(15)에 공급하는 인버터부(인버터 장치)(16)가 일체화되어 있고, 인버터부(16)의 내부에는 도 29에서와 같이 실장 기판(17)이 탑재되고, 실장 기판(17) 위에는 적어도 부수 개(예를 들어 6개)의 반도체 장치(5)가 답재되고, 반도체 장치(5)는 도 30의 회로 구성 내의 파워(Power) MOSFET에 대응하고 있다.
이와 같이, 실장 기판(17)은 인버터부(16) 내에 탑재되므로 실장 기판(17)의 크기가 작다. 또한, 실장 기판(17)은 모터부(15)에 가까우므로 고온 및 고진동에 견딜 필요가 있다.
이상으로부터, 인버터부(16) 내의 실장 기판(17) 위에 탑재되는 반도체 장치(5)는 소형화를 도모하여야 하고 또한 높은 신뢰성을 가져야 한다.
따라서, 상기 반도체 장치(5)에 있어서도 상술한 파워 트랜지스터(5)와 마찬가지로 도 7에 나타내는 아우터 리드부(1b)의 제3 교차부(1h)와 제4 교차부(1i)의 거리(L2)가 아우터 리드부(1b)의 제1 교차부(1f)와 제2 교차부(1g)의 거리(L1)보다 단축되도록 한다(L1>L2). 그리고, 아우터 리드부(1b)의 제1 굴곡부(1bc)에서 구부림 각도(θ+90°)의 θ를 0<θ≤6°로 한다.
게다가, 다이 패드(칩 탑재부)의 하면을 밀봉체의 하면으로부터 노출시키고, 또한 다이 패드를 밀봉체의 측면에서 돌출시킨다.
이로써, 기전 일체 모듈(18)에 있어서도 그에 탑재되는 반도체 장치(5)의 소형화를 도모할 수 있고, 또한 높은 신뢰성을 얻을 수도 있다.
<변형예>
이상으로, 본 발명자에 의하여 이루어진 발명을 실시형태에 기초하여 구체적으로 설명하였으나, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지로부터 벗어나지 않는 범위에서 다양하게 변경이 가능한 것은 말할 나위도 없다.
<변형예 1>
상기 실시형태에서는 반도체 장치의 밀봉체(3)의 일측면으로부터 복수의 아우터 리드부(1b)가 돌출된 구조를 설명하였으나, 상기 반도체 장치는 예를 들어 도 31 및 도 32에 나타내는 QFP(Quad Flat Package)(20)일 수도 있다.
여기서 도 31은 실시형태의 변형예인 반도체 장치 구조를 나타내는 평면도, 도 32는 도 31의 A-A선을 따라 절단한 구조를 나타내는 단면도이다.
즉, 본 실시형태의 반도체 장치는 도 31 및 도 32에 나타내는 QFP(20)일 수도 있고, 이 경우 도 7에 나타내는 아우터 리드부(1b)의 형상와 마찬가지로 아우터 리드부(1b)의 제3 교차부(1h)와 제4 교차부(1i)의 거리(길이)(L2)가 아우터 리드부(1b)의 제1 교차부(1f)와 제2 교차부(1g)의 거리(길이)(L1)보다 짧게 형성되어 있으면 된다(L1>L2). 또한, QFP(20)에 있어서도, 아우터 리드부(1b)의 제1 굴곡부(1bc)의 구부림 각도(θ)가 0<θ≤6°인 것이 바람직하다.
또한, 반도체 장치는 도 7에 나타내는 아우터 리드부(1b)의 형상과 동일한 아우터 리드부(1b)를 갖고 있으면 SOP(Small Outline Package)일 수도 있다.
<변형예 2>
상기 실시형태의 외장 도금 공정에서 형성되는 도금막인 땜납, 다이 본딩재(6)의 일례인 땜납, 및 반도체 장치의 실장 시의 땜납 접합에 사용되는 땜납(9)은 납(Pb)을 실질적으로 포함하지 않는 납 프리 땜납(lead-free solder)에 한정되지 않고, 납을 포함하는 땜납일 수도 있다
단, 환경 오염 문제를 고려하면 납 프리 땜납을 사용하는 것이 바람직하다.
여기서 상기 납 프리 땜납이란 납(Pb)의 함유량이 0.1wt％ 이하인 땜납을 의미하고, 상기 함유량은 RoHS(Restriction of Hazardous Substances) 지령을 기준으로 정해져 있다.
<변형예 3>
게다가, 상기 실시형태에서 설명한 기술 사상의 요지로부터 벗어나지 않는 범위 내에서 변형예끼리를 조합하여 적용할 수도 있다.
1 : 리드
1a : 이너 리드부
1b : 아우터 리드부
1bc : 제1 굴곡부
1bd : 제2 굴곡부
1be : 제1 부분
1bf : 제2 부분
1bg : 제3 부분
1bh : 제1 방향
1bi : 제2 방향
1bj : 제3 방향
2반도체 : 칩(펠릿)
3 : 밀봉체
3a : 상면(제3 면)
3b : 하면(제4 면)
3d : 제2 측면
4 : 와이어
5 : 파워 트랜지스터(반도체 장치)

Claims (14)

  1. 제1면, 및 상기 제1면의 반대측인 제2면을 가진 칩 탑재부와,
    주면, 상기 주면에 형성된 제1 전극 패드, 상기 주면의 반대측인 이면, 및 상기 이면에 형성된 제2 전극 패드를 가지며, 상기 이면이 상기 칩 탑재부의 상기 제1면과 대향되도록 다이 본딩재를 개재하여 상기 칩 탑재부의 상기 제1면 위에 탑재된 반도체 칩과,
    도전성 부재를 개재하여 상기 제1 전극 패드와 전기적으로 접속된 리드와,
    제3면, 상기 제3면의 반대측의 면인 제4면, 상기 반도체 칩의 두께 방향에 있어서 상기 제3면과 상기 제4면 사이에 위치하는 제1 측면, 및 상기 제1 측면의 반대측의 면인 제2 측면을 가지며, 상기 칩 탑재부의 상기 제2면이 노출되도록 상기 반도체 칩, 상기 칩 탑재부의 일부, 상기 도전성부재를 밀봉하는 밀봉체
    를 가지고,
    상기 칩 탑재부의 타부는 상기 밀봉체의 상기 제1 측면으로부터 돌출되며,
    상기 리드는 상기 밀봉체로 피복된 이너 리드부와, 상기 밀봉체로부터 노출되는 아우터 리드부를 가지고,
    상기 리드의 상기 아우터 리드부는 상기 밀봉체의 상기 제2 측면으로부터 제1 방향을 따라 돌출되는 제1 부분과, 상기 제1 방향과 교차되는 제2 방향을 따라 연장되는 제2 부분과, 상기 제2 방향과 교차되는 제3 방향을 따라 연장되는 제3 부분를 가지며,
    상기 제3 방향을 따른 상기 제3 부분의 길이는 상기 제 1방향을 따른 상기 제1 부분의 길이보다 짧은 반도체 장치.
  2. 제1항에 있어서,
    상기 아우터 리드부의 상기 밀봉체의 상기 제2 측면으로부터 돌출되는 위치는 상기 밀봉체의 두께 방향에 있어서 상기 밀봉체의 상기 제4면보다 상기 밀봉체의 상기 제3면에 더 가까운 반도체 장치.
  3. 제1항에 있어서,
    상기 제2 부분은 제1 굴곡부를 개재하여 상기 제1 부분과 연결되고,
    상기 제3 부분은 제2 굴곡부를 개재하여 상기 제2 부분과 연결되며,
    상기 제1 부분의 길이는 상기 밀봉체의 상기 제2 측면으로부터 상기 제1 굴곡부까지의 길이이며,
    상기 제3 부분의 길이는 상기 아우터 리드부의 선단부로부터 상기 제2 굴곡부까지의 길이인 반도체 장치.
  4. 제1항에 있어서,
    상기 제1 부분, 상기 제2 부분 및 상기 제3 부분은 직선적으로 연장되어 있는 부분인 반도체 장치.
  5. 제1항에 있어서,
    상기 제1 굴곡부는 상기 제1 방향에서 상기 제2 방향을 향하여 구부러진 부분이고,
    상기 제2 굴곡부는 상기 제2 방향에서 상기 제3 방향을 향하여 구부러진 부분인 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 방향과 상기 제3 방향은 상기 밀봉체의 상기 제3면과 평행한 방향인 반도체 장치.
  7. 제1항에 있어서,
    상기 도전성 부재는 제1 와이어와, 상기 제1 와이어보다 가는 제2 와이어를 포함하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제1 전극 패드는 제1 패드와, 상기 제1 패드보다 평면에서 본 크기가 작은 제2 패드를 포함하고,
    상기 제1 패드에 복수의 상기 제1 와이어가 전기적으로 접속되어 있으며,
    상기 제2 패드에 상기 제2 와이어가 전기적으로 접속되어 있는 반도체 장치.
  9. 제1면, 및 상기 제1면의 반대측인 제2면을 가진 칩 탑재부와,
    주면, 상기 주면에 형성된 제1 전극 패드, 상기 주면의 반대측인 이면, 및 상기 이면에 형성된 제2 전극 패드를 가지며, 상기 이면이 상기 칩 탑재부의 상기 제1면과 대향되도록 다이 본딩재를 개재하여 상기 칩 탑재부의 상기 제1면 위에 탑재된 반도체 칩과,
    도전성 부재를 개재하여 상기 제1 전극 패드와 전기적으로 접속된 리드와,
    제3면, 상기 제3면의 반대측의 면인 제4면, 상기 반도체 칩의 두께 방향에 있어서 상기 제3면과 상기 제4면 사이에 위치하는 제1 측면, 및 상기 제1 측면의 반대측의 면인 제2 측면을 가지며, 상기 칩 탑재부의 상기 제2면이 노출되도록 상기 반도체 칩, 상기 칩 탑재부의 일부, 상기 도전성 부재를 밀봉하는 밀봉체
    를 가지고,
    상기 칩 탑재부의 타부는 상기 밀봉체의 상기 제1 측면으로부터 돌출되며,
    상기 리드는 상기 밀봉체로 피복된 이너 리드부와, 상기 밀봉체로부터 노출되는 아우터 리드부를 가지고,
    상기 리드의 상기 아우터 리드부는 제1 부분과 제2 부분과 제3 부분을 가지며,
    상기 아우터 리드부의 상기 제1 부분은 상기 밀봉체의 상기 제2 측면과 하나로 이어지는 제1 첨단면을 가지고,
    상기 아우터 리드부의 상기 제2 부분은 상기 아우터 리드부의 상기 제1 부분과 상기제3 부분 사이에 위치하고,
    상기 아우터 리드부의 상기 제3 부분은 상기 제1 첨단면의 반대측에 위치하는 제2 첨단면을 가지며,
    상기 제1 부분의 제1 가상선과 상기 제1 첨단면의 제1 교차부로부터 상기제1 부분의 상기 제1 가상선의 연장선과 상기 제2 부분의 제2 가상선의 연장선의 제2 교차부까지의 길이는, 상기 제3 부분의 제3 가상선의 연장선과 상기 제2 부분의 상기 제2 가상선의 연장선의 제3 교차부로부터 상기 제3 부분의 상기 제3 가상선과 상기 제2 첨단면의 제4 교차부까지의 길이보다 길고,
    상기 제1 가상선은 상기 제1 부분의 두께 방향에서의 중심을 통과하며, 또한 상기 제1 부분의 표면과 평행으로 연장되는 선이고,
    상기 제2 가상선은 상기 제2 부분의 두께 방향에서의 중심을 통과하며, 또한 상기 제2 부분의 표면과 평행으로 연장되는 선이고,
    상기 제3 가상선은 상기 제3 부분의 두께 방향에서의 중심을 통과하며, 또한 상기 제3 부분의 표면과 평행으로 연장되는 선인 반도체 장치.
  10. 제9항에 있어서,
    상기 아우터 리드부가 상기 밀봉체의 상기 제2 측면으로부터 돌출되는 위치는 상기 밀봉체의 두께 방향에 있어서 상기 밀봉체의 상기 제4면보다 상기 밀봉체의 상기 제3면에 더 가까운 반도체 장치.
  11. 제9항에 있어서,
    상기 밀봉체의 두께 방향과 평행으로 연장되는 제4 가상선과, 상기 제2 가상선이 이루는 각도는 6° 이하인 반도체 장치.
  12. 제9항에 있어서,
    상기 제1 가상선 및 상기 제3 가상선의 각각은 상기 밀봉체의 상기 제3면과 평행한 반도체 장치.
  13. 제9항에 있어서,
    상기 도전성 부재는 제1 와이어와, 상기 제1 와이어보다 가는 제2 와이어를 포함하는 반도체 장치.
  14. 제13항에 있어서,
    상기 제1 전극 패드는 제1 패드와, 상기 제1 패드보다 평면에서 본 크기가 작은 제2 패드를 포함하고,
    상기 제1 패드에 복수의 상기 제1 와이어가 전기적으로 접속되어 있으며,
    상기 제2 패드에 상기 제2 와이어가 전기적으로 접속되어 있는 반도체 장치.
KR1020150134544A 2014-09-29 2015-09-23 반도체 장치 KR20160037774A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-198819 2014-09-29
JP2014198819A JP2016072376A (ja) 2014-09-29 2014-09-29 半導体装置

Publications (1)

Publication Number Publication Date
KR20160037774A true KR20160037774A (ko) 2016-04-06

Family

ID=54106197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134544A KR20160037774A (ko) 2014-09-29 2015-09-23 반도체 장치

Country Status (5)

Country Link
US (1) US20160093561A1 (ko)
EP (1) EP3001453A1 (ko)
JP (1) JP2016072376A (ko)
KR (1) KR20160037774A (ko)
CN (2) CN105470227A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6753086B2 (ja) * 2016-03-14 2020-09-09 富士電機株式会社 除去方法および製造方法
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
WO2018159018A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 半導体装置
WO2019102694A1 (ja) * 2017-11-27 2019-05-31 住友電気工業株式会社 半導体装置
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
JP7215271B2 (ja) 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车
DE112020002460T5 (de) 2019-05-20 2022-01-27 Rohm Co., Ltd. Halbleitervorrichtung
WO2023100681A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置
CN115472587B (zh) * 2022-11-14 2023-03-31 华羿微电子股份有限公司 一种可以兼容大芯片和大爬电距离的引线框架

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143654A (ja) * 1983-12-29 1985-07-29 Matsushita Electric Ind Co Ltd 電子部品
JPS61152091A (ja) * 1984-12-26 1986-07-10 株式会社日立製作所 電子部品および電子部品の取付構造
JPH0510366Y2 (ko) * 1985-08-31 1993-03-15
JPH0521683A (ja) 1991-07-12 1993-01-29 Seiko Epson Corp 半導体素子
JPH0536863A (ja) 1991-07-26 1993-02-12 Sony Corp 半導体装置
JPH05166979A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0577948U (ja) * 1992-03-27 1993-10-22 クラリオン株式会社 表面実装部品のリード構造
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008016529A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置
US7629676B2 (en) * 2006-09-07 2009-12-08 Infineon Technologies Ag Semiconductor component having a semiconductor die and a leadframe
JP5956783B2 (ja) 2012-03-02 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
EP3001453A1 (en) 2016-03-30
CN205039147U (zh) 2016-02-17
CN105470227A (zh) 2016-04-06
US20160093561A1 (en) 2016-03-31
JP2016072376A (ja) 2016-05-09

Similar Documents

Publication Publication Date Title
KR20160037774A (ko) 반도체 장치
US10796983B2 (en) Positional relationship among components of semiconductor device
US20090057855A1 (en) Semiconductor die package including stand off structures
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
US20120025359A1 (en) Semiconductor device and method of manufacturing the same
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
CN112447651A (zh) 具有三维导热焊盘的电子设备
US10790220B2 (en) Press-fit semiconductor device
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
US9252086B2 (en) Connector and resin-sealed semiconductor device
US20110062569A1 (en) Semiconductor device package with down-set leads
US11682609B2 (en) Three-dimensional functional integration
JP5145596B2 (ja) 半導体装置
JP6629914B2 (ja) 半導体装置
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
JP4019081B2 (ja) 電子部品を実装した電子装置
JP2001144242A (ja) 半導体装置
KR20010054002A (ko) 적층형 반도체 패키지 및 그 제조방법
JP2003142650A (ja) 電子部品を実装した電子装置