JP6629914B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、例えば、半導体チップを封止する封止体の側面から突出した複数のリードを含む半導体装置に適用して有効な技術に関する。

封止体（パッケージ）を有する半導体装置において、複数のリードがパッケージの側面から外方へ突出した構造が、例えば特開２００４−３１９９５４号公報（特許文献１）に開示されている。

また、ガルウィング形状の複数のアウタリードを有する半導体装置の構造が、例えば特開平５−３２７７号公報（特許文献２）に開示されている。

特開２００４−３１９９５４号公報 特開平５−３２７７号公報

マザーボード（配線基板）上に搭載される半導体装置（半導体パッケージ）の熱膨張率が、マザーボードの熱膨張率と異なる場合、マザーボードと、このマザーボード上に搭載した半導体装置との接合部において、接合不良が発生し易い。この接合不良が発生する原因は、半導体装置が搭載されたマザーボードが熱の影響により変形（膨張、収縮）する際、マザーボードの変形量（膨張量、収縮量）が、同じく熱の影響により変形（膨張、収縮）する半導体装置の変形量（膨張量、収縮量）と異なることにある。

一方、例えばＱＦＰ（Quad Flat Package)は、半導体装置の外部端子となるリードの一部（アウタ部）が、半導体チップを封止する封止体の外側において折り曲げられている。すなわち、マザーボードと接合されるリードの一部（アウタ部）が封止体で固定されていない。

そのため、例えば、図３１の比較例に示すように、マザーボード１２が半導体装置（ＱＦＰ２１）に比較して大きく収縮Ｓした場合であっても、リード２１ａの一部（アウタ部）がこのマザーボード１２の変動に追従するため、接合不良は起き難い。

しかし、近年では、これまでの製品に比較してより過酷な使用環境下で半導体装置が用いられる傾向にある（例えば、車載関連製品）。

そこで、本願発明者は、これまでのＱＦＰよりも高い実装信頼性（実装強度）を確保することができる半導体装置の構造について検討した。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置は、ダイパッドと、半導体チップと、複数のリードと、半導体チップを封止する封止体と、を含み、上記半導体チップの厚さは、上記ダイパッドの第２面から上記封止体の下面までの厚さよりも大きい。さらに、上記封止体の下面と、上記複数のリードのそれぞれの一部における先端部との距離は、上記封止体のうち、上記半導体チップの主面から上記封止体の上面までの厚さよりも大きい。

上記一実施の形態によれば、半導体装置における実装信頼性を高めることができる。

実施の形態の半導体装置（ＱＦＰ）の構造の一例を示す平面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の詳細構造を示す拡大断面図である。 図１の半導体装置の実装基板への実装構造の一例を示す平面図である。 図４に示す半導体装置（ＱＦＰ）の実装構造の一例を示す側面図である。 実施の形態の半導体装置（ＱＦＰ）の構造を示す断面図である。 比較例のＱＦＰの構造を示す断面図である。 実施の形態の半導体装置の構造の一例を示す平面図である。 図８に示す半導体装置の実装構造を示す側面図である。 比較例のＱＦＰの構造を示す平面図である。 図１０に示す半導体装置の実装構造を示す側面図である。 図８に示す半導体装置の半田濡れ上がり状態を示す概念図である。 比較例の半導体装置の半田濡れ上がり状態を示す概念図である。 図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図１４のＡ部の構造を拡大して示す拡大部分平面図である。 図１５のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す拡大部分平面図である。 図１７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す拡大部分平面図である。 図１９のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す拡大部分平面図である。 図２１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１の半導体装置の組み立てにおけるダム切断時の構造の一例を示す断面図である。 図１の半導体装置の組み立てにおけるレーザーマーキング時の構造の一例を示す断面図である。 図１の半導体装置の組み立てにおける外装メッキ形成後の構造の一例を示す断面図である。 図１の半導体装置の組み立てにおけるゲート・先端カット後の構造の一例を示す拡大部分平面図である。 図１の半導体装置の組み立てにおけるリード切断・成形後の構造の一例を示す拡大部分平面図である。 図１の半導体装置の組み立てにおける角部切断後の構造の一例を示す平面図である。 図２８の構造の断面図である。 図２８の構造の外観斜視図である。 比較例の半導体装置のマザーボードへの実装構造を示す概念図である。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態）
図１は実施の形態の半導体装置の構造の一例を示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１に示す半導体装置の詳細構造を示す拡大断面図、図４は図１の半導体装置の実装基板への実装構造の一例を示す平面図、図５は図４に示す半導体装置（ＱＦＰ）の実装構造の一例を示す側面図である。

＜電子装置＞
図４に示す実装構造は、配線基板であるマザーボード１２上に複数の半導体装置や電子部品が搭載されたモジュール（電子装置）２０である。本実施の形態では、一例として、車載用のマザーボード（実装基板であり、以降、ＥＣＵ（Electronic Control Unit)ボードとも呼ぶ）１２を取り上げて説明する。なお、本実施の形態では、コンデンサや抵抗器等の電子部品と区別するために、その内部に半導体チップが搭載されている電子部品を、半導体装置と説明する。

車載用のＥＣＵボードのうち、エンジン制御用のＥＣＵボードは、金属製のピン（ボルト）を介してエンジンルームと結合し、かつ、固定される。したがって、エンジンルームで発生する熱が上記金属製のピンを介してＥＣＵボードに伝わる。

そのため、特に、エンジン制御用のＥＣＵボードに搭載される半導体装置や電子部品は、過酷な環境下での使用となる。

図４に示すように、マザーボード１２上には、ＱＦＰ１３ａ，１３ｂ，１３ｃ，１３ｄやＳＯＰ（Small Outline Package)１４ａ，１４ｂ等の種々の半導体装置が搭載されている。また、コンデンサ（チップ型タンタルコンデンサ１５、積層セラミックコンデンサ１７、アルミ電解コンデンサ１８）や抵抗器（チップ抵抗を含む）１６等の種々の電子部品も搭載されている。そして、これらの半導体装置同士、ある半導体装置とある電子部品、あるいは電子部品同士が、マザーボード１２の配線１２ａを介して、互いに電気的に接続されている。

さらに、マザーボード１２には、金属製のピン（ボルト）１９が複数本（例えば、５本）挿入されている。

ここで、上記のように、各ピン１９はエンジンルームに結合しているため、エンジンルームの熱が伝わり易い。そのため、モジュール（電子装置）２０を構成するマザーボード１２のうち、特に各ピン１９の近傍においては、マザーボード１２が変形（膨張、収縮、歪む、撓む等）し易い。言い換えると、ピン１９の近傍に配置（搭載）される半導体装置や電子部品は、ピン１９の近傍に配置（搭載）されない半導体装置や電子部品に比べて、実装不良を引き起し易い環境下にある。

＜半導体装置＞
図１および図２に示す本実施の形態の半導体装置は、半導体チップを封止する封止体を備え、かつ、上記封止体から突出する複数のリードを有する半導体パッケージである。本実施の形態では、上記半導体装置の一例として、樹脂によって形成された封止体３から複数のアウタ部（外部接続用端子）１ｂが突出し、さらに、それぞれのアウタ部１ｂがガルウィング状に曲げ成形されたＱＦＰ（Quad Flat Package)５を取り上げて説明する。

すなわち、ＱＦＰ５は、平面形状が略四角形からなる封止体３のうちの互いに対向する２組の辺から、外部接続端子となる複数のアウタ部１ｂが突出する半導体装置である。

ＱＦＰ５の構成について説明すると、上面（チップ搭載面）１ｃａ、および上面１ｃａとは反対側の下面１ｃｂを有するダイパッド（チップ搭載部、タブ）１ｃと、ダイパッド１ｃ上に搭載された半導体チップ２と、ダイパッド１ｃの周囲に配置された複数のリードと、封止体３とを備えている。

また、半導体チップ２は、主面２ａ、主面２ａに形成された複数のボンディングパッド（ボンディング電極）２ｃ、および主面２ａとは反対側の裏面２ｂを有しており、図２に示すように、裏面２ｂがダイパッド１ｃの上面１ｃａと対向するように、ダイボンド材６を介してダイパッド１ｃの上面１ｃａ上に搭載されている。ダイボンド材６としては、例えばＡｇペースト等のペースト状の接着剤が用いられるが、フィルム状の接着剤を用いてもよい。

また、ダイパッド１ｃは、複数の吊りリード（後述する図１５参照）１ｅによって支持されており、ダイパッド１ｃを支持しない上記複数のリードは、複数のワイヤ４を介して半導体チップ２の複数のボンディングパッド２ｃとそれぞれ電気的に接続されている。

複数のワイヤ４のそれぞれは、例えば、金線または銅線等である。

また、封止体３は、半導体チップ２の主面２ａ側に位置する上面（表面）３ａ、上面３ａとは反対側の下面（実装面）３ｂ、および上面３ａと下面３ｂとの間に位置する側面３ｃを有しており、封止用樹脂等によって形成されている。ここで、封止体３の下面３ｂは、ダイパッド１ｃの下面１ｃｂ側に位置する面である。

そして、封止体３は、上記複数のリードのそれぞれの一部（アウタ部）が側面３ｃから突出するように、ダイパッド１ｃ、複数のリードのそれぞれの他部（インナ部）、半導体チップ２および複数のワイヤ４を封止している。

つまり、上記複数のリードのそれぞれのうち、封止体３の内部に埋め込まれている部分がインナ部１ａであり、封止体３の側面３ｃから外部に突出している部分がアウタ部（一部）１ｂである。そして、上記複数のリードのそれぞれにおいて、インナ部１ａとアウタ部１ｂとは、一体に形成されている。

また、複数のリードのそれぞれの一部（アウタ部）は、封止体３の外側において折り曲げられている。すなわち、複数のリードのそれぞれのアウタ部１ｂは、ガルウィング状に折り曲げられている。

そして、複数のリードのそれぞれのアウタ部１ｂは、それらの表面がメッキ膜（金属膜）７（後述する図２９参照、ただし、切断面は除く）によって覆われている。

なお、封止体３は、例えば熱硬化性のエポキシ系樹脂から成る。

また、半導体チップ２は、シリコンから成る基材と、上記基材の素子形成面上に形成され、かつ上記基材の厚さよりも薄い多層配線層とから構成されている。

本実施の形態のＱＦＰ５は、半導体チップ２の主面２ａの上部と、ダイパッド１ｃの下面１ｃｂの下部とに、それぞれ封止体３の一部が配置されている。すなわち、ダイパッド１ｃを封止体３の内部に埋め込んだ、所謂タブ埋込み構造の半導体装置である。

そして、ＱＦＰ５では、図３に示すように、半導体チップ２の厚さＴ１は、ダイパッド１ｃの下面１ｃｂから封止体３の下面３ｂまでの厚さＴ５よりも大きい。ここで、Ｔ１は、例えば０．４ｍｍであり、Ｔ５は、例えば０．３９ｍｍである。

なお、ＱＦＰ５は、封止体３内における半導体チップ２の占有率が高い半導体装置である。ここで、半導体チップ２の占有率とは、封止体３の厚さ方向における、封止体３の総厚に対する半導体チップ２の厚さの割合（支配量）である。そこで、チップ厚さの比較対象の一例としては、チップ下方の封止体３の厚さが挙げられる。ＱＦＰ５では、上述のように、ダイパッド１ｃの下面１ｃｂ側の封止体３の厚さＴ５が、半導体チップ２の厚さＴ１より小さくなっている。

また、ＱＦＰ５では、封止体３の下面３ｂと、複数のリードのそれぞれのアウタ部１ｂにおける先端部（主接合面）１ｂｅとの距離Ｄ１は、封止体３のうち、半導体チップ２の主面２ａから封止体３の上面３ａまでの厚さＴ４よりも大きい。ここで、Ｄ１は、例えば０．７３ｍｍであり、Ｔ４は、例えば０．４７ｍｍである。

なお、上記距離Ｄ１は、本実施の形態のＱＦＰ５のスタンドオフ量である。ＱＦＰ５のスタンドオフ量は、封止体３の下面３ｂからアウタ部１ｂの先端部１ｂｅの最下点までの距離である。この時、正確な最下点は、スキャナーの寸法検査を考慮して、アウタ部１ｂの先端より０．１ｍｍ内側の底面における最底点３辺平均を仮層平面とし、この仮層平面を最下点とする。さらに、各アウタ部１ｂの先端部１ｂｅにおいて、ＱＦＰ５が実装（半田接合）されるマザーボード１２の電極パッド（例えば、図３１に示すマザーボード１２の端子１２ｂ）の表面と対向する面（下面１ｂｂ）を、主接合面とする。つまり、各アウタ部１ｂの先端部１ｂｅは、半田材が濡れ上がる面であるため、上記メッキ膜７が形成された全て（ただし、切断面を除く）が接合面となるが、実装基板の電極パッドと対向する面（下面１ｂｂ）が主の接合面となるため、この面を主接合面とする。

また、ＱＦＰ５の複数のインナ部１ａのそれぞれは、ワイヤ４が接合され、かつ封止体３によって封止されたワイヤ接合部１ａｃを有している。一方、複数のアウタ部１ｂのそれぞれは、封止体３の厚さ方向に向かって折り曲がる折り曲げ部１ｂｃと、封止体３の上面３ａと平行な方向に向かって折り曲がる折り曲げ部１ｂｄとを有しており、折り曲げ部１ｂｃと折り曲げ部１ｂｄとによってガルウィング形状が形成されている。

なお、折り曲げ部１ｂｃおよび折り曲げ部１ｂｄのそれぞれは、アウタ部１ｂに形成されているため、封止体３から露出しているが、折り曲げ部１ｂｃは、インナ部１ａのワイヤ接合部１ａｃよりも半導体チップ２から離れて配置されており、一方、折り曲げ部１ｂｄは、折り曲げ部１ｂｃよりも半導体チップ２から離れた位置に形成されている。

また、複数のアウタ部１ｂのそれぞれの、封止体３の下面３ｂから折り曲げ部１ｂｄまでの距離（間隔、Ｄ１（スタンドオフ量））は、複数のインナ部１ａのそれぞれのワイヤ接合部１ａｃの上面１ａａから封止体３の上面３ａまでの厚さＴ８、あるいは、複数のインナ部１ａのそれぞれのワイヤ接合部１ａｃの下面１ａｂから封止体３の下面３ｂまでの厚さＴ９よりも大きい。

すなわち、ＱＦＰ５では、Ｄ１＞Ｔ８、あるいは、Ｄ１＞Ｔ９となっている。ここで、ＱＦＰ５では、Ｔ８、Ｔ９とも、例えば０．６４ｍｍであるが、Ｔ８、Ｔ９は必ずしも同じでなくてもよい。

また、ＱＦＰ５において、封止体３の下面３ｂから、複数のアウタ部１ｂのそれぞれの先端部１ｂｅまでの距離（間隔、Ｄ１（スタンドオフ量））は、半導体チップ２の厚さより大きい。すなわち、ＱＦＰ５では、Ｄ１＞Ｔ１となっている。

次に、本実施の形態のＱＦＰ５と、ＪＥＩＴＡ（Japan Electronics and Information Technology Industries Association)に基づくＱＦＰ、ＬＱＦＰ（Low profile Quad Flat Package)、ＴＱＦＰ（Thin Quad Flat Package) との相違点について説明する。

図６は実施の形態の半導体装置（ＱＦＰ）の構造を示す断面図、図７は比較例のＱＦＰの構造を示す断面図、図８は実施の形態の半導体装置の構造の一例を示す平面図、図９は図８に示す半導体装置の実装構造を示す側面図、図１０は比較例のＱＦＰの構造を示す平面図、図１１は図１０に示す半導体装置の実装構造を示す側面図である。

上述のように本実施の形態のＱＦＰ５は、スタンドオフ量（Ｄ１）が大きい半導体装置である。

図６に示す本実施の形態のＱＦＰ５の封止体３の厚さは、例えば、図３に示すように、Ｔ６＝１．４０ｍｍである。一方、ＪＥＩＴＡに基づくＱＦＰ、ＬＱＦＰ、ＴＱＦＰのそれぞれの封止体の厚さは、２．００ｍｍ、１．４０ｍｍ、１．００ｍｍである。

また、本実施の形態のＱＦＰ５のスタンドオフ量は、例えば、図３に示すように、Ｄ１＝０．７３ｍｍである。一方、ＪＥＩＴＡに基づくＱＦＰ、ＬＱＦＰ、ＴＱＦＰのそれぞれのスタンドオフ量（例えば、図７に示すＱＦＰ２１のｄ１）は、３種類ともロー・スタンド値が０．１０ｍｍ、ハイ・スタンド値が０．４０ｍｍである。

つまり、本実施の形態のＱＦＰ５は、ＪＥＩＴＡに基づく構造であり、封止体３の厚さは、ＪＥＩＴＡのＬＱＦＰに相当しているが、各アウタ部１ｂの長さ（特に、封止体３の厚さ方向に対する長さ）が長くなっており、ＪＥＩＴＡに基づくＱＦＰ、ＬＱＦＰ、ＴＱＦＰのスタンドオフ量（特に、ハイ・スタンド値）に比べて大きい。

言い換えると、マザーボード（配線基板）１２上の実装構造においては、図８〜図１１に示すように、本実施の形態のＱＦＰ５の方が、封止体３とマザーボード１２との距離（隙間）が大きい。

なお、図７に示すＱＦＰ２１は、ＪＥＩＴＡに基づくＬＱＦＰと同様の構造であり、それぞれインナ部２１ａａとアウタ部２１ａｂとから成る複数のリード２１ａのうち、アウタ部２１ａｂの先端部２１ａｃの下面２１ａｂａと封止体３の下面３ｂとの距離であるスタンドオフ量ｄ１が、半導体チップ２の厚さや、ダイパッド１ｃの下面１ｃｂと封止体３の下面３ｂとの距離より小さい。

すなわち、本実施の形態のＱＦＰ５のスタンドオフ量Ｄ１に比べてＱＦＰ２１のスタンドオフ量ｄ１は非常に小さい。

ここで、本実施の形態のＱＦＰ５の比較対象として、ＬＱＦＰ、ＴＱＦＰの各部分の寸法の一例を説明する。

半導体チップ２の厚さは、ＬＱＦＰ＝０．４０ｍｍ、ＴＱＦＰ＝０．２８ｍｍ、ダイボンド材６の厚さは、ＬＱＦＰ、ＴＱＦＰともに０．０２ｍｍ、リードフレーム（インナ部、アウタ部等）の厚さは、ＬＱＦＰ＝０．１２５ｍｍまたは０．１５ｍｍ、ＴＱＦＰ＝０．１５ｍｍである。

さらに、チップ表面から封止体３の上面３ａまでの厚さは、ＬＱＦＰ＝０．５９ｍｍ、ＴＱＦＰ＝０．３３ｍｍ、ダイパッド１ｃの下面１ｃｂから封止体３の下面３ｂまでの厚さは、ＬＱＦＰ＝０．３８ｍｍ、ＴＱＦＰ＝０．２３ｍｍである（ただし、吊りリード１ｅの折り曲げによるダイパッド１ｃの下げ量を０．２４ｍｍとする）。なお、以上の数値は、一例であり、種々変更可能である。

本実施の形態のＱＦＰ５は、上述のように封止体３の厚さは、ＪＥＩＴＡのＬＱＦＰに相当しているため、封止体３の薄型化を図った半導体装置である。しかしながら、半導体チップ２は高機能化により小さくすることが困難である。したがって、本実施の形態のＱＦＰ５は、封止体３の内部における半導体チップ２の占有率が大きい傾向にある半導体装置であり、半導体装置本体の剛性も高くなっている。

例えば、ＱＦＰ５では、封止体３の平面サイズは、一辺が５〜６ｍｍ程度の正方形であり、半導体チップ２はその平面サイズが、例えば一辺が２〜２．５ｍｍ程度の長方形または正方形である。

このような封止体３の内部における半導体チップ２の占有率が大きなＱＦＰ５をマザーボード１２等の配線基板に実装した場合、ＱＦＰ本体（封止体３）の剛性が高いため、基板が熱等の影響で撓んだ際、基板の撓みに対してＱＦＰ５の動きが追従しにくくなる。

そこで、本実施の形態のＱＦＰ５では、それぞれのアウタ部１ｂのスタンドオフ量を大きくすることにより、基板の撓みに対する本体（封止体３）の動きを追従し易いようにしている。

ここで、半導体チップ２と封止体３とダイパッド１ｃ（各リードも同じ）のそれぞれの主成分と線膨張係数について説明する。なお、熱膨張率には、直線方向の膨張率の指標である線膨張係数と、３次元空間における膨張率の指標である体積膨張係数とがあるが、温度サイクル負荷に起因する応力の発生原因としては、線膨張係数の違いが大きく影響する。

したがって、本実施の形態では、主に線膨張係数に注目して説明する。

ＱＦＰ５では、半導体チップ２は、主成分がシリコンであり、その線膨張係数は、４〜５ｐｐｍ／℃、封止体３（レジン）は、主成分がエポキシ樹脂であり、その線膨張係数は、８〜１２ｐｐｍ／℃である。したがって、半導体チップ２の線膨張係数は、封止体３の線膨張係数よりも小さい。

また、ダイパッド１ｃを含むリードフレーム１（後述する図１４参照）は、主成分が銅（Ｃｕ）材であり、その線膨張係数は、１７ｐｐｍ／℃である。

なお、ＱＦＰ５が実装されるマザーボード１２は、主成分が樹脂材であり、その線膨張係数は、例えば１５ｐｐｍ／℃程度である。

以上のように、半導体チップ２の線膨張係数は、封止体３の線膨張係数よりも小さいため、封止体３の内部における半導体チップ２の占有率が大きくなると、ＱＦＰ５そのものの線膨張係数は低下し、上述のようにＱＦＰ本体（封止体３）の剛性は高くなる。

ここで、封止体３内における半導体チップ２の占有率が高い半導体装置における基板への実装時の接合不良の課題について説明する。

ＱＦＰ５の封止体３は、熱硬化性のエポキシ系樹脂から成るのに対し、半導体チップ２は、シリコンから成る基材と、基材の素子形成面上に形成され、かつ、基材の厚さよりも薄い多層配線層（各配線層間に絶縁層を有する）と、から成る。そのため、半導体チップ２の線膨張係数（４〜５ｐｐｍ）は、封止体３の線膨張係数（８〜１２ｐｐｍ）よりも低い。

なお、本実施の形態では、半導体チップ２の厚さ（ＬＱＦＰ：０．４０ｍｍ、ＴＱＦＰ：０．２８ｍｍ）が、例えば、封止体３のうち、ダイパッド１ｃの下面１ｃｂから封止体３の下面３ｂまでの厚さ（ＬＱＦＰ：０．３８ｍｍ、ＴＱＦＰ：０．２３ｍｍ）よりも大きい。

これは、近年では、半導体装置の小型化（薄型化）に伴い、封止体３の全体の厚さも小さくなる傾向にある。そのため、封止体３の全体の厚さの薄型化に伴い、ダイパッド１ｃの下方に位置する封止体３の厚さが、半導体チップ２の厚さよりも薄くなった。この結果、この封止体３内における半導体チップ２の占有率が増加して、半導体装置そのものの線膨張係数は低下した（半導体装置本体（封止体３）の剛性が高くなった）。

これにより、図３１の比較例に示すように、ＱＦＰ２１を配線基板であるマザーボード１２に実装した構造において、マザーボード１２が熱等の影響でＳ方向に収縮した際、ＱＦＰ２１本体（封止体３）の剛性が高いため、マザーボード１２の撓みに対してＱＦＰ２１の動きが追従しにくくなる。

すなわち、マザーボード１２と、このマザーボード１２上に搭載したＱＦＰ２１との接合部（半田８を介したアウタ部２１ａｂと端子（電極パッド）１２ｂとの接合部）において、ＱＦＰ２１が搭載されたマザーボード１２が熱の影響により変形する際、マザーボード１２の変形量が、同じく熱の影響により変形するＱＦＰ２１の変形量と異なるため、上記接合部において接合不良が発生する。

しかしながら、本実施の形態のＱＦＰ５では、複数のアウタ部１ｂそれぞれのスタンドオフ量が大きいため、マザーボード１２の撓みに対するＱＦＰ５本体（封止体３）の動きが追従し易い。

ここで、図１２は、本実施の形態のＱＦＰ５の半田濡れ上がり状態を示す図である。図１２に示すように、ＱＦＰ５では各アウタ部１ｂのスタンドオフ量が大きいため、各アウタ部１ｂにおいて半田８の濡れ上がりがアウタ部１ｂそれぞれの高さ方向に増加している。

その結果、それぞれのアウタ部１ｂと上記接合部との半田接合の強度が高められている。さらに、上述のようにマザーボード１２の撓みに対するＱＦＰ５本体（封止体３）の動きも追従し易くなっているため、ＱＦＰ５において高い実装信頼性（実装強度）を確保することができる。

言い換えると、本体部（封止体３）の線膨張係数が低いＱＦＰ５においても、その実装信頼性（実装強度）を高めることができ、実装基板（マザーボード１２）との接合不良の低減化を図ることができる。

さらに、各アウタ部１ｂにおいて半田８の濡れ上がり量が増えることにより、ＱＦＰ５の電気特性を向上させることができる。

なお、本実施の形態のＱＦＰ５のように、封止体３内に熱がこもり易く、熱ストレスが掛かり易いダイパッド埋込み型の半導体装置においても、実装信頼性（実装強度）を高めることができる。

次に、図４に示すマザーボード１２（車載用のＥＣＵボード等）への半導体装置の実装構造（モジュール２０）における半導体装置の接合不良の課題について説明する。

車載用のＥＣＵボードのうち、エンジン制御用のＥＣＵボードは、金属製のピン（ボルト）を介してエンジンルームと結合し、かつ、固定される。したがって、エンジンルームで発生する熱が上記金属製のピンを介してＥＣＵボードに伝わるため、特に、エンジン制御用のＥＣＵボードに搭載される半導体装置や電子部品は、過酷な環境下での使用となる。

詳細には、半導体装置が搭載されるマザーボード（例えば、ＥＣＵボード）１２は、複数のピン（ボルト）１９でエンジンルームに固定されている。各ピン１９は金属から成るため、その使用環境が高温に晒されると、このピン１９の温度も上昇し易い。

この結果、マザーボード１２において、この各ピン１９の近傍は、他の領域（ピン１９から離れた領域）に比較して、撓み易い（歪み易い）。そして、このピン１９の近傍に配置（搭載）された半導体装置は、他の領域に配置された半導体装置に比較して、接合不良が発生し易い。

例えば、図４に示すモジュール２０において、ＱＦＰ１３ｂ，１３ｃは、近傍にそれぞれ２つのピン１９が配置されているため、これらのＱＦＰ１３ｂ，１３ｃに対して、本実施の形態のスタンドオフ量が大きな構造を採用することにより、熱の影響を受け易いＱＦＰ１３ｂ，１３ｃにおいてもその実装信頼性（実装強度）を高めることができる。その結果、マザーボード１２（ＥＣＵボード）との接合不良の低減化を図ることができる。

ただし、ピン１９から離れた領域に配置された半導体装置に対して、本実施の形態のスタンドオフ量が大きな構造を採用してもよいことは言うまでもない。

例えば、モジュール２０において、ＱＦＰ１３ａ、ＱＦＰ１３ｄ、あるいはＳＯＰ１４ａやＳＯＰ１４ｂに対して、本実施の形態のスタンドオフ量が大きな構造を採用してもよく。これらの半導体装置の実装信頼性（実装強度）をさらに高めることができる。

なお、半導体装置において、各アウタ部１ｂのスタンドオフ量を大きくすることの代わりとして、図１３に示すＱＦＰ２１の構造が考えられる。図１３は比較例の半導体装置の半田濡れ上がり状態を示す概念図である。

図１３に示すＱＦＰ２１は、各アウタ部２１ａｂを基板の実装面方向に沿って長く延在させた構造のものである。図１３のＱＦＰ２１の場合、半田８の濡れ上がり量において、本実施の形態のＱＦＰ５に比べて劣るため、実装信頼性（実装強度）を十分に高めることはできない。

すなわち、半田８の濡れ上がりには方向性があるため、図１３のＱＦＰ２１の場合、アウタ部２１ａｂの折れ曲がり部分で半田８の濡れ上がりが留まってしまう。したがって、本実施の形態のＱＦＰ５ほど十分な実装信頼性（実装強度）を確保することができず、図４に示すモジュール２０のマザーボード１２（ＥＣＵボード）のように、過酷な環境下での使用には耐えることができない。

＜半導体装置の製造方法＞
図１４は図１の半導体装置の組み立てで用いられるリードフレームの構造を示す平面図、図１５は図１４のＡ部の構造を拡大して示す拡大部分平面図、図１６は図１５のＡ−Ａ線に沿って切断した構造を示す断面図、図１７は図１の半導体装置の組み立てにおけるダイボンディング後の構造を示す拡大部分平面図、図１８は図１７のＡ−Ａ線に沿って切断した構造を示す断面図である。

また、図１９は図１の半導体装置の組み立てにおけるワイヤボンディング後の構造を示す拡大部分平面図、図２０は図１９のＡ−Ａ線に沿って切断した構造を示す断面図、図２１は図１の半導体装置の組み立てにおける樹脂モールド後の構造を示す拡大部分平面図、図２２は図２１のＡ−Ａ線に沿って切断した構造を示す断面図である。

さらに、図２３は図１の半導体装置の組み立てにおけるダム切断時の構造を示す断面図、図２４は図１の半導体装置の組み立てにおけるレーザーマーキング時の構造の一例を示す断面図、図２５は図１の半導体装置の組み立てにおける外装メッキ形成後の構造の一例を示す断面図、図２６は図１の半導体装置の組み立てにおけるゲート・先端カット後の構造の一例を示す拡大部分平面図である。

また、図２７は図１の半導体装置の組み立てにおけるリード切断・成形後の構造の一例を示す拡大部分平面図、図２８は図１の半導体装置の組み立てにおける角部切断後の構造の一例を示す平面図、図２９は図２８の構造の断面図、図３０は図２８の構造の外観斜視図である。

１．リードフレーム準備
本実施の形態の半導体装置の組み立てでは、図１４に示すように、枠部１ｆの内側に複数のデバイス領域（デバイス形成部）１ｉが形成された薄板状のリードフレーム１を準備する。なお、デバイス領域１ｉとは、１つのＱＦＰ５が形成される領域である。また、本実施の形態では、複数のデバイス領域１ｉが、平面視において、マトリクス状に配置されているが、一列（単列）に配置されていてもよく、１枚のリードフレーム１に形成されるデバイス領域１ｉの数は、特に限定されるものではない。また、本実施の形態では、リードフレームの平面形状が、長方形から成る。そして、リードフレーム１の枠部１ｆのうち、互いに対向する一対の辺（長辺）に沿って、位置決め用もしくはガイド用等の複数の孔部１ｇがそれぞれ形成されている。さらに、複数のデバイス領域１ｉのうち、互いに隣り合うデバイス領域の間には、互いに対向する一対の辺（短辺）に沿って、複数の長孔１ｈが形成されている。

次に、デバイス領域１ｉの詳細について説明する。

１つのデバイス領域１ｉには、図１５に示すように、１つのダイパッド１ｃが設けられている。ここで、本実施の形態におけるダイパッドの平面形状は、略四角形から成る。そして、このダイパッド１ｃは、各角部が吊りリード１ｅによって支持されている。さらに、ダイパッド１ｃの周囲には、複数のリードが形成されている。各リードは、インナ部１ａと、これに繋がるアウタ部１ｂとから成る。そして、各アウタ部１ｂの端部は、枠部１ｆの内側（ダイパッド側）に設けられた内枠１ｆａに繋がっている。

また、複数のアウタ部１ｂにおいて、インナ部１ａとアウタ部１ｂの境界部の僅かに外側の位置で、隣り合うアウタ部同士がダムバー１ｄによって連結されている。

そして、複数のアウタ部１ｂのそれぞれは、後のリード成形工程において生成されるリードのスタンドオフ量が大きくなるように、長く形成されている。

また、吊りリード１ｅによって支持されるダイパッド１ｃは、図１６に示すように、複数のインナ部１ａのそれぞれより低い位置に配置されている。すなわち、各吊りリード１ｅの途中に折り曲げが形成されており、これによってダイパッド１ｃは、複数のインナ部１ａのそれぞれより低い位置となっている。

なお、リードフレーム１は、例えば銅を主成分とする金属材から成る。

本実施の形態では、便宜上、１つのデバイス領域１ｉを代表して取り上げて、以降のＱＦＰ５の組み立てを説明する。

２．ダイボンド
リードフレーム準備完了後、ダイボンドを行う。

ダイボンド工程では、図１７および図１８に示すように、ダイボンド材６を介して半導体チップ２をダイパッド１ｃの上面１ｃａに搭載する。すなわち、主面２ａに複数のボンディングパッド２ｃが形成された半導体チップ２を、ダイボンド材６を介してダイパッド１ｃ上に搭載する。

３．ワイヤボンド
ダイボンド完了後、ワイヤボンドを行う。

ワイヤボンド工程では、図１９および図２０に示すように、半導体チップ２の複数のボンディングパッド２ｃと、複数のインナ部１ａとを、複数のワイヤ４を介してそれぞれ電気的に接続する。この時、複数のワイヤ４のそれぞれの一端は、複数のインナ部１ａのそれぞれのワイヤ接合部１ａｃに接合する。

４．モールド
ワイヤボンド完了後、モールドを行う。

モールド工程では、図２１および図２２に示すように、封止用樹脂を用いて、半導体チップ２、ダイパッド１ｃ、複数のインナ部１ａおよび複数のワイヤ４を封止する。まず、図示しない樹脂成形金型のキャビティ内に、ワイヤボンド済みのリードフレーム１を配置し、リードフレーム１を金型でクランプした後、上記封止用樹脂を上記キャビティ内に充填して封止体３を形成する。上記封止用樹脂は、例えば熱硬化性のエポキシ樹脂であり、充填後の熱硬化によって封止体３を形成する。

なお、封止用樹脂は、形成される封止体３の４つの角部のうちの１つから注入されるため、封止体３の平面視における１つの角部に図２１に示すゲートレジン２２が形成される。封止体３を形成すると、図２２に示すように、封止体３のそれぞれの側面３ｃから複数のアウタ部１ｂが突出した状態となる。

５．リード切断（ダムバー切断）
モールド完了後、リード切断（ダムバー切断）を行う。

ダムバー切断工程では、図２３に示すように、隣り合うアウタ部間に配置されたダムバー１ｄを切断刃９によって切断する。なお、ダムバー切断工程では、ダムバー１ｄの切断のみを行う。

６．マーク
ダムバー切断完了後、マーキングを行う。

マーク工程では、図２４に示すように、封止体３の上面３ａにレーザー１０を照射し、後述する図２６に示すように、所定の製造番号や管理番号等のマーク１１を封止体３の上面３ａに付す。

７．メッキ
マーク工程完了後、メッキ膜形成を行う。

メッキ工程では、図２５に示すように、半田メッキ等のメッキ膜（外装メッキ）７を複数のアウタ部１ｂのそれぞれの表面（上面１ｂａおよび下面１ｂｂを含む表面）に形成する。

なお、メッキ膜７として、半田メッキを用いる場合、鉛フリー半田を採用することが好ましく、鉛フリー半田を採用することにより、環境負荷の低減化を図ることができる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances)指令の基準として定められている。

８．リード切断（ゲート切断）
メッキ工程完了後、リード切断（ゲート切断）を行う。

ゲート切断工程では、図２１に示すゲートレジン２２が形成された角部におけるフレームを切断する。これにより、封止体３は、残りの３つの角部によってリードフレーム１に支持された状態となる。

９．リード成形
ゲート切断工程完了後、リード成形を行う。

リード成形工程では、まず、各アウタ部１ｂの先端同士を互いに繋ぐ内枠１ｆａを枠部１ｆから切り離す（図２６参照）。次に、各アウタ部１ｂの先端を繋いだまま、例えば図２９に示すようなガルウィング状にアウタ部１ｂを成形（折り曲げ）する。その後、各アウタ部１ｂの先端同士を互いに繋いでいる内枠１ｆａを切断し、各アウタ部１ｂを互いに分離する（図２７参照）。

なお、このアウタ部１ｂの成形工程は、複数の吊りリード１ｅを枠部１ｆに繋げた状態で行う。

１０．リード切断（角部切断）
リード成形工程完了後、リード切断（角部切断）を行う。

角部切断工程では、図２７に示す封止体３を支持している残り３つの角部において、フレーム切断を実施して個片化する。これにより、図２８〜図３０に示すように、各アウタ部１ｂのスタンドオフ量が大きなＱＦＰ５の組み立てを完了する。

＜半導体装置の実装方法＞
本実施の形態のＱＦＰ５の実装においては、図１２に示すように、実装基板であるマザーボード１２に半田８を介して実装を行う。この時、ＱＦＰ５では各アウタ部１ｂのスタンドオフ量が大きいため、各アウタ部１ｂにおいて半田８の濡れ上がり量が増加し、アウタ部１ｂそれぞれの高さ方向に高い位置（図３に示す折り曲げ部１ｂｃ）まで半田８が濡れ上がっている。

したがって、ＱＦＰ５のそれぞれのアウタ部１ｂの半田接合における接合強度が高められている。その結果、ＱＦＰ５において高い実装信頼性（実装強度）を確保することができる。

なお、ＱＦＰ５は、封止体３における半導体チップ２の占有率が大きい半導体装置であるため、このような半導体チップ２の占有率が高いＱＦＰ５であっても、その実装信頼性を高めることができ、マザーボード１２との接合不良の低減化を図ることができる。

さらに、図４に示すようなＥＣＵボード（マザーボード１２）等の熱の影響度が高く、過酷な環境下での実装となるＱＦＰ１３ｂ，１３ｃ等においても、それらの実装信頼性を高めることができ、ＥＣＵボードとの接合不良の低減化を図ることができる（ただし、マザーボード１２上の他の半導体装置に対してもスタンドオフ量が大きな構造を適用してもよい）。

＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

（変形例１）
上記実施の形態では、ＱＦＰがダイパッド埋込み構造の場合を取り上げて説明したが、上記ＱＦＰは、封止体３からダイパッド１ｃの一部（例えば、下面１ｃｂ）を露出させた、所謂、タブ露出構造であってもよい。

（変形例２）
上記実施の形態では、半導体装置がＱＦＰの場合について説明したが、前記半導体装置は、平面形状が略四角形からなる封止体３のうちの互いに対向する２つの辺から、外部接続端子となる複数のリードが突出する、所謂、ＳＯＰ（Small Outline Package)型の半導体装置であってもよい。

（変形例３）
上記実施の形態のＱＦＰ５では、封止体３の厚さ方向における封止体内の半導体チップ２の占有率が増加すると、封止体３の線膨張係数が低下することを説明したが、半導体チップ２の厚さの比較対象として、チップ上方の封止体３の厚さを採用してもよい。すなわち、半導体チップ２の占有率とは、封止体３の厚さ方向における、封止体３の総厚に対する半導体チップ２の厚さの割合（支配量）である。そのため、ダイパッド下方の封止体３の厚さが半導体チップ２の厚さより大きかったとしても、チップ上方の封止体３の厚さが、半導体チップ２の厚さより小さい場合は、封止体３の線膨張係数が低下し、封止体３の変形（膨張、収縮）による半導体装置の実装不良に至る恐れがある。このことから、チップ厚さの比較対象としては、ダイパッド下方の封止体３の厚さに限らず、チップ上方の封止体３の厚さも採用できる。ただし、上記実施の形態のＱＦＰ５のように、ワイヤ４を介して半導体チップ２とリードを電気的に接続する場合は、このワイヤ４が封止体３の表面から露出しないように、半導体チップ２の上方（主面側）に形成される封止体３の厚さは、半導体チップ２の厚さよりも大きくなる場合が多い。そのため、封止体３における半導体チップ２の占有率（支配量）を判断する上では、ダイパッド下方の封止体３の厚さを比較対象として採用することが好ましい。

（変形例４）
上記実施の形態では、半導体装置（ＱＦＰ５）における複数のアウタ部１ｂのそれぞれがガルウィング状に形成されている場合を説明したが、複数のアウタ部１ｂのそれぞれは、例えば、Ｊリード形状であってもよい。すなわち、半導体装置は、ＱＦＪ（Quad Flat J-leaded Package) やＳＯＪ（Small Outline J-leaded Package) であってもよい。

（変形例５）
上記実施の形態の半導体装置の組み立てでは、モールド工程で封止体３を形成し、封止体形成後に、各アウタ部１ｂの表面にメッキ膜（外装メッキ）７を形成する場合を説明したが、予めリードフレーム１の表面全体に、例えば、パラジウム（Ｐｄ）を主成分とするメッキ膜が形成されたリードフレーム１を準備し、このリードフレーム１を用いて半導体装置を組み立ててもよい。

この組み立てによれば、モールド工程後の外装メッキ塗布工程を省略することができる。

（変形例６）
上記実施の形態では、外装メッキ工程において各アウタ部１ｂに形成されるメッキ膜７が半田材から成るメッキ膜であり、上記半田材は、鉛（Ｐｂ）を実質的に含まない、鉛フリー半田の場合を説明したが、上記半田材は、鉛を含む半田材であってもよい。ただし、環境汚染問題を考慮すれば、上記鉛フリー半田から成る半田材の使用が好ましい。

（変形例７）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。

１ リードフレーム
１ａ インナ部（リード）
１ａａ 上面
１ａｂ 下面
１ａｃ ワイヤ接合部
１ｂ アウタ部（リード）
１ｂａ 上面
１ｂｂ 下面
１ｂｃ，１ｂｄ 折り曲げ部
１ｂｅ 先端部（主接合面）
１ｃ ダイパッド（チップ搭載部、タブ）
１ｃａ 上面（チップ搭載面）
１ｃｂ 下面
１ｄ ダムバー
１ｅ 吊りリード
１ｆ 枠部
１ｆａ 内枠
１ｇ 孔部
１ｈ 長孔
１ｉ デバイス領域
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ ボンディングパッド（ボンディング電極、電極パッド）
３ 封止体
３ａ 上面（表面）
３ｂ 下面（実装面）
３ｃ 側面
４ ワイヤ
５ ＱＦＰ（半導体装置）
６ ダイボンド材
７ メッキ膜（金属膜、外装メッキ）
８ 半田
９ 切断刃
１０ レーザー
１１ マーク
１２ マザーボード（配線基板、実装基板、モジュール基板）
１２ａ 配線
１２ｂ 端子
１３ａ，１３ｂ，１３ｃ，１３ｄ ＱＦＰ（半導体装置）
１４ａ，１４ｂ ＳＯＰ（半導体装置）
１５ コンデンサ（チップ型タンタルコンデンサ）
１６ 抵抗器
１７ コンデンサ（積層セラミックコンデンサ）
１８ コンデンサ（アルミ電解コンデンサ）
１９ ピン（ボルト）
２０ モジュール（電子装置）
２１ａ リード
２１ａａ インナ部
２１ａｂ アウタ部
２１ａｂａ 下面
２１ａｃ 先端部
２２ ゲートレジン

Claims (7)

1. 第１面、および前記第１面とは反対側の第２面を有するダイパッドと、
   主面、前記主面に形成された複数のボンディング電極、および前記主面とは反対側の裏面を有し、前記裏面が前記ダイパッドの前記第１面と対向するように、ダイボンド材を介して前記ダイパッドの前記第１面上に搭載された半導体チップと、
   複数のワイヤを介して、前記複数のボンディング電極とそれぞれ電気的に接続された複数のリードと、
   前記半導体チップの前記主面側に位置する上面、前記上面とは反対側の下面、前記上面と前記下面との間に位置する第１側面、および前記上面と前記下面との間に位置し、かつ、前記第１側面とは反対側の第２側面を有し、前記半導体チップおよび前記複数のワイヤを封止する封止体と、
   を含み、
   前記半導体チップは、主に、第１線膨張係数を有する第１部材から成り、
   前記封止体は、主に、前記第１線膨張係数よりも高い第２線膨張係数を有する第２部材から成り、
   前記複数のリードのそれぞれは、
   前記封止体で封止されたインナ部と、
   前記封止体から露出したアウタ部と、
   を有し、
   前記アウタ部は、
   前記インナ部と繋がり、かつ、前記封止体の前記上面に沿った水平方向に延在する第１部分と、
   前記上面から前記下面に向かう前記封止体の厚さ方向に前記アウタ部を折り曲げる第１折り曲げ部を介して前記第１部分と繋がる第２部分と、
   前記水平方向に前記アウタ部を折り曲げる第２折り曲げ部を介して前記第２部分と繋がる第３部分と、
   を有し、
   前記複数のリードは、
   前記複数のワイヤのうちの第１ワイヤを介して、前記複数のボンディング電極のうちの第１ボンディング電極と電気的に接続され、かつ、前記封止体の前記第１側面から突出する第１リードと、
   前記複数のワイヤのうちの第２ワイヤを介して、前記複数のボンディング電極のうちの第２ボンディング電極と電気的に接続され、かつ、前記封止体の前記第２側面から突出する第２リードと、
   を有し、
   断面視において、前記半導体チップは、前記第１リードの前記インナ部と前記第２リードの前記インナ部との間に位置しており、
   断面視において、前記半導体チップの厚さは、前記封止体のうちの前記ダイパッドの前記第２面から前記封止体の前記下面までの厚さよりも大きく、
   断面視において、前記封止体のうちの前記ダイパッドの前記第２面から前記封止体の前記下面までの厚さは、前記ダイパッドおよび前記ダイボンド材のそれぞれの厚さよりも大きく、
   断面視において、前記複数のリードのそれぞれのスタンドオフ量は、ＪＥＩＴＡ（Japan Electronics and Information Technology Industries Association）に基づくＱＦＰ（Quad Flat Package）、ＬＱＦＰ（Low Quad Flat Package）、ＴＱＦＰ（Thin Quad Flat Package）のスタンドオフ量のうちのハイ・スタンド値よりも大きく、かつ、前記封止体のうちの前記封止体の前記上面から前記封止体の前記下面までの厚さよりも小さく、
   前記スタンドオフ量は、前記封止体の前記厚さ方向における、前記封止体の前記下面から前記アウタ部の前記第３部分までの距離であり、
   断面視において、前記複数のリードのそれぞれの前記スタンドオフ量は、前記複数のリードのそれぞれの前記インナ部のうちの前記半導体チップの前記主面側に位置する上面から前記封止体の前記上面までの厚さ、あるいは、前記複数のリードのそれぞれの前記インナ部のうちの前記ダイパッドの前記第２面側に位置する下面から前記封止体の前記下面までの厚さよりも大きい、半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１部材は、シリコンであり、
   前記第２部材は、エポキシ系樹脂である、半導体装置。
3. 請求項１に記載の半導体装置において、
   前記半導体チップの厚さは、前記封止体のうちの前記半導体チップの前記主面から前記封止体の前記上面までの厚さよりも大きい、半導体装置。
4. 請求項１に記載の半導体装置において、
   前記封止体のうちの前記封止体の前記上面から前記封止体の前記下面までの厚さは、１．４０ｍｍ、あるいは、１．００ｍｍである、半導体装置。
5. 請求項４に記載の半導体装置において、
   前記複数のリードのそれぞれの厚さは、０．１２５ｍｍ、あるいは、０．１５ｍｍである、半導体装置。
6. 請求項５に記載の半導体装置において、
   前記半導体装置は、ＱＦＰ（Quad Flat Package）である。
7. 請求項４に記載の半導体装置において、
   前記複数のリードのそれぞれの前記スタンドオフ量は、０．７３ｍｍである、半導体装置。

Images