JPH07263610A - 表面実装型半導体装置及びプリント配線板 - Google Patents

表面実装型半導体装置及びプリント配線板

Info

Publication number
JPH07263610A
JPH07263610A JP6048083A JP4808394A JPH07263610A JP H07263610 A JPH07263610 A JP H07263610A JP 6048083 A JP6048083 A JP 6048083A JP 4808394 A JP4808394 A JP 4808394A JP H07263610 A JPH07263610 A JP H07263610A
Authority
JP
Japan
Prior art keywords
lead
surface mount
type semiconductor
wiring board
mount component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6048083A
Other languages
English (en)
Inventor
Makoto Totani
眞 戸谷
Koji Nakahara
浩二 中原
Yasuhiro Tejima
康弘 手島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6048083A priority Critical patent/JPH07263610A/ja
Publication of JPH07263610A publication Critical patent/JPH07263610A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 表面実装型半導体装置およびこの半導体装置
が実装されるプリント配線板に関し、リードの金メッキ
層の厚さに起因する半田接合の不安定さを解消すること
を第1の目的とする。 【構成】 半田の溶融時に、比較的に薄い第2の所定厚
みの金メッキ層13を備えたリード第2部分に対しては
半田の濡れが良く、一方、比較的に厚い第1の所定厚み
の金メッキ層12を備えたリード第1部分に対しては半
田の濡れが悪い。これによって、半田17は、リード第
2部分の表面に充分に広がって接合を行うが、リード第
1部分には広がらず、したがって、バックフィレット部
の半田量が不足することもなく、接続信頼性が充分確保
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多ピン・微細ピッチ・
大型パッケージのQFP(Quad Flat Package)型半導体
表面実装部品およびこの半導体表面実装部品のリード構
造の設計方法、並びに、この半導体表面実装部品が実装
されるプリント配線板に関し、特に、ATM(Asynchro
nous Transfer Mode) 通信システムに使用されるATM
スイッチLSI等の大型、高発熱のQFP型半導体表面
実装部品およびこの設計方法、並びに、この部品が実装
されるプリント配線板に関する。
【0002】近年、マルチメディア化が新しい段階を迎
え、高速かつ広帯域な情報を扱える次世代情報通信基盤
の確立への要求が高まりつつある。このような要求に応
える、拡張性と融通性に富むATM通信システムが脚光
をあびている。このATM通信システムを支えるものの
1つに、ATMスイッチLSIがある。
【0003】ATMスイッチはATMのまま回線交換を
行う回線交換スイッチであり、これがIC化されて、Q
FP型の表面実装LSIとなっている。QFP型表面実
装LSIは、ATMスイッチが高速広帯域の信号処理や
規模拡張性を求められるのに伴い、大型化し、また高発
熱化している。こうした大型化、高発熱化したQFP型
表面実装LSIに対応した実装技術の検討が進められて
いる。
【0004】
【従来の技術】ATMスイッチ用のQFP型表面実装L
SIとして、従来、図8に示すように、端子数396ピ
ン、端子ピッチ0.35mm、パッケージサイズ40×
40mmという多ピン・微細ピッチ・大型パッケージの
QFP型半導体表面実装部品100が作られている。こ
うした表面実装部品100は発熱量が多いため、パッケ
ージ101が熱伝導性のよいセラミック素材から構成さ
れ、このパッケージ101に放熱フィン102が密着さ
れる構成となっている。
【0005】一方、図9に示すように、この表面実装部
品100が実装されるプリント配線板104は、FR−
4というガラスエポキシ素材から構成されることが多
く、このプリント配線板104にQFP型半導体表面実
装部品100が、リフロ法またはギャングボンディング
法により半田付けされる。この半田付けの結果、表面実
装部品100のリード103と、プリント配線板104
に設けられたフットプリント105とは、溶融後に凝固
した半田(図中、ハッチングで示す部分)によって固着
されるが、この凝固半田のうちで、リード103の立ち
上がり部分とフットプリント105との間の部分106
をバックフィレット部という。なお、表面実装部品10
0のリード103には、良好な半田付けを可能とするた
めに、通常、厚み2.4μmの金メッキが施される。
【0006】
【発明が解決しようとする課題】ところで、表面実装部
品100のパッケージ101の素材であるセラミック
と、プリント配線板104の素材であるガラスエポキシ
とは、熱膨張率が異なっている。そのため、表面実装部
品100がプリント配線板104に半田付けされた状態
において外部環境温度が変化した場合、半田接合部に応
力が発生する。特に、半田のバックフィレット部106
に多大な応力が発生し、その結果、ある時間の経過後に
バックフィレット部106にクラックが生じる。しか
し、このクラックは半田接合部の接続信頼性を損なうも
のであるから、所定の寿命期間内には発生しないように
信頼性の確保を図る必要がある。
【0007】また、表面実装部品100のパッケージ1
01の素材セラミックと、プリント配線板104の素材
ガラスエポキシとの熱膨張率の違いに伴い、半田付け後
に、リード103と、対応のフットプリント105との
間に位置ずれが発生する。
【0008】すなわち、図10(A)に示すように、ま
ず、フットプリント105のピッチが、リード103の
ピッチと同じピッチに印刷されて、互いに対向するよう
に位置づけられる。そして、半田付けを行う前に、フッ
トプリント105に半田がプリコートされるか、または
クリーム半田が塗布される。
【0009】つぎに、半田付けを行うべく表面実装部品
100およびプリント配線板104が加熱されると、図
10(B)に示すように、プリント配線板104の方が
熱膨張率が大きいので、フットプリント105のピッチ
が、リード103のピッチよりも大きくなる。そして、
半田付けが終了して半田の温度が凝固点183°Cより
低下すると、フットプリント105のピッチとリード1
03のピッチとの膨張時の差が、概ねそのまま保持され
たまま固着されてしまう。これにより、ピッチが微細な
だけに、リードと、このリードの隣接リードに対向する
フットプリントとが接触する危険性が生じる。
【0010】また、リード103には金メッキが施され
ているが、図11(A)に示すように、金メッキの厚さ
が厚い(例えば、2.4μm)と、金が半田に充分溶け
込んで、半田の融点が高くなる。その結果、半田の濡れ
が悪くなり、半田がリード103に付きづらくなる。逆
に、図11(B)に示すように、金メッキの厚さを極端
に薄く(例えば、0.8μm)すると、金が半田に余り
溶け込まないので、半田の融点が高くはならない。その
結果、半田の濡れが良くなるが、その代わりに半田がリ
ード103をはい上がってしまい、バックフィレット部
106を形成する半田量が減少する。そのため、バック
フィレット部106が応力に対して弱くなり接続信頼性
が低下する。
【0011】一方、金メッキの厚さを、どの位置でも常
時一定にすることは難しく、したがって、適度な半田濡
れになる金メッキの厚みを確保することは、現実的では
ない。
【0012】また、放熱フィン102が密着された表面
実装部品100は、熱容量が大きいため、リフロ法によ
り半田付けを行おうとすると、表面実装部品100付近
だけが温度低下してしまい、良好な半田付けができな
い。これを避けるために、半田の温度を上げると、今度
は表面実装部品100以外の部品を破壊してしまう恐れ
がある。そうしたことを考慮して、表面実装部品100
のリードだけを局部的に加熱する装置であるギャングボ
ンディングツールを使用したギャングボンディング法が
ある。この方法では、通常、予めフットプリントに半田
を付着してしまうプリコート法が用いられる。
【0013】ところで、図12に示すように、リード1
03のうちの特定のリード103a,103b(例え
ば、電源供給用リード)の幅が一般のリードの幅よりも
広い場合に、対向のフットプリント105a,105b
の幅も、特定のリード103a,103bの幅と同じに
したとする。そして、ギャングボンディング法により半
田付けを行うべく、プリコート法により、フットプリン
ト105a,105bに半田を形成すると、フットプリ
ント105a,105bに形成された半田は、幅の狭い
他のフットプリントに形成された半田よりも高く(膜厚
が厚く)なってしまう。この状態で、ギャングボンディ
ングツール107によって半田を加熱すると、幅の狭い
他のリードにおいて対向のフットプリントとの接続がで
きなかったり、あるいはフットプリント105a,10
5bの上の半田が、隣接の幅の狭いフットプリントの方
へ流れ出て、絶縁不良が発生したりする可能性がある。
【0014】本発明はこのような点に鑑みてなされたも
のであり、プリント配線板との熱膨張率の違いに伴って
半田接合部に発生するクラックが所定寿命期間前に発生
することの防止を図ったQFP型半導体表面実装部品を
提供することを第1の目的とする。
【0015】また、本発明は、熱膨張率の違いに伴い、
半田付け後に、QFP型半導体表面実装部品のリードと
フットプリントとの間に生じる位置ずれの発生を防止し
たプリント配線板を提供することを第2の目的とする。
【0016】また、本発明は、リードの金メッキの厚さ
が不安定でも安定した半田接合を可能にしたQFP型半
導体表面実装部品を提供することを第3の目的とする。
また、本発明は、プリコートした後、ギャングボンディ
ング法により半田付けを行うときに生じる接続不良の発
生の防止を図ったプリント配線板を提供することを第4
の目的とする。
【0017】
【課題を解決するための手段】本発明では上記第1の目
的を達成するために、図1(A)に示すように、材質が
FR−4(ガラスエポキシ)であるプリント配線板に実
装されるQFP型半導体表面実装部品が提供される。こ
のQFP型半導体表面実装部品は、材質がセラミックで
ある大型パッケージ1と、幅が150μm以下か、厚み
が150μm以下か、または、リードスタンドオフが
1.81mm以上かであり、材質がコバールであるリー
ド2とを有する。
【0018】また、上記第2の目的を達成するために、
図1(B)に示すように、QFP型半導体表面実装部品
がリフロ法により実装されるプリント配線板が提供され
る。このプリント配線板は、半田付け時の温度における
表面実装部品のリード3のピッチと、前記温度において
同じピッチになるように配置された複数のフットプリン
ト4を有する。
【0019】また、上記第3の目的を達成するために、
図1(A)に示すように、QFP型の半導体表面実装部
品が提供される。このQFP型の半導体表面実装部品
は、スタンドオフ形成部2aと平坦部2bとからそれぞ
れ構成される各リードを有し、スタンドオフ形成部2a
は、大型パッケージ1側に位置し、大型パッケージ1か
ら所定長さまでの上方部分だけ第1の所定厚みの金メッ
キが施され、この上方部分以外には第1の所定厚みより
も薄い第2の所定厚みの金メッキが施される。また、平
坦部2bは、スタンドオフ形成部2aに連なるととも
に、プリント配線板に接する側に位置し、第2の所定厚
みの金メッキが施される。
【0020】また、上記第4の目的を達成するために、
図1(C)に示すように、QFP型半導体表面実装部品
がギャングボンディング法により実装されるプリント配
線板が提供される。このプリント配線板は、QFP型半
導体表面実装部品の各リード5に対応し、QFP型半導
体表面実装部品の各リード平坦部の形状の大小とは関係
なく、同一形状に形成された複数のフットプリント6を
有する。
【0021】
【作用】まず、第1の目的を達成するQFP型半導体表
面実装部品において、材質がセラミックである大型パッ
ケージ1を備え、リード2の幅が150μm、厚みが1
50μm、リードスタンドオフが1.81mm、材質が
コバールであるQFP型半導体表面実装部品を、材質が
FR−4(ガラスエポキシ)であるプリント配線板に半
田付け実装した上で、これらに対して−65°C〜12
5°CのJIS規格化された所定の温度サイクル試験を
繰り返し100回行ったが、この結果、半田接続部分
(バックフィレット部)にクラックが発生しなかった。
【0022】したがって、材質がセラミックである大型
パッケージ1を備えたQFP型半導体表面実装部品のリ
ード2の形状は、幅が150μm以下か、厚みが150
μm以下か、または、リードスタンドオフが1.81m
m以上かであることが、クラックを発生させない必要条
件と判断できる。
【0023】また、第2の目的を達成するプリント配線
板において、表面実装部品のリード3のピッチとフット
プリント4のピッチとが、半田付け時の温度において同
一になり、その配置関係のままに半田が凝固するので、
リード3とフットプリント4との位置ずれが生じない。
【0024】また、第3の目的を達成するQFP型の半
導体表面実装部品において、半田の溶融時に、リードの
平坦部2bおよびスタンドオフ形成部2aの下方部分に
対しては半田の濡れが良く、一方、スタンドオフ形成部
2aの上方部分に対しては半田の濡れが悪い。金メッキ
の第1の所定厚みと第2の所定厚みとの間には大きな差
があるので、譬えリードの金メッキの厚さが不安定で
も、安定した半田接合が可能となる。
【0025】また、第4の目的を達成するプリント配線
板において、複数のフットプリント6の各形状が、QF
P型半導体表面実装部品の各リード平坦部の形状の大小
とは関係なく同一形状に形成されるので、各フットプリ
ント6にプリコートされた半田の高さ(膜厚)は同一に
なる。したがって、ギャングボンディング法により半田
付けが行われても、接続不良の発生はない。
【0026】
【実施例】まず、サイズ40(W)×40(L)×3
(H)mmのセラミック素材からなるパッケージを有し
たQFP型半導体表面実装部品を、素材FR−4からな
るプリント配線板に実装し、外部環境温度を繰り返し変
化させた場合に半田接合部に生じるクラックについて、
その実験結果を説明する。特に、この実験では、応力シ
ミュレーションと温度サイクル試験により、接続信頼性
が確保できるリード形状について調査した。なお、QF
P型半導体表面実装部品のリードのピッチは0.35ピ
ッチ、リード材質はコバールとし、また、リードの製造
上の制約より、リード幅を150μm、リードフォーミ
ング形状を図8に示す形状に固定し、リード厚さおよび
リードスタンドオフ寸法をパラメータとした。
【0027】まず、応力シミュレーションに関しては、
シミュレーションツールを使用し、3次元有限要素法に
より、the von Mises 応力値を計算した。すなわち、ま
ず、−65°C〜125°Cの温度サイクル試験を想定
し、温度125°Cのときの、表面実装部品のパッケー
ジとプリント配線板との間の熱膨張の不整合量をゼロに
設定する。実際には、半田の温度が半田の凝固点183
°Cより僅か低下しただけで、既に熱膨張の不整合が発
生しているが、シミュレーションの簡易化のため、温度
サイクル試験の最高温度125°Cのとき、熱膨張の不
整合量をゼロに設定する。つぎに、半田温度が125°
Cから−65°Cへ向けて190°Cの変化をしたとき
の表面実装部品のパッケージとプリント配線板との間の
熱膨張の不整合量を計算する。その際、パッケージのコ
ーナ部のリードの位置における不整合量と、パッケージ
の1辺の中央部のリードの位置における不整合量とを計
算する。そして、これらの不整合量をリードとパッケー
ジとの接合部に変位量として与え、その時に発生する t
he von Mises 応力値を、リード厚さおよびリードスタ
ンドオフ寸法をパラメータにして計算した。こうして得
られた値を図2および図3に示す。
【0028】図2は、リード厚さを150μmに固定し
て、リードスタンドオフを変化させたときの、パッケー
ジのコーナ部および中央部のリードにおける最大応力値
を示すグラフである。曲線11が、パッケージのコーナ
部のリードにおける最大応力値を示し、曲線12が、パ
ッケージの1辺の中央部のリードにおける最大応力値を
示す。この図から分かるように、パッケージのコーナ部
のリードに発生する最大応力値が、パッケージの1辺の
中央部のリードに発生する最大応力値より大きい。ま
た、最大応力値を減少させるには、リードスタンドオフ
を増加させる必要がある。
【0029】図3は、リードスタンドオフを1.52m
mに固定して、リード厚さを変化させたときの、パッケ
ージのコーナ部および中央部のリードにおける最大応力
値を示すグラフである。曲線13が、パッケージのコー
ナ部のリードにおける最大応力値を示し、曲線14が、
パッケージの1辺の中央部のリードにおける最大応力値
を示す。この図からも、パッケージのコーナ部のリード
に発生する最大応力値が、パッケージの1辺の中央部の
リードに発生する最大応力値より大きいことが分かる。
なお、図から分かるように、最大応力値を減少させるに
は、リード厚さを減少させる必要がある。
【0030】つぎに、温度サイクル試験に関しては、リ
ード厚さおよびリードスタンドオフを各種設定した表面
実装部品を半田付けしたプリント配線板に対して、JI
S規格に規定される−65°C〜125°Cの温度サイ
クル試験を100サイクル前後実施し、半田接合部にク
ラックが発生しているか否かを調査した。なお、この温
度サイクル試験を100サイクル行なって、半田接合部
にクラックが発生していなければ、一応の寿命は保証さ
れて半田の接続信頼性は確保されていると判断すること
にする。また、クラックの発生は、最大クラック長が1
00μmに達した状態をもって発生したと判断する。
【0031】この結果、最初にクラックが観察される場
所は、パッケージのコーナ部のリードにおける半田のバ
ックフィレット部であり、これは、シミュレーションに
よる最大応力箇所と一致している。そして、クラックの
発生臨界点を、最大応力および温度サイクル試験のサイ
クル数に対してプロットしてみた。
【0032】図4は、このクラックの発生臨界を示すグ
ラフである。すなわち、横軸に、リード厚さおよびリー
ドスタンドオフに応じて算出される最大応力値の対数を
とり、縦軸に温度サイクル試験のサイクル数の対数をと
った。そして、クラックの発生したケースと発生しなか
ったケースとの境界に線を引いたら図のように直線15
が得られた。図の直線15の右側がクラックの発生する
領域、左側がクラックの発生しない領域である。
【0033】この直線15は、サイクル数をN、最大応
力をσとすると、下記式(1)で表わされる。
【0034】
【数1】 N=C×σ-n ・・・(1) ただし、C,nは定数である。
【0035】この式(1)は Coffin-Manson 型の熱疲
労寿命式に一致しており、したがって、この調査で行な
った応力シミュレーションでも、ほぼ正確な寿命予測を
行うことができることが分かる。
【0036】図4から分かるように、温度サイクル試験
を100サイクル実行してもクラックが発生しない最大
応力値は16.7kg/mm2 以下である。すなわち、
パッケージのコーナ部のリードの応力値が16.7kg
/mm2 以下になるようなリード形状を選択すれば、−
65°C〜125°Cの温度サイクルを100サイクル
行うような環境でも半田接合部にクラックは発生せず、
半田の接続信頼性が確保できることになる。
【0037】図2において、最大応力が16.7kg/
mm2 のときの、パッケージのコーナ部のリードのリー
ドスタンドオフは1.81mmである。したがって、リ
ード幅が150μm、リード厚みが150μmであると
きに半田の接続信頼性を確保するには、リードスタンド
オフが1.81mm以上であることが必要であることが
分かる。また、このことから、リード幅が150μm、
リードスタンドオフが1.81mmであるときに半田の
接続信頼性を確保するには、リード厚みが150μm以
下であることが必要であることが分かる。
【0038】なお、上記式(1)において、QFP型半
導体表面実装部品のパッケージ材質がセラミックであ
り、パッケージの1辺の長さが40mmであり、リード
の幅が150μm、厚みが150μm、リードスタンド
オフが1.81mm、かつ材質がコバールであり、QF
P型半導体表面実装部品が実装されるプリント配線板の
材質が、FR−4(ガラスエポキシ)である場合、上記
定数Cは、2.25×108 、上記定数nは、5.19
となる。
【0039】なお、以上の調査ではQFP型半導体表面
実装部品のパッケージの1辺の長さは40mmであった
が、約36〜40mmにおいて、同じ結果が得られる。
本発明では、約36〜40mmのサイズのパッケージを
大型パッケージと呼ぶ。
【0040】以上のことから、QFP型半導体表面実装
部品のリード構造を設計するには、まず、温度サイクル
の繰り返し回数Nを設定する。この回数Nは保証の対象
となる寿命に相当する。つぎに、この設定された回数N
を基にして、上記式(1)に従ってリードに生じるシミ
ュレーション応力値σを算出する。そして、設計しよう
とするリード構造からシミュレーション応力値を算出
し、この算出値を、シミュレーション応力値σと比較
し、算出値が、シミュレーション応力値σ以下であれ
ば、設定された温度サイクルの繰り返し回数Nまではク
ラックが発生しないことが保証される。言い換えれば、
シミュレーション応力値σを求め、このシミュレーショ
ン応力値σ以下の応力しか発生しないような構造のリー
ドを設計するようにすればよい。
【0041】つぎに、熱膨張係数差に起因する位置ずれ
を抑制するようなプリント配線板の実施例を説明する。
例えば、セラミックパッケージを有し、リードピッチ
0.4mm、パッケージサイズ39.64mm、パッケ
ージ1辺のリード両端距離31.60mm、リード数3
20ピンのQFP型半導体表面実装部品を、素材FR−
4のプリント配線板にリフロ法により半田付けする場
合、予想されるフットプリントとリードとのずれ量は、
次式(2)で表される。このずれ量は、パッケージ1辺
に配置される80ピン分のずれ量である。
【0042】
【数2】 ずれ量=(半田融点温度−常温)×熱膨張係数差×リード両端距離・・(2) セラミックの熱膨張係数が6.5×10-6/°C、素材
FR−4の熱膨張係数が14×10-6/°Cであるの
で、この式(2)は次のようになる。
【0043】
【数3】ずれ量=(183−25)×(14×10-6
6.5×10-6)×31.60 =37.5μm このずれ量を考慮して、図5に示すように、プリント配
線板のフットプリントのピッチを設定する。すなわち、
パッケージ1辺当たりのリード数は80ピンであるの
で、フットプリントのピッチを0.46μm(=37.
5μm/80ピン)だけ狭く予め設定すれば、位置ずれ
は発生しないことになる。
【0044】図5(A)は、半田付け前のリードおよび
本発明に係るフットプリントの位置を示す図である。す
なわち、QFP型半導体表面実装部品のピッチ0.4m
mのリード21a〜21fに対して、プリント配線板2
2に399.54μm(=400−0.46)ピッチの
フットプリント22a〜22fを設ける。そして、フッ
トプリント22a〜22fにプリコートするか、または
クリーム半田を塗布した後、リフロ法により半田付けす
ると、リード21a〜21fとフットプリント22a〜
22fとの位置関係は、図5(B)に示すようになる。
そして、この位置関係のまま半田が凝固するので、リー
ド21a〜21fとフットプリント22a〜22fとの
間のずれは発生せず、従来のような絶縁信頼性の劣化を
防止できる。
【0045】つぎに、安定した半田接合を形成するため
のQFP型半導体表面実装部品のリード構造の実施例を
説明する。図6は、本発明に係るQFP型半導体表面実
装部品のリードの断面図である。すなわち、リード31
をリード平坦部31aとリードスタンドオフ形成部31
bとから構成する。リード平坦部31aは、プリント配
線板35に設けられたフットプリント36に対向する平
坦部分であり、リードスタンドオフ形成部31bは、Q
FP型半導体表面実装部品のパッケージ34側の立ち上
がり部分である。更に、リードスタンドオフ形成部31
bを上方部分と下方部分とから構成する。上方部分と下
方部分との境界位置は、リード平坦部31aからほぼ
0.3mmの位置とする。そして、リード平坦部31a
およびリードスタンドオフ形成部31bの下方部分には
厚さ0.8μmの金メッキ33を施し、リードスタンド
オフ形成部31bの上方部分には厚さ2.4μmの標準
仕様の金メッキ32を施す。
【0046】このような構成において半田付けを行う
と、半田37は、リード平坦部31aおよびリードスタ
ンドオフ形成部31bの下方部分に対しては濡れが良
く、リードスタンドオフ形成部31bの上方部分に対し
ては濡れが悪い。このため、半田37は、リード平坦部
31aおよびリードスタンドオフ形成部31bの下方部
分の表面に充分に広がって接合を行うが、リードスタン
ドオフ形成部31bの上方部分には広がらず、したがっ
て、バックフィレット部の半田量が不足することもな
く、接続信頼性が充分確保できる。
【0047】なお、リード平坦部31aおよびリードス
タンドオフ形成部31bの下方部分に施される金メッキ
の厚さは、0.8μm以下が好ましいが、リードスタン
ドオフ形成部31bの上方部分に施される金メッキの厚
さ2.4μmよりも薄ければ、本発明の効果は期待でき
る。また、リードスタンドオフ形成部31bの上方部分
に施される金メッキの厚さは、2.4μm以上であって
もよい。さらに、上方部分と下方部分との境界位置は、
上記0.3mmの位置に限定されるものではなく、リー
ドスタンドオフ形成部31b上の他の位置でもよい。
【0048】つぎに、プリコートした後、ギャングボン
ディング法により半田付けを行うときに生じる接続不良
の発生を防止するためのプリント配線板の実施例を説明
する。
【0049】図7は、本発明に係るプリント配線板を示
す側面図である。すなわち、プリント配線板41にフッ
トプリント43a〜43jを設ける。これらのフットプ
リント43a〜43jは、QFP型半導体表面実装部品
の各リードの平坦部42a〜42hの大きさには無関係
に同じ大きさのフットプリントとする。すなわち、リー
ド平坦部42a,42hは、他のリード平坦部42b〜
42gよりも大きいが、リード平坦部42aには、フッ
トプリント43c〜43hとそれぞれ同じ大きさのフッ
トプリント43a,43bを対向させ、同様に、リード
平坦部42hには、フットプリント43c〜43hとそ
れぞれ同じ大きさのフットプリント43i,43jを対
向させるようにする。これにより、フットプリント43
a〜43jには、同じ高さ(膜厚)の半田がプリコート
され、したがって、ギャングボンディングツール44で
半田付けを行なった際に、すべてのリード平坦部42a
〜42hがフットプリント43a〜43jに接合され、
接続不良が回避できる。
【0050】なお、上記実施例では、大きなリード平坦
部に分割された2つのフットプリントが対応するように
なっているが、対応するフットプリントの数は3つ以上
でも、また1つであってもよい。
【0051】
【発明の効果】以上説明したように本発明では、所定寿
命期間内での接続信頼性が確保できるための、リード形
状を決める基準を明らかにした。これにより、接続信頼
性のあるQFP型半導体表面実装部品が簡単に設計でき
る。
【0052】また、所定の温度サイクル試験において、
シミュレーションでの発生応力とクラックが発生するサ
イクル数(寿命)との関係を明らかにした。これによ
り、接続信頼性の要求に対するシミュレーションでの発
生応力の要求値を簡易に求めることが可能となる。
【0053】また、プリント配線板に、半田溶融時のリ
ードピッチと同じピッチのフットプリントを設けるよう
にした。これにより、QFP型半導体表面実装部品のパ
ッケージとプリント配線板との間に熱膨張率の差があっ
ても、半田凝固後の絶縁信頼性を確保できる。
【0054】また、部分的にリードの金メッキの厚さを
薄くすることにより、半田接合部に良好なバックフィレ
ットを形成することができ、接続信頼性が向上する。ま
た、リード平坦部の大きさに関係なく、一律に同じ大き
さのフットプリントをプリント配線板に設けるようにす
ることにより、ギャングボンディング法によって半田付
けを行なった時に、半田の接続信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の原理説明図であり、(A)はQFP型
半導体表面実装部品のリード構成を示し、(B),
(C)はプリント配線板のフットプリント構成を示す。
【図2】リードスタンドオフを変化させたときの最大応
力値を示すグラフである。
【図3】リード厚さを変化させたときの最大応力値を示
すグラフである。
【図4】クラックの発生臨界を示すグラフである。
【図5】フットプリントの設定方法を示す図であり、
(A)は、半田付け前のリードおよびフットプリントの
位置を示し、(B)は、半田付け後のリードおよびフッ
トプリントの位置を示す。
【図6】QFP型半導体表面実装部品のリードの断面図
である。
【図7】プリント配線板を示す側面図である。
【図8】QFP型半導体表面実装部品の外観図である。
【図9】リードの半田付け部の側面図である。
【図10】従来のフットプリントを示す図であり、
(A)は、半田付け前のリードおよびフットプリントの
位置を示し、(B)は、半田付け後のリードおよびフッ
トプリントの位置を示す。
【図11】従来のリードの半田濡れを説明する図であ
り、(A)は金メッキが厚い場合の側面図であり、
(B)は金メッキが薄い場合の側面図である。
【図12】従来のフットプリントを示す図である。
【符号の説明】
1 大型パッケージ 2 リード 2a リードのスタンドオフ形成部 2b リードの平坦部 3 リード 4 フットプリント 5 リード 6 フットプリント
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年11月8日
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 表面実装型半導体装置及びプリント配
線板
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表面実装型半導体装置
およびこの半導体装置が実装されるプリント配線板に関
し、特に、ATM(Asynchronous Transfer Mode) 通信
システムに使用されるATMスイッチLSI等の多ピン
・微細ピッチ・大型パッケージの表面実装型半導体装置
のリード構造およびこの半導体装置が実装されるプリン
ト配線板に関する。
【0002】近年、マルチメディア化が新しい段階を迎
え、高速かつ広帯域な情報を扱える次世代情報通信基盤
の確立への要求が高まりつつある。このような要求に応
える、拡張性と融通性に富むATM通信システムが脚光
をあびている。このATM通信システムを支えるものの
1つに、ATMスイッチLSIがある。
【0003】ATMスイッチはATMのまま回線交換を
行う回線交換スイッチであり、これがIC化されて、Q
FP(Quad Flat Package)型の表面実装LSIとなって
いる。QFP型表面実装LSIは、ATMスイッチが高
速広帯域の信号処理や規模拡張性を求められるのに伴
い、大型化し、また高発熱化している。こうした大型
化、高発熱化したQFP型表面実装LSIに対応した実
装技術の検討が進められている。
【0004】なお、本発明は、QFP型の表面実装LS
Iに限らず、表面実装型半導体装置全般に応用可能な技
術である
【0005】
【従来の技術】ATMスイッチ用のQFP型表面実装L
SIとして、従来、図4に示すように、端子数396ピ
ン、端子ピッチ0.35mm、パッケージサイズ40×
40mmという多ピン・微細ピッチ・大型パッケージの
QFP型半導体表面実装部品100が作られている。こ
うした表面実装部品100は発熱量が多いため、パッケ
ージ101が熱伝導性のよいセラミック素材から構成さ
れ、このパッケージ101に放熱フィン102が密着さ
れる構成となっている。
【0006】一方、図5に示すように、この表面実装部
品100が実装されるプリント配線板104は、FR−
4というガラスエポキシ素材から構成されることが多
く、このプリント配線板104にQFP型半導体表面実
装部品100が、リフロ法またはギャングボンディング
法により半田付けされる。この半田付けの結果、表面実
装部品100のリード103と、プリント配線板104
に設けられたフットプリント105とは、溶融後に凝固
した半田(図中、ハッチングで示す部分)によって固着
される。なお、この凝固半田のうちで、リード103の
立ち上がり部分とフットプリント105との間の部分1
06をバックフィレット部という。また、表面実装部品
100のリード103には、良好な半田付けを可能とす
るために、通常、厚み2.4μmの金メッキが施され
る。
【0007】
【発明が解決しようとする課題】ところで、表面実装部
品100のリード103に設けられた金メッキ層では
図6(A)に示すように、金メッキ層の厚さが厚い(例
えば、2.4μm)と、金が半田に充分溶け込んで、半
田の融点が高くなる。その結果、半田の濡れが悪くな
り、半田がリード103に付きづらくなる。逆に、図6
(B)に示すように、金メッキ層の厚さを極端に薄く
(例えば、0.8μm)すると、金が半田に余り溶け込
まないので、半田の融点が高くはならない。その結果、
半田の濡れが良くなるが、その代わりに半田がリード1
03をはい上がってしまい、バックフィレット部を形成
する半田量が減少する。そのため、バックフィレット部
が応力に対して弱くなり接続信頼性が低下する。
【0008】なお、金メッキ層の厚さを、リード103
のどの位置でも常時一定にすることは難しく、したがっ
て、適度な半田濡れになる金メッキ層の厚みを確保する
ようにすることは、現実的ではない。
【0009】また、表面実装部品100のパッケージ1
01の素材であるセラミックと、プリント配線板104
の素材であるガラスエポキシとは、熱膨張率が異なって
いる。そのため、リード103と、対応のフットプリン
ト105との間に位置ずれが発生するという問題があ
る。
【0010】すなわち、図7(A)に示すように、ま
ず、フットプリント105のピッチが、リード103の
ピッチと同じピッチに印刷されて、互いに対向するよう
に位置づけられる。そして、半田付けを行う前に、フッ
トプリント105に半田がプリコートされるか、または
クリーム半田が塗布される。
【0011】つぎに、半田付けを行うべく表面実装部品
100およびプリント配線板104が加熱されると、
(B)に示すように、プリント配線板104の方が熱
膨張率が大きいので、フットプリント105のピッチ
が、リード103のピッチよりも大きくなる。そして、
半田付けが終了して半田の温度が凝固点183°Cより
低下すると、フットプリント105のピッチとリード1
03のピッチとの膨張時の差が、概ねそのまま保持され
たまま固着されてしまう。これにより、ピッチが微細で
あるだけに、リードと、このリードの隣接リードに対向
するフットプリントとが接触する危険性が生じる。
【0012】また、放熱フィン102が密着された表面
実装部品100は、熱容量が大きいため、リフロ法によ
り半田付けを行おうとすると、表面実装部品100付近
だけが温度低下してしまい、良好な半田付けができな
い。これを避けるために、半田の温度を上げると、今度
は表面実装部品100以外の部品を破壊してしまう恐れ
がある。そうしたことを考慮して、表面実装部品100
のリードだけを局部的に加熱する装置であるギャングボ
ンディングツールを使用したギャングボンディング法が
ある。この方法では、通常、予めフットプリントに半田
を付着させてしまうプリコート法が用いられる。
【0013】ところで、図8に示すように、リード10
3のうちの特定のリード103a,103b(例えば、
電源供給用リード)の幅が一般のリードの幅よりも広い
場合に、対向のフットプリント105a,105bの幅
も、特定のリード103a,103bの幅と同じにした
とする。そして、ギャングボンディング法により半田付
けを行うべく、プリコート法により、フットプリント1
05a,105bに半田を形成すると、フットプリント
105a,105bに形成された半田は、幅の狭い他の
フットプリントに形成された半田よりも高く(膜厚が厚
く)なってしまう。この状態で、ギャングボンディング
ツール107によって半田を加熱すると、幅の狭い他の
リードにおいて対向のフットプリントとの接続ができな
かったり、あるいはフットプリント105a,105b
の上の半田が、隣接の幅の狭いフットプリントの方へ流
れ出て、絶縁不良が発生したりする危険性がある。
【0014】本発明はこのような点に鑑みてなされたも
のであり、リードの金メッキ層の厚さに起因する半田接
合の不安定さを解消した表面実装型半導体装置を提供す
ることを第1の目的とする。
【0015】また、本発明は、半田付けに、表面実装
型半導体装置のリードとフットプリントとの間に位置ず
発生することを防止したプリント配線板を提供する
ことを第2の目的とする。
【0016】また、本発明は、プリコートした後、ギャ
ングボンディング法により半田付けを行うときに生じる
接続不良の発生の防止を図ったプリント配線板を提供す
ることを第3の目的とする。
【0017】
【課題を解決するための手段】本発明では上記第1の目
的を達成するために、図1に示すように、プリント配線
板15に半田付けされる表面実装型半導体装置におい
、パッケージ14から延びたリード11のパッケージ
14側を構成し、表面に第1の所定厚みの金メッキ層1
2を備えたリード第1部分と、パッケージ14から延び
たリード11の、リード第1部分に連なる先端側を構成
し、表面に第1の所定厚みよりも薄い第2の所定厚みの
金メッキ層13を備えたリード第2部分とを有すること
を特徴とする表面実装型半導体装置が提供される。
【0018】また、上記第2の目的を達成するために、
図2に示すように、表面実装型半導体装置がリフロ法に
より実装されるプリント配線板が提供される。このプリ
ント配線板は、半田付け時の温度におけるピッチ
の温度における表面実装型半導体装置のリード21a〜
21fのピッチと同じになるように設定された複数のフ
ットプリント22a〜22fを有する。
【0019】また、上記第3の目的を達成するために、
図3に示すように、表面実装型半導体装置がギャングボ
ンディング法により実装されるプリント配線板が提供さ
れる。このプリント配線板は、表面実装型半導体装置の
各リードのプリント配線板に対向する面(リード平坦部
32a〜32h)の形状とは無関係に、同一形状に形成
された複数のフットプリント33a〜33jを有する。
【0020】
【作用】まず、図1において、半田の溶融時に、比較的
に薄い第2の所定厚みの金メッキ層13を備えたリード
第2部分に対しては半田の濡れが良く、一方、比較的に
厚い第1の所定厚みの金メッキ層12を備えたリード第
1部分に対しては半田の濡れが悪い。これによって、半
田17は、リード第2部分の表面に充分に広がって接合
を行うが、リード第1部分には広がらず、したがって、
バックフィレット部の半田量が不足することもなく、接
続信頼性が充分確保できる。また、金メッキ層12の第
1の所定厚みと金メッキ層13の第2の所定厚みとの間
に、大きな差を設けることにより、譬えリードの金メッ
キ層の厚さが不安定でも、安定した半田接合が可能とな
る。
【0021】また、図2において、表面実装型半導体装
置のリード21a〜21fのピッチとフットプリント2
2a〜22fのピッチとが、半田付け時の温度において
同一になり、その配置関係のままに半田が凝固するの
で、リード21a〜21fとフットプリント22a〜2
2fとの間に位置ずれが生じない。
【0022】また、図3において、複数のフットプリン
ト33a〜33jの各形状が、表面実装型半導体装置の
各リードの平坦部32a〜32hの形状の大小とは関係
なく同一形状に形成されるので、各フットプリント33
a〜33jにプリコートされた半田の高さ(膜厚)は同
一になる。したがって、ギャングボンディング法により
半田付けが行われても、接続不良が発生しない。
【0023】
【実施例】以下、本発明の実施例を図面を参照して説明
する。まず、安定した半田接合を形成するための表面実
装型半導体装置のリード構造の実施例を説明する。
【0024】図1は、本発明に係るQFP型半導体表面
実装部品のリードの断面図である。すなわち、リード
をリード平坦部11aとリードスタンドオフ形成部
1bとから構成する。リード平坦部11aは、プリント
配線板15に設けられたフットプリント16に対向する
平坦部分であり、リードスタンドオフ形成部11bは、
QFP型半導体表面実装部品のパッケージ14側の立ち
上がり部分である。更に、リードスタンドオフ形成部
1bを上方部分と下方部分とから構成する。上方部分と
下方部分との境界位置は、リード平坦部11aからほぼ
0.3mmの位置とする。そして、リード平坦部11a
およびリードスタンドオフ形成部11bの下方部分には
厚さ0.8μmの金メッキ層13を設け、リードスタン
ドオフ形成部11bの上方部分には厚さ2.4μmの標
準仕様の金メッキ層12を設ける
【0025】このような構成において半田付けを行う
と、半田17は、リード平坦部11aおよびリードスタ
ンドオフ形成部11bの下方部分に対しては濡れが良
く、リードスタンドオフ形成部11bの上方部分に対し
ては濡れが悪い。このため、半田17は、リード平坦部
11aおよびリードスタンドオフ形成部11bの下方部
分の表面に充分に広がって接合を行うが、リードスタン
ドオフ形成部11bの上方部分には広がらず、したがっ
て、バックフィレット部の半田量が不足することもな
く、接続信頼性が充分確保できる。
【0026】なお、リード平坦部11aおよびリードス
タンドオフ形成部11bの下方部分に設けられる金メッ
の厚さは、0.8μm以下が好ましいが、リードス
タンドオフ形成部11bの上方部分に設けられる金メッ
の厚さ2.4μmよりも薄ければ、本発明の効果は
期待できる。また、リードスタンドオフ形成部11b
上方部分に設けられる金メッキの厚さは、2.4μm
以上であってもよい。さらに、上方部分と下方部分との
境界位置は、上記0.3mmの位置に限定されるもので
はなく、リードスタンドオフ形成部11b上の他の位置
でもよい。
【0027】つぎに、熱膨張係数差に起因する位置ずれ
を抑制するプリント配線板の実施例を説明する。例え
ば、セラミックパッケージを有し、リードピッチ0.4
mm、パッケージサイズ39.64mm、パッケージ1
辺のリード両端距離31.60mm、リード数320ピ
ンのQFP型半導体表面実装部品を、素材FR−4のプ
リント配線板にリフロ法により半田付けする場合、予想
されるフットプリントとリードとのずれ量は、次式
(1)で表される。このずれ量は、パッケージ1辺に配
置される80ピン分のずれ量である。
【0028】
【数1】 ずれ量=(半田融点温度−常温)×熱膨張係数差×リード両端距離・・(1) セラミックの熱膨張係数が6.5×10-6/°C、素材
FR−4の熱膨張係数が14×10-6/°Cであるの
で、この式(1)は次のようになる。
【0029】
【数2】 ずれ量=(183−25)×(14×10-6−6.5×10-6)×31.60 =37.5μm ・・(2) このずれ量を考慮して、図2に示すように、プリント配
線板のフットプリントのピッチを設定する。すなわち、
パッケージ1辺当たりのリード数は80ピンであるの
で、フットプリントのピッチを0.46μm(=37.
5μm/80ピン)だけ狭く予め設定すれば、位置ずれ
は発生しないことになる。
【0030】図2(A)は、半田付け前のリードおよび
本発明に係るフットプリントの位置を示す図である。す
なわち、QFP型半導体表面実装部品のピッチ0.4m
mのリード21a〜21fに対して、プリント配線板2
2に399.54μm(=400−0.46)ピッチの
フットプリント22a〜22fを設ける。そして、フッ
トプリント22a〜22fにプリコートするか、または
クリーム半田を塗布した後、リフロ法により半田付けす
ると、リード21a〜21fとフットプリント22a〜
22fとの位置関係は、図2(B)に示すようになる。
そして、この位置関係のまま半田が凝固するので、リー
ド21a〜21fとフットプリント22a〜22fとの
間のずれは発生せず、従来のような絶縁信頼性の劣化を
防止できる。
【0031】なお、この実施例では、QFP型半導体表
面実装部品のパッケージがセラミックで構成され、プリ
ント配線板がガラスエポキシから構成される場合を例に
して説明したが、本発明においてはパッケージおよびプ
リント配線板の各素材が特定なものである必要はなく、
また、パッケージの素材の膨張率がプリント配線板の素
材の膨張率よりも大きい場合にも適用できるものであ
る。
【0032】つぎに、プリコートした後、ギャングボン
ディング法により半田付けを行うときに生じる接続不良
の発生を防止するためのプリント配線板の実施例を説明
する。
【0033】図3は、本発明に係るプリント配線板を示
す側面図である。すなわち、プリント配線板31にフッ
トプリント33a〜33jを設ける。これらのフットプ
リント33a〜33jは、QFP型半導体表面実装部品
の各リードの平坦部32a〜32hの大きさには無関係
に同じ大きさのフットプリントとする。すなわち、リー
ド平坦部32a,32hは、他のリード平坦部32b〜
32gよりも大きいが、リード平坦部32aには、フッ
トプリント33c〜33hとそれぞれ同じ大きさのフッ
トプリント33a,33bを対向させ、同様に、リード
平坦部32hには、フットプリント33c〜33hとそ
れぞれ同じ大きさのフットプリント33i,33jを対
向させるようにする。これにより、フットプリント33
a〜33jには、同じ高さ(膜厚)の半田がプリコート
され、したがって、ギャングボンディングツール34
半田付けを行なった際に、すべてのリード平坦部32a
〜32hがフットプリント33a〜33jに接合され、
接続不良回避できる。
【0034】なお、図3に示す実施例では、大きなリー
ド平坦部に分割された2つのフットプリントが対応する
ようになっているが、対応するフットプリントの数は3
つ以上でも、また1つであってもよい。
【0035】また、上記のいずれの実施例もQFP型半
導体表面実装部品を例として挙げているが、本発明はこ
れに限定されるものではなく、表面実装型半導体装置一
般に適用され得るものである。
【0036】
【発明の効果】以上説明したように本発明では、プリン
ト配線板に接するリードの先端側の金メッキ層の厚さ
を、リードの根元側の金メッキ層の厚さよりも薄くする
ことにした。これにより、半田接合部に良好なバックフ
ィレットを形成することができ、接続信頼性が向上す
る。
【0037】また、プリント配線板に、半田溶融時にお
いてリードピッチと同じピッチになるようにフットプリ
ントを設けるようにした。これにより、表面実装型半導
体装置のパッケージとプリント配線板との間に熱膨張率
の差があっても、半田凝固後の絶縁信頼性を確保でき
る。
【0038】また、リード平坦部の大きさに関係なく、
一律に同じ大きさのフットプリントをプリント配線板に
設けるようにしたこれにより、ギャングボンディング
法によって半田付けを行なった時に、半田の接続信頼性
が向上する。
【図面の簡単な説明】
【図1】QFP型半導体表面実装部品のリードの断面図
である。
【図2】(A)は、半田付け前のリードおよびフットプ
リントの位置を示す図であり、(B)は、半田付け後の
リードおよびフットプリントの位置を示す図である。
【図3】フットプリントの設定方法を示す図である。
【図4】QFP型半導体表面実装部品の外観図である。
【図5】リードの半田付け部の側面図である。
【図6】(A)は、従来のリードの半田濡れを示し、
メッキ層が厚い場合の側面図であり、(B)は、従来の
リードの半田濡れを示し、金メッキ層が薄い場合の側面
図である。
【図7】(A)は、従来のフットプリントを示し、半田
付け前のリードおよびフットプリントの位置を示す図で
あり、(B)は、従来のフットプリントを示し、半田付
け後のリードおよびフットプリントの位置を示す図であ
る。
【図8】従来のフットプリントを示す図である。
【符号の説明】11 リード 12 金メッキ層 13 金メッキ層 14 パッケージ 15 プリント配線板 21a〜21f リード 22a〜22f フットプリント 32a〜32h リード平坦部 33a〜33j フットプリント
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 材質がFR−4(ガラスエポキシ)であ
    るプリント配線板に実装されるQFP型半導体表面実装
    部品において、 材質がセラミックである大型パッケージ(1)と、 幅が150μm以下か、厚みが150μm以下か、また
    は、リードスタンドオフが1.81mm以上かであり、
    材質がコバールであるリード(2)と、 を有することを特徴とするQFP型半導体表面実装部
    品。
  2. 【請求項2】 材質がFR−4(ガラスエポキシ)であ
    るプリント配線板に実装されるQFP型半導体表面実装
    部品において、 材質がセラミックである大型パッケージと、 パッケージコーナ部に位置し、幅が150μm、厚みが
    150μm、リードスタンドオフが1.81mm、かつ
    材質がコバールであるリードに発生するシミュレーショ
    ン応力値以下の値の応力しか発生しない構造のリード
    と、 を有することを特徴とするQFP型半導体表面実装部
    品。
  3. 【請求項3】 前記シミュレーション応力値は、16.
    7kg/mm2 であることを特徴とする請求項2記載の
    QFP型半導体表面実装部品。
  4. 【請求項4】 QFP型半導体表面実装部品のリード構
    造の設計方法において、 所定の温度サイクル試験の繰り返し回数Nを設定し、 前記設定された回数Nを基にして、所定の数式に従って
    リードに生じるシミュレーション応力値σを算出し、 前記算出されたシミュレーション応力値σ以下の応力し
    か発生しないようなリード構造を設計するリード構造の
    設計方法。
  5. 【請求項5】 前記所定の数式は、 N=C×σ-n(C,nは定数) であることを特徴とする請求項4記載のリード構造の設
    計方法。
  6. 【請求項6】 前記所定の温度サイクル試験が、−65
    °C〜125°CのJIS規格の温度サイクル試験であ
    り、前記QFP型半導体表面実装部品は、パッケージ材
    質がセラミックであり、パッケージの1辺の長さが40
    mmであり、リードの幅が150μm、厚みが150μ
    m、リードスタンドオフが1.81mm、かつ材質がコ
    バールであり、前記QFP型半導体表面実装部品が実装
    されるプリント配線板の材質は、FR−4(ガラスエポ
    キシ)である場合、前記定数Cは、2.25×108
    前記定数nは、5.19であることを特徴とする請求項
    5記載のリード構造の設計方法。
  7. 【請求項7】 QFP型の半導体表面実装部品におい
    て、 パッケージ(1)側に位置し、前記パッケージ(1)か
    ら所定長さまでの上方部分だけ第1の所定厚みの金メッ
    キが施され、前記上方部分以外には前記第1の所定厚み
    よりも薄い第2の所定厚みの金メッキが施されたリード
    のスタンドオフ形成部(2a)と、 前記スタンドオフ形成部(2a)に連なるとともに、プ
    リント配線板に接する側に位置し、前記第2の所定厚み
    の金メッキが施されたリードの平坦部(2b)と、 を有することを特徴とする半導体表面実装部品。
  8. 【請求項8】 前記第1の所定厚みは2.4μm以上で
    あり、前記第2の所定厚みは0.8μm以下であること
    を特徴とする請求項7記載の半導体表面実装部品。
  9. 【請求項9】 QFP型半導体表面実装部品がリフロ法
    により実装されるプリント配線板において、 半田付け時の温度における前記表面実装部品のリード
    (3)ピッチと、前記温度において同じピッチになるよ
    うに配置された複数のフットプリント(4)、を有する
    ことを特徴とするプリント配線板。
  10. 【請求項10】 QFP型半導体表面実装部品がギャン
    グボンディング法により実装されるプリント配線板にお
    いて、 前記QFP型半導体表面実装部品の各リード(5)に対
    応し、前記QFP型半導体表面実装部品の各リード平坦
    部の形状の大小とは関係なく、同一形状に形成された複
    数のフットプリント(6)を有することを特徴とするプ
    リント配線板。
  11. 【請求項11】 前記QFP型半導体表面実装部品の各
    リード平坦部のうちの大きい形状のリード平坦部に対し
    ては、前記複数のフットプリントのうちの複数のフット
    プリントが対応することを特徴とする請求項10記載の
    プリント配線板。
JP6048083A 1994-03-18 1994-03-18 表面実装型半導体装置及びプリント配線板 Withdrawn JPH07263610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6048083A JPH07263610A (ja) 1994-03-18 1994-03-18 表面実装型半導体装置及びプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6048083A JPH07263610A (ja) 1994-03-18 1994-03-18 表面実装型半導体装置及びプリント配線板

Publications (1)

Publication Number Publication Date
JPH07263610A true JPH07263610A (ja) 1995-10-13

Family

ID=12793440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6048083A Withdrawn JPH07263610A (ja) 1994-03-18 1994-03-18 表面実装型半導体装置及びプリント配線板

Country Status (1)

Country Link
JP (1) JPH07263610A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201282A (ja) * 2006-01-27 2007-08-09 Denso Corp 電子装置及び電子装置の製造方法
JP2015138899A (ja) * 2014-01-23 2015-07-30 株式会社デンソー 半導体装置および電子装置
JP2018121083A (ja) * 2018-05-01 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US10461020B2 (en) 2014-03-13 2019-10-29 Renesas Electronics Corporation Positional relationship among components of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201282A (ja) * 2006-01-27 2007-08-09 Denso Corp 電子装置及び電子装置の製造方法
JP2015138899A (ja) * 2014-01-23 2015-07-30 株式会社デンソー 半導体装置および電子装置
US10461020B2 (en) 2014-03-13 2019-10-29 Renesas Electronics Corporation Positional relationship among components of semiconductor device
US10796983B2 (en) 2014-03-13 2020-10-06 Renesas Electronics Corporation Positional relationship among components of semiconductor device
JP2018121083A (ja) * 2018-05-01 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5783865A (en) Wiring substrate and semiconductor device
US5317479A (en) Plated compliant lead
JP2002151224A (ja) 高密度コネクタ
US5115964A (en) Method for bonding thin film electronic device
JPH08288637A (ja) 電子部品および電子部品の半田付け方法
JPH07263610A (ja) 表面実装型半導体装置及びプリント配線板
JP2010034168A (ja) 電子部品ハンダ付け方法
JP3334958B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2003046211A (ja) 電子部品の実装構造
JP3651389B2 (ja) 電子部品の冷却構造およびこの冷却構造を有する電子回路装置
JP3360778B2 (ja) 半導体装置の半田付け方法
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JPH0349211A (ja) 電子部品
JPH0637438A (ja) 混成集積回路
JPH10144850A (ja) 接続ピンと基板実装方法
US20020008313A1 (en) Substrate mounting an integrated circuit pakage with a deformed lead
JPS61115343A (ja) 半導体集積回路
JPH07106491A (ja) ピングリッドアレイ部品とその実装方法
JPH0738225A (ja) 半導体装置及びその製造方法
JP3152482B2 (ja) 電子部品実装における半田形成方法
JPH07307545A (ja) 表面実装型の電子部品搭載用基板、及びクリップリードフレーム
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JP2000151056A (ja) パッケージ
JPH09260554A (ja) 半導体パッケージ
JPS6151945A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605