JP2873009B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2873009B2 JP2873009B2 JP63236155A JP23615588A JP2873009B2 JP 2873009 B2 JP2873009 B2 JP 2873009B2 JP 63236155 A JP63236155 A JP 63236155A JP 23615588 A JP23615588 A JP 23615588A JP 2873009 B2 JP2873009 B2 JP 2873009B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- thickness
- tab
- pellet
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超薄形パッケージ構造を備えた半導体装置
に適用して有効な技術に関するものである。
に適用して有効な技術に関するものである。
近年、ICカードや超薄形電子機器の普及に伴い、これ
らに実装される超薄形LSIパッケージの開発が進行して
いる。
らに実装される超薄形LSIパッケージの開発が進行して
いる。
上記超薄形LSIパッケージについては、例えば三菱電
機株式会社、1987年12月発行、トリプル・エー（TRIPLE
A）No.18の「超薄形256KビットSRAM」に記載がある。
機株式会社、1987年12月発行、トリプル・エー（TRIPLE
A）No.18の「超薄形256KビットSRAM」に記載がある。
上記文献に記載された超薄形LSIパッケージは、VSOP
（Very Small Outline Package）形のパッケージ構造を
備え、パッケージの厚さは1mmと、従来のSOPの1/2以下
の厚さになっている。
（Very Small Outline Package）形のパッケージ構造を
備え、パッケージの厚さは1mmと、従来のSOPの1/2以下
の厚さになっている。
また、上記パッケージには、厚さ400μｍの半導体ペ
レット（以下、ペレットという）が封止され、このペレ
ットとインナリードとは、ワイヤを介して結線されてい
る。さらに、このワイヤの上端がパッケージ上面から露
出するのを防止するため、ペレットを搭載するタブ（ダ
イ・パッド）は、リードの下方に配置されている。
レット（以下、ペレットという）が封止され、このペレ
ットとインナリードとは、ワイヤを介して結線されてい
る。さらに、このワイヤの上端がパッケージ上面から露
出するのを防止するため、ペレットを搭載するタブ（ダ
イ・パッド）は、リードの下方に配置されている。
本発明者の検討によれば、上記した従来の超薄形LSI
パッケージには、下記のような問題がある。
パッケージには、下記のような問題がある。
すなわち、厚さ1mmまたはそれ以下の超薄形LSIパッケ
ージをトランスファモールド方式で製造する場合、その
金型のキャビティが極めて狭いため、キャビティ内に注
入された樹脂の流動性が低下し、タブと樹脂との界面な
どにボイドが発生し易くなる。
ージをトランスファモールド方式で製造する場合、その
金型のキャビティが極めて狭いため、キャビティ内に注
入された樹脂の流動性が低下し、タブと樹脂との界面な
どにボイドが発生し易くなる。
これを防止するためには、低粘度の樹脂を用いてその
流動性を向上させるとともに、キャビティ内を流れる樹
脂の流動速度をペレット上とタブ下とで等しくする必要
がある。
流動性を向上させるとともに、キャビティ内を流れる樹
脂の流動速度をペレット上とタブ下とで等しくする必要
がある。
ところが、上記した超薄形LSIパッケージは、ワイヤ
上端がパッケージから露出するのを防止するためにタブ
をリード面より下方に配置しているので、モールド時に
リードフレームを金型に挿入すると、タブと下型との隙
間が、ペレットと上型との隙間よりも狭くなってしま
う。
上端がパッケージから露出するのを防止するためにタブ
をリード面より下方に配置しているので、モールド時に
リードフレームを金型に挿入すると、タブと下型との隙
間が、ペレットと上型との隙間よりも狭くなってしま
う。
すると、キャビティ内に注入された樹脂が、隙間の狭
いタブ下よりも、隙間の広いペレット上に多く流入して
タブを下方に押し下げるため、タブと樹脂との界面など
にボイドが発生したり、タブが変形してパッケージの下
面から露出したりするなどの不良が発生し、パッケージ
製造の歩留りが低下する。
いタブ下よりも、隙間の広いペレット上に多く流入して
タブを下方に押し下げるため、タブと樹脂との界面など
にボイドが発生したり、タブが変形してパッケージの下
面から露出したりするなどの不良が発生し、パッケージ
製造の歩留りが低下する。
本発明は、上記した問題点に着目してなされたもので
あり、その目的は、超薄形LSIパッケージの製造歩留り
を向上させることのできる技術を提供することにある。
あり、その目的は、超薄形LSIパッケージの製造歩留り
を向上させることのできる技術を提供することにある。
本発明の他の目的は、超薄形LSIパッケージの信頼性
を向上させることのできる技術を提供することにある。
を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、次のとおりである。
概要を簡単に説明すれば、次のとおりである。
すなわち、本発明の半導体装置は、厚さ1mm以下の樹
脂パッケージを備え、前記樹脂パッケージに封止された
厚さ150μｍ以下のタブにスリットが形成されるととも
に前記タブが内部リードよりも下方に配置され、厚さ20
0〜350μｍの半導体ペレットが接着剤を介して前記タブ
の上に前記半導体ペレット上面を前記内部リードの上面
よりも上方に位置させて接合され、前記半導体ペレット
とリードとを結線するワイヤの前記半導体ペレット上面
からの高さが200μｍ以下であり、前記半導体ペレット
の上面から前記パッケージの上面までのパッケージの厚
さと、前記タブの下面から前記パッケージの下面までの
パッケージの厚さとの差が50μｍ以下であることを特徴
とする。
脂パッケージを備え、前記樹脂パッケージに封止された
厚さ150μｍ以下のタブにスリットが形成されるととも
に前記タブが内部リードよりも下方に配置され、厚さ20
0〜350μｍの半導体ペレットが接着剤を介して前記タブ
の上に前記半導体ペレット上面を前記内部リードの上面
よりも上方に位置させて接合され、前記半導体ペレット
とリードとを結線するワイヤの前記半導体ペレット上面
からの高さが200μｍ以下であり、前記半導体ペレット
の上面から前記パッケージの上面までのパッケージの厚
さと、前記タブの下面から前記パッケージの下面までの
パッケージの厚さとの差が50μｍ以下であることを特徴
とする。
また、本発明の半導体装置の製造方法は、内部リード
とこれよりも下方に配置されたタブとを有し、前記タブ
にスリットを形成した厚さ150μｍ以下のリードフレー
ムと厚さ200〜350μｍの半導体ペレットとを用意する工
程と、前記リードフレームのタブ上に接着剤を介して前
記半導体ペレットを前記半導体ペレット上面を前記内部
リードの上面よりも上方に位置させて接合する工程と、
前記リードフレームと前記半導体ペレットとを結線する
ワイヤの前記半導体ペレット上面からの高さが200μｍ
以下となるようにボンディングする工程と、前記半導体
ペレットの上面から前記パッケージの上面までの樹脂の
厚さと前記タブの下面から前記パッケージの下面までの
樹脂の厚さとの差が50μｍ以下となるように前記半導体
ペレットをモールドして厚さ1mm以下の樹脂パッケージ
を得る工程とを含むことを特徴とする。
とこれよりも下方に配置されたタブとを有し、前記タブ
にスリットを形成した厚さ150μｍ以下のリードフレー
ムと厚さ200〜350μｍの半導体ペレットとを用意する工
程と、前記リードフレームのタブ上に接着剤を介して前
記半導体ペレットを前記半導体ペレット上面を前記内部
リードの上面よりも上方に位置させて接合する工程と、
前記リードフレームと前記半導体ペレットとを結線する
ワイヤの前記半導体ペレット上面からの高さが200μｍ
以下となるようにボンディングする工程と、前記半導体
ペレットの上面から前記パッケージの上面までの樹脂の
厚さと前記タブの下面から前記パッケージの下面までの
樹脂の厚さとの差が50μｍ以下となるように前記半導体
ペレットをモールドして厚さ1mm以下の樹脂パッケージ
を得る工程とを含むことを特徴とする。
上記した手段によれば、タブからワイヤ上端までの距
離が縮小されるため、ペレットをモールドして厚みの薄
いパッケージを製造する際、タブと下型との隙間、およ
びペレットと上型との隙間を厚みの薄いパッケージに比
して広くすることができ、かつそれらの隙間をほぼ等し
くすることができる。しかも、これらの隙間はパッケー
ジを薄形とするために狭く設定されるが、タブにスリッ
トが形成されているので、モールド時にキャビティ内を
流れる樹脂の流動性が向上するとともに、タブ下を流れ
る樹脂の量とペレット上を流れる樹脂の量が等しくなる
ため、ボイドの発生やタブの変形を有効に防止すること
ができ、厚さが1mmまたはそれ以下の超薄形LSIパッケー
ジを歩留りよく製造することができる。
離が縮小されるため、ペレットをモールドして厚みの薄
いパッケージを製造する際、タブと下型との隙間、およ
びペレットと上型との隙間を厚みの薄いパッケージに比
して広くすることができ、かつそれらの隙間をほぼ等し
くすることができる。しかも、これらの隙間はパッケー
ジを薄形とするために狭く設定されるが、タブにスリッ
トが形成されているので、モールド時にキャビティ内を
流れる樹脂の流動性が向上するとともに、タブ下を流れ
る樹脂の量とペレット上を流れる樹脂の量が等しくなる
ため、ボイドの発生やタブの変形を有効に防止すること
ができ、厚さが1mmまたはそれ以下の超薄形LSIパッケー
ジを歩留りよく製造することができる。
なお、ペレット厚さが350μｍ以上では、タブ下から
ワイヤ上端までの距離を僅かしか縮小できないので、ボ
イドの発生やタブの変形を防止することができない。他
方、ペレットの厚さが200μｍ以下では、機械的強度が
低下し、製造工程で欠けが生じたり、ハンドリングが困
難になったりするため、歩留りの向上が達成できない。
ワイヤ上端までの距離を僅かしか縮小できないので、ボ
イドの発生やタブの変形を防止することができない。他
方、ペレットの厚さが200μｍ以下では、機械的強度が
低下し、製造工程で欠けが生じたり、ハンドリングが困
難になったりするため、歩留りの向上が達成できない。
また、上記した手段によれば、タブにはスリットが形
成されているので、タブにかかる応力が分散されてこの
応力に起因するパッケージのクラックを有効に防止する
ことができるだけでなく、製造時における樹脂の流れを
コントロールすることができる。この結果、厚さが1mm
またはそれ以下の超薄型LSIパッケージを歩留り良く製
造することができ、さらにパッケージの信頼性を向上さ
せることができる。
成されているので、タブにかかる応力が分散されてこの
応力に起因するパッケージのクラックを有効に防止する
ことができるだけでなく、製造時における樹脂の流れを
コントロールすることができる。この結果、厚さが1mm
またはそれ以下の超薄型LSIパッケージを歩留り良く製
造することができ、さらにパッケージの信頼性を向上さ
せることができる。
第１図は本発明の一実施例である半導体装置の要部断
面図、第２図はこの半導体装置に用いるリードフレーム
の要部平面図、第３図（ａ）〜（ｂ）はこの半導体装置
の製造方法を示すリードフレームの要部断面図、第４図
（ａ）〜（ｃ）は同じくこの半導体装置の製造方法を示
す金型の要部断面図である。
面図、第２図はこの半導体装置に用いるリードフレーム
の要部平面図、第３図（ａ）〜（ｂ）はこの半導体装置
の製造方法を示すリードフレームの要部断面図、第４図
（ａ）〜（ｃ）は同じくこの半導体装置の製造方法を示
す金型の要部断面図である。
本実施例の半導体装置は、例えばQFP（Quad Flat Pac
kage）であり、パッケージ１は、例えばシリコーン変性
エポキシ樹脂にシリカなどのフィラーを充填してその熱
膨張係数をシリコンの熱膨張係数に近づけた樹脂をトラ
ンスファモールドしたものである。また、このパッケー
ジ１を構成する上記樹脂は、モールド時の粘度が、例え
ば１×102P（ポアズ）程度となるような低粘度樹脂であ
る。
kage）であり、パッケージ１は、例えばシリコーン変性
エポキシ樹脂にシリカなどのフィラーを充填してその熱
膨張係数をシリコンの熱膨張係数に近づけた樹脂をトラ
ンスファモールドしたものである。また、このパッケー
ジ１を構成する上記樹脂は、モールド時の粘度が、例え
ば１×102P（ポアズ）程度となるような低粘度樹脂であ
る。
上記パッケージ１の寸法は、縦横各辺の長さが、例え
ば14mmであり、その厚さは、例えば1mmである。このパ
ッケージ１の側面には、入出力ピンおよび電源ピンを構
成する、例えば44本のリード２が外方に延在し、ガルウ
ィング状に折り曲げられている。
ば14mmであり、その厚さは、例えば1mmである。このパ
ッケージ１の側面には、入出力ピンおよび電源ピンを構
成する、例えば44本のリード２が外方に延在し、ガルウ
ィング状に折り曲げられている。
パッケージ１の内部には、シリコン単結晶からなる半
導体ペレット３が封止されている。このペレット３の厚
さは、例えば300μｍであり、その上面が集積回路形成
面となっている。このペレット３は、シリコン単結晶の
インゴットをスライスして、例えば厚さ300μｍの半導
体ウエハ（図示せず）を作成し、この半導体ウエハに所
定のプロセスで集積回路を形成した後、これをダイシン
グしたものである。
導体ペレット３が封止されている。このペレット３の厚
さは、例えば300μｍであり、その上面が集積回路形成
面となっている。このペレット３は、シリコン単結晶の
インゴットをスライスして、例えば厚さ300μｍの半導
体ウエハ（図示せず）を作成し、この半導体ウエハに所
定のプロセスで集積回路を形成した後、これをダイシン
グしたものである。
上記ペレット３の集積回路形成面には、例えば４メガ
ビットマスクROMなどのメモリLSI（図示せず）が形成さ
れ、このメモリLSIの表面には、極めて薄いポリイミド
樹脂４が被覆されている。このポリイミド樹脂４は、パ
ッケージ１を構成する樹脂中の水分がメモリLSIに浸入
するのを防止し、かつ、樹脂中のフィラーによって、メ
モリLSIの表面が傷付けられるのを防止するためのもの
である。
ビットマスクROMなどのメモリLSI（図示せず）が形成さ
れ、このメモリLSIの表面には、極めて薄いポリイミド
樹脂４が被覆されている。このポリイミド樹脂４は、パ
ッケージ１を構成する樹脂中の水分がメモリLSIに浸入
するのを防止し、かつ、樹脂中のフィラーによって、メ
モリLSIの表面が傷付けられるのを防止するためのもの
である。
上記ペレット３は、例えば銀ペーストからなる薄い接
着剤５を介してタブ６に接合されている。
着剤５を介してタブ６に接合されている。
このタブ６には、後述するスリット７が形成されてい
る。また、タブ６の厚さは、例えば150μｍである。一
方、接着剤５は、その膜厚を薄くする必要上、発泡性の
少ない材質のものが選択されている。なお、接着剤５を
ベークする際に溶剤が急激に膨張すると、接着剤５中に
気泡が発生し、その膜厚が大きくなってしまう。これを
防止するには、例えばクリーン・ルームに設置された開
放炉内で徐々に加熱を行う。キュア法を用いるとよい。
例えば、銀ペーストからなる接着剤５をこのキュア法で
ベークすると、その膜厚を10〜30μｍ程度まで薄くする
ことができる。
る。また、タブ６の厚さは、例えば150μｍである。一
方、接着剤５は、その膜厚を薄くする必要上、発泡性の
少ない材質のものが選択されている。なお、接着剤５を
ベークする際に溶剤が急激に膨張すると、接着剤５中に
気泡が発生し、その膜厚が大きくなってしまう。これを
防止するには、例えばクリーン・ルームに設置された開
放炉内で徐々に加熱を行う。キュア法を用いるとよい。
例えば、銀ペーストからなる接着剤５をこのキュア法で
ベークすると、その膜厚を10〜30μｍ程度まで薄くする
ことができる。
ペレット３と、パッケージ１内のリード２とは、例え
ば直径25μｍの金線からなるワイヤ８を介して電気的に
接続されている。
ば直径25μｍの金線からなるワイヤ８を介して電気的に
接続されている。
本実施例では、パッケージ１をモールドする際にワイ
ヤ８の上端がパッケージ１の上面から露出するのを防止
するため、ペレット３の上面からワイヤ８の上端までの
高さ（ｈ）を、200μｍまたはそれ以下とし、かつ、タ
ブ６をリード２の下方に配置している。
ヤ８の上端がパッケージ１の上面から露出するのを防止
するため、ペレット３の上面からワイヤ８の上端までの
高さ（ｈ）を、200μｍまたはそれ以下とし、かつ、タ
ブ６をリード２の下方に配置している。
このように、本実施例では、例えば厚さ150μｍのタ
ブ６上に、厚さ10〜30μｍの接着剤５を介して、厚さ30
0μｍのペレット３を搭載したことにより、タブ６から
ワイヤ７の上端までの距離が、従来よりも小さくなって
いる。
ブ６上に、厚さ10〜30μｍの接着剤５を介して、厚さ30
0μｍのペレット３を搭載したことにより、タブ６から
ワイヤ７の上端までの距離が、従来よりも小さくなって
いる。
その結果、ペレット３の上方におけるパッケージ１の
厚さ（Ａ）、およびタブ６の下方におけるパッケージ１
の厚さ（Ｂ）は、いずれも従来の超薄形LSIパッケージ
の場合よりも大きくなっている。また、厚さ（Ａ）と厚
さ（Ｂ）との差（Ａ−Ｂ）は、50μｍ以下と、ほぼ等し
い厚さになっている。
厚さ（Ａ）、およびタブ６の下方におけるパッケージ１
の厚さ（Ｂ）は、いずれも従来の超薄形LSIパッケージ
の場合よりも大きくなっている。また、厚さ（Ａ）と厚
さ（Ｂ）との差（Ａ−Ｂ）は、50μｍ以下と、ほぼ等し
い厚さになっている。
第２図は、本実施例の半導体装置の製造に用いるリー
ドフレーム９である。このリードフレーム９は、ペレッ
ト３を搭載するタブ６と、タブ６を取り囲むタブ10と、
タブ６の四隅に形成されたタブ吊りリード11と、タブ６
の周囲に放射状に配設された、例えば44本のリード２
と、これらを取り囲む外枠部12および内枠部13からなる
矩形枠とによって構成されている。
ドフレーム９である。このリードフレーム９は、ペレッ
ト３を搭載するタブ６と、タブ６を取り囲むタブ10と、
タブ６の四隅に形成されたタブ吊りリード11と、タブ６
の周囲に放射状に配設された、例えば44本のリード２
と、これらを取り囲む外枠部12および内枠部13からなる
矩形枠とによって構成されている。
リード２は、ダム10の外側が外部リード、また、内側
が内部リードと呼ばれ、製品となった時点では、内部リ
ードがパッケージ１に封止され、外部リードがパッケー
ジ１の側面から外方に突出して外部端子を構成するよう
になっている。
が内部リードと呼ばれ、製品となった時点では、内部リ
ードがパッケージ１に封止され、外部リードがパッケー
ジ１の側面から外方に突出して外部端子を構成するよう
になっている。
外枠部12には、リードフレーム９の搬送時や位置決め
時のガイドとなるガイド孔14がプレスなどによって打ち
抜き形成されている。
時のガイドとなるガイド孔14がプレスなどによって打ち
抜き形成されている。
リードフレーム９は、上記した各部によって構成され
る単位フレームを外枠部12の延びる方向に複数配設し
た、例えば７連のものをプレスなどによって一体的に形
成したものであり、その材質は、例えば42アロイからな
り、その厚さは、例えば150μｍである。
る単位フレームを外枠部12の延びる方向に複数配設し
た、例えば７連のものをプレスなどによって一体的に形
成したものであり、その材質は、例えば42アロイからな
り、その厚さは、例えば150μｍである。
上記リードフレーム９のタブ６には、十文字状のスリ
ット７が形成されている。すなわち、タブ６は、このス
リット７を介して４分割されている。
ット７が形成されている。すなわち、タブ６は、このス
リット７を介して４分割されている。
これは、例えばパッケージ１を構成する樹脂中の水分
が半田リフロー時に気化膨張した際にタブ６にかかる応
力を分散するための構成である。
が半田リフロー時に気化膨張した際にタブ６にかかる応
力を分散するための構成である。
次に、上記リードフレーム９を用いたパッケージ１の
モールド工程を第３図（ａ）〜（ｂ）、第４図（ａ）〜
（ｃ）により説明する。
モールド工程を第３図（ａ）〜（ｂ）、第４図（ａ）〜
（ｃ）により説明する。
まず、例えば銀ペーストからなる接着剤５を用いてタ
ブ６上にペレット３を接合し、例えば180℃で接着剤５
をキュアする（第３図（ａ））。その際、例えば前記し
たキュア法を用いると、接着剤５の膜厚を10〜30μｍ程
度まで薄くすることができる。
ブ６上にペレット３を接合し、例えば180℃で接着剤５
をキュアする（第３図（ａ））。その際、例えば前記し
たキュア法を用いると、接着剤５の膜厚を10〜30μｍ程
度まで薄くすることができる。
次に、図示しないワイヤボンディング装置を用いて、
タブ６とリード２との間に、例えば直径25μｍの金線か
らなるワイヤ８をボンディングする（第３図（ｂ））。
その際、後述するモールド工程において、ワイヤ８の上
端がパッケージ１から露出するのを防ぐため、ペレット
３の上面からワイヤ８の上端までの高さ（ｈ）が、200
μｍまたはそれ以下となるようにボンディングする。
タブ６とリード２との間に、例えば直径25μｍの金線か
らなるワイヤ８をボンディングする（第３図（ｂ））。
その際、後述するモールド工程において、ワイヤ８の上
端がパッケージ１から露出するのを防ぐため、ペレット
３の上面からワイヤ８の上端までの高さ（ｈ）が、200
μｍまたはそれ以下となるようにボンディングする。
次に、第４図（ａ）に示すように、リードフレーム９
をトランスファモールド用の金型15の所定位置に設置す
る。この金型15のキャビティ16内における上型15aと下
型15bとの隙間は、例えば1mmである。なお、このとき、
ペレット３と上型15aとの隙間（Ａ）と、タブ６と下金
型15bとの隙間（Ｂ）との差（Ａ−Ｂ）が50μｍ以下と
なるよう、あらかじめタブ吊りリード11を折り曲げるこ
とによって、タブ６をリード２の下方に配置しておく。
をトランスファモールド用の金型15の所定位置に設置す
る。この金型15のキャビティ16内における上型15aと下
型15bとの隙間は、例えば1mmである。なお、このとき、
ペレット３と上型15aとの隙間（Ａ）と、タブ６と下金
型15bとの隙間（Ｂ）との差（Ａ−Ｂ）が50μｍ以下と
なるよう、あらかじめタブ吊りリード11を折り曲げるこ
とによって、タブ６をリード２の下方に配置しておく。
次に、予備加熱したペレット状の樹脂17をポット18に
投入する。続いて、プランジャー19を下降させ、溶融し
た樹脂17をランナー20およびゲート21を経てキャビティ
16に注入する（第４図（ｂ））。
投入する。続いて、プランジャー19を下降させ、溶融し
た樹脂17をランナー20およびゲート21を経てキャビティ
16に注入する（第４図（ｂ））。
最後に、キャビティ16に注入された樹脂16が硬化した
後、金型15を開き、リードフレーム９を取り出して所定
箇所を切断することにより、厚さが、例えば1mmのパッ
ケージ１が完成する（第４図（ｃ））。
後、金型15を開き、リードフレーム９を取り出して所定
箇所を切断することにより、厚さが、例えば1mmのパッ
ケージ１が完成する（第４図（ｃ））。
このように、本実施例によれば、下記のような効果を
得ることができる。
得ることができる。
（１）．例えば厚さ150μｍのタブ６上に、厚さ10〜30
μｍの薄い接着剤５を介して、厚さ300μｍのペレット
を接合することにより、タブ６からワイヤ８の上端まで
の距離が縮小されるため、ペレット３をモールドする
際、タブ６と下型15bとの隙間（Ｂ）、およびペレット
３と上型15aとの隙間（Ａ）を広くすることができ、か
つ、それらの隙間の広さをほぼ等しくすることができ
る。
μｍの薄い接着剤５を介して、厚さ300μｍのペレット
を接合することにより、タブ６からワイヤ８の上端まで
の距離が縮小されるため、ペレット３をモールドする
際、タブ６と下型15bとの隙間（Ｂ）、およびペレット
３と上型15aとの隙間（Ａ）を広くすることができ、か
つ、それらの隙間の広さをほぼ等しくすることができ
る。
（２）．上記（１）により、モールド時にキャビティ16
内を流れる樹脂17の流動性が向上するとともに、タブ６
下を流れる樹脂17の量とペレット３上を流れる樹脂17の
量が等しくなるため、ボイドの発生やタブ６の変形を有
効に防止することができ、厚さが、例えば1mmのパッケ
ージ１を歩留りよく製造することができる。
内を流れる樹脂17の流動性が向上するとともに、タブ６
下を流れる樹脂17の量とペレット３上を流れる樹脂17の
量が等しくなるため、ボイドの発生やタブ６の変形を有
効に防止することができ、厚さが、例えば1mmのパッケ
ージ１を歩留りよく製造することができる。
（３）．タブ６からワイヤ８の上端までの距離が縮小さ
れた結果、ペレット３の上方におけるパッケージ１の厚
さ、およびタブの下方におけるパッケージの厚さが従来
よりも大きくなるため、パッケージ１の耐湿性が向上す
る。また、タブ６がスリット７を介して複数の部分に分
割されているので、タブ６にかかる応力が分散され、こ
の応力に起因するパッケージ１のクラックを有効に防止
することができる。
れた結果、ペレット３の上方におけるパッケージ１の厚
さ、およびタブの下方におけるパッケージの厚さが従来
よりも大きくなるため、パッケージ１の耐湿性が向上す
る。また、タブ６がスリット７を介して複数の部分に分
割されているので、タブ６にかかる応力が分散され、こ
の応力に起因するパッケージ１のクラックを有効に防止
することができる。
（４）．上記（３）により、厚さが、例えば1mmのパッ
ケージ１を備えた半導体装置の信頼性が向上する。
ケージ１を備えた半導体装置の信頼性が向上する。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
すなわち、ペレット３の厚さは、300μｍに限定され
るものではなく、200〜350μｍの範囲内であればよい。
るものではなく、200〜350μｍの範囲内であればよい。
前記実施例で用いたペレット３は、例えば厚さ300μ
ｍの半導体ウエハに集積回路を形成した後、これをダイ
シングしたものであるが、これに限定されるものではな
く、例えば従来品と同じ400μｍ厚のウエハに集積回路
を形成した後、その裏面を研磨して厚さ300μｍに加工
したものを用いてもよい。
ｍの半導体ウエハに集積回路を形成した後、これをダイ
シングしたものであるが、これに限定されるものではな
く、例えば従来品と同じ400μｍ厚のウエハに集積回路
を形成した後、その裏面を研磨して厚さ300μｍに加工
したものを用いてもよい。
前記実施例のパッケージは、QFPであったが、これに
限定されるものではなく、例えばSOP（Small Outline P
ackage）やSOJ（Small Outline J−lead Package）であ
ってもよい。
限定されるものではなく、例えばSOP（Small Outline P
ackage）やSOJ（Small Outline J−lead Package）であ
ってもよい。
本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
よって得られる効果を簡単に説明すれば、下記のとおり
である。
すなわち、厚さ150μｍまたはそれ以下のリードフレ
ームのタブにスリットを形成し、厚さ200μｍないし350
μｍのペレットを接着剤を介して前記タブ上に接合し、
前記リードフレームと前記ペレットとを結線するワイヤ
を、その高さが200μｍまたはそれ以下となるようにボ
ンディングした後、それらを厚さ1mmまたはそれ以下の
樹脂でモールドする半導体装置の製造方法によれば、厚
さ1mmまたはそれ以下の超薄形LSIパッケージを歩留りよ
く製造することができる。
ームのタブにスリットを形成し、厚さ200μｍないし350
μｍのペレットを接着剤を介して前記タブ上に接合し、
前記リードフレームと前記ペレットとを結線するワイヤ
を、その高さが200μｍまたはそれ以下となるようにボ
ンディングした後、それらを厚さ1mmまたはそれ以下の
樹脂でモールドする半導体装置の製造方法によれば、厚
さ1mmまたはそれ以下の超薄形LSIパッケージを歩留りよ
く製造することができる。
また、厚さ1mmまたはそれ以下のパッケージに封止さ
れた、厚さ150μｍまたはそれ以下のタブにスリットを
形成し、厚さ200μｍないし350μｍのペレットを接着剤
を介して前記タブ上に接合し、インナリードと前記ペレ
ットとを結線するワイヤの高さを200μｍまたはそれ以
下にし、前記ペレットの上方におけるパッケージの厚さ
と、前記タブの下方におけるパッケージの厚さとの差を
50μｍ以下にした半導体装置によれば、厚さ1mmまたは
それ以下の超薄形LSIパッケージの信頼性を向上させる
ことができる。
れた、厚さ150μｍまたはそれ以下のタブにスリットを
形成し、厚さ200μｍないし350μｍのペレットを接着剤
を介して前記タブ上に接合し、インナリードと前記ペレ
ットとを結線するワイヤの高さを200μｍまたはそれ以
下にし、前記ペレットの上方におけるパッケージの厚さ
と、前記タブの下方におけるパッケージの厚さとの差を
50μｍ以下にした半導体装置によれば、厚さ1mmまたは
それ以下の超薄形LSIパッケージの信頼性を向上させる
ことができる。
さらに、厚さ200μｍないし350μｍの半導体ウエハを
用いることにより、上記した効果を得ることができる。
用いることにより、上記した効果を得ることができる。
第１図は、本発明の一実施例である半導体装置の要部断
面図、 第２図は、この半導体装置に用いるリードフレームの要
部平面図、 第３図（ａ）〜（ｂ）は、この半導体装置の製造方法を
示すリードフレームの要部断面図、 第４図（ａ）〜（ｃ）は、同じくこの半導体装置の製造
方法を示す金型の要部断面図である。 １……パッケージ、２……リード、３……半導体ペレッ
ト、４……ポリイミド樹脂、５……接着剤、６……タ
ブ、７……スリット、８……ワイヤ、９……リードフレ
ーム、10……ダム、11……タブ吊りリード、12……外枠
部、13……内枠部、14……ガイド孔、15……金型、15a
……上型、15b……下型、16……キャビティ、17……樹
脂、18……ポット、19……プランジャー、20……ランナ
ー、21……ゲート。
面図、 第２図は、この半導体装置に用いるリードフレームの要
部平面図、 第３図（ａ）〜（ｂ）は、この半導体装置の製造方法を
示すリードフレームの要部断面図、 第４図（ａ）〜（ｃ）は、同じくこの半導体装置の製造
方法を示す金型の要部断面図である。 １……パッケージ、２……リード、３……半導体ペレッ
ト、４……ポリイミド樹脂、５……接着剤、６……タ
ブ、７……スリット、８……ワイヤ、９……リードフレ
ーム、10……ダム、11……タブ吊りリード、12……外枠
部、13……内枠部、14……ガイド孔、15……金型、15a
……上型、15b……下型、16……キャビティ、17……樹
脂、18……ポット、19……プランジャー、20……ランナ
ー、21……ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 隆嗣 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 内藤 孝洋 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 特開 昭58−140141（ＪＰ，Ａ) 特開 昭58−53852（ＪＰ，Ａ) 実開 昭60−42735（ＪＰ，Ｕ) 実開 昭61−7038（ＪＰ，Ｕ) 実開 昭62−74344（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 2/50 H01L 21/52 H01L 21/56
Claims (2)
- 【請求項１】厚さ1mm以下の樹脂パッケージを備え、前
記樹脂パッケージに封止された厚さ150μｍ以下のタブ
にスリットが形成されるとともに前記タブが内部リード
よりも下方に配置され、厚さ200〜350μｍの半導体ペレ
ットが接着剤を介して前記タブの上に前記半導体ペレッ
ト上面を前記内部リードの上面よりも上方に位置させて
接合され、前記半導体ペレットとリードとを結線するワ
イヤの前記半導体ペレット上面からの高さが200μｍ以
下であり、前記半導体ペレットの上面から前記パッケー
ジの上面までのパッケージの厚さと、前記タブの下面か
ら前記パッケージの下面までのパッケージの厚さとの差
が50μｍ以下であることを特徴とする半導体装置。 - 【請求項２】内部リードとこれよりも下方に配置された
タブとを有し、前記タブにスリットを形成した厚さ150
μｍ以下のリードフレームと厚さ200〜350μｍの半導体
ペレットとを用意する工程と、前記リードフレームのタ
ブ上に接着剤を介して前記半導体ペレットを前記半導体
ペレット上面を前記内部リードの上面よりも上方に位置
させて接合する工程と、前記リードフレームと前記半導
体ペレットとを結線するワイヤの前記半導体ペレット上
面からの高さが200μｍ以下となるようにボンディング
する工程と、前記半導体ペレットの上面から前記パッケ
ージの上面までの樹脂の厚さと前記タブの下面から前記
パッケージの下面までの樹脂の厚さとの差が50μｍ以下
となるように前記半導体ペレットをモールドして厚さ1m
m以下の樹脂パッケージを得る工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236155A JP2873009B2 (ja) | 1988-09-20 | 1988-09-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236155A JP2873009B2 (ja) | 1988-09-20 | 1988-09-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0283961A JPH0283961A (ja) | 1990-03-26 |
| JP2873009B2 true JP2873009B2 (ja) | 1999-03-24 |
Family
ID=16996579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236155A Expired - Lifetime JP2873009B2 (ja) | 1988-09-20 | 1988-09-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2873009B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
| JPH08125385A (ja) * | 1994-10-25 | 1996-05-17 | Nec Corp | チップ部品供給装置 |
| JPH08125097A (ja) * | 1994-10-27 | 1996-05-17 | Nec Corp | リードフレーム |
| JP2015176907A (ja) * | 2014-03-13 | 2015-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6629914B2 (ja) * | 2018-05-01 | 2020-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853852A (ja) * | 1981-09-25 | 1983-03-30 | Toshiba Corp | 半導体装置 |
| JPS58140141A (ja) * | 1982-02-16 | 1983-08-19 | Nec Corp | 樹脂封止型半導体装置 |
| JPS6042735U (ja) * | 1983-08-31 | 1985-03-26 | 日本電気株式会社 | 半導体装置 |
| JPS617038U (ja) * | 1984-06-18 | 1986-01-16 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JPS6274344U (ja) * | 1985-10-30 | 1987-05-13 |
-
1988
- 1988-09-20 JP JP63236155A patent/JP2873009B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0283961A (ja) | 1990-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US5256598A (en) | Shrink accommodating lead frame | |
| JPH0878605A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH01278755A (ja) | リードフレームおよびこれを用いた樹脂封止型半導体装置 | |
| JP2873009B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JPH05291459A (ja) | 半導体装置及びその製造方法 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JPH10112519A (ja) | 熱放散手段を有する集積回路装置及びその製造方法 | |
| JP3506341B2 (ja) | 半導体装置 | |
| JPH0697353A (ja) | 半導体装置及びその製造方法 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| TWI236123B (en) | Semiconductor package with lead frame | |
| JPH07161875A (ja) | 樹脂封止型半導体装置 | |
| JPH06120270A (ja) | 半導体装置 | |
| KR0183768B1 (ko) | 반도체 팩키지의 리드 프레임 제조 방법 | |
| JPH11195743A (ja) | 半導体装置およびその製造方法 | |
| JPH0555430A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |