JPH0590473A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590473A JPH0590473A JP24889091A JP24889091A JPH0590473A JP H0590473 A JPH0590473 A JP H0590473A JP 24889091 A JP24889091 A JP 24889091A JP 24889091 A JP24889091 A JP 24889091A JP H0590473 A JPH0590473 A JP H0590473A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- package body
- outer lead
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】
【目的】半導体装置の薄型化をする際、そのリ−ド接合
部のはんだ接合強度を向上することにある。 【構成】図３に記載されるようにアウタ−リ−ド２をパ
ッケ−ジ本体１の側面の少なくとも２／３以上上側の位
置より引き出す。 【効果】本発明の半導体装置では、プリント基板とパッ
ケ−ジ本体との距離が長いので、プリント基板実装後の
プリント基板とパッケ−ジ本体との間に生じる熱応力を
緩和でき、はんだ接合部の寿命を延ばすことができる。
部のはんだ接合強度を向上することにある。 【構成】図３に記載されるようにアウタ−リ−ド２をパ
ッケ−ジ本体１の側面の少なくとも２／３以上上側の位
置より引き出す。 【効果】本発明の半導体装置では、プリント基板とパッ
ケ−ジ本体との距離が長いので、プリント基板実装後の
プリント基板とパッケ−ジ本体との間に生じる熱応力を
緩和でき、はんだ接合部の寿命を延ばすことができる。
Description
【０００１】
【産業上の利用分野】本発明はフラットパッケ−ジ型の
半導体装置に関し、特にＴＳＯＰ等の超薄型化を図った
半導体装置に関するものである。
半導体装置に関し、特にＴＳＯＰ等の超薄型化を図った
半導体装置に関するものである。
【０００２】
【従来の技術】一般にフラットパッケ−ジ型の半導体装
置はデュアルインライン型のパッケ−ジに比較して薄型
化が容易であり、しかも実装用回路基板（プリント基
板）への実装はチップキャリアパッケ−ジと略同程度の
実装作業でよいという利点からその需要は増大してい
る。この種の半導体装置は通常半導体素子ペレットをリ
−ドフレ−ムに固着しかつリ−ドとの間に電気的接続を
行った上で、ペレットやリ−ドとの接続部を方形（正方
形、長方形）でかつ薄肉のパッケ−ジ形状にプラスチッ
ク封止した構成としている。そして、プラスチック封止
する際の金型離型性を保つために、一般に図１に示すよ
うにアウタ−リ−ド２はパッケ−ジ本体１の側面のほぼ
中央から引き出されるように設計されている。
置はデュアルインライン型のパッケ−ジに比較して薄型
化が容易であり、しかも実装用回路基板（プリント基
板）への実装はチップキャリアパッケ−ジと略同程度の
実装作業でよいという利点からその需要は増大してい
る。この種の半導体装置は通常半導体素子ペレットをリ
−ドフレ−ムに固着しかつリ−ドとの間に電気的接続を
行った上で、ペレットやリ−ドとの接続部を方形（正方
形、長方形）でかつ薄肉のパッケ−ジ形状にプラスチッ
ク封止した構成としている。そして、プラスチック封止
する際の金型離型性を保つために、一般に図１に示すよ
うにアウタ−リ−ド２はパッケ−ジ本体１の側面のほぼ
中央から引き出されるように設計されている。
【０００３】近年の半導体装置は益々高密度実装化され
かつ薄型化される傾向がある。このため、半導体チッ
プ、リ−ドフレ−ム、レジンでモ−ルドした封止体をそ
れぞれ薄型化し全体をより薄い構成としたフラットパッ
ケ−ジが開発され、ＪＥＤＥＣもしくはＥＩＡＪといっ
た国際標準規格に登録されてきた。
かつ薄型化される傾向がある。このため、半導体チッ
プ、リ−ドフレ−ム、レジンでモ−ルドした封止体をそ
れぞれ薄型化し全体をより薄い構成としたフラットパッ
ケ−ジが開発され、ＪＥＤＥＣもしくはＥＩＡＪといっ
た国際標準規格に登録されてきた。
【０００４】これらの半導体装置は、アウタ−リ−ドの
先端をプリント基板にはんだ付け実装し使用されるた
め、その使用方法（赤外線リフロ−法やベイパ−フェイ
ズ法等）に対応する必要がある。しかしながら、国際標
準規格ではその考慮がなされていない。前記従来の半導
体装置では、アウタ−リ−ド長が短くなるため、はんだ
付け時に生じるアウタ−リ−ドとプリント基板線膨張係
数差により生じる熱応力をアウタ−リ−ドで吸収出来
ず、温度サイクルに対するリ−ド接合部のはんだ接合寿
命が低下し、はんだ接合部から剥がれることがあるとい
う問題があった。
先端をプリント基板にはんだ付け実装し使用されるた
め、その使用方法（赤外線リフロ−法やベイパ−フェイ
ズ法等）に対応する必要がある。しかしながら、国際標
準規格ではその考慮がなされていない。前記従来の半導
体装置では、アウタ−リ−ド長が短くなるため、はんだ
付け時に生じるアウタ−リ−ドとプリント基板線膨張係
数差により生じる熱応力をアウタ−リ−ドで吸収出来
ず、温度サイクルに対するリ−ド接合部のはんだ接合寿
命が低下し、はんだ接合部から剥がれることがあるとい
う問題があった。
【０００５】
【発明が解決しようとする課題】本願発明の目的は半導
体装置の薄型化をする際、そのリ−ド接合部のはんだ接
合寿命を向上することにある。
体装置の薄型化をする際、そのリ−ド接合部のはんだ接
合寿命を向上することにある。
【０００６】
【課題を解決するための手段】図２に記載されるように
アウタ−リ−ドを封止体の側面の少なくとも２／３以上
上側の位置より引き出す。
アウタ−リ−ドを封止体の側面の少なくとも２／３以上
上側の位置より引き出す。
【０００７】
【作用】本発明のアウタ−リ−ドでは、プリント基板と
パッケ−ジ本体との距離が長いので、プリント基板実装
後のプリント基板とパッケ−ジ本体との間に生じる熱応
力を緩和でき、はんだ接合部の寿命を延ばすことができ
る。図３に示すように、リ−ド高さＬｚが長くなるほど
はんだ付け部に生じる熱応力は低減する。
パッケ−ジ本体との距離が長いので、プリント基板実装
後のプリント基板とパッケ−ジ本体との間に生じる熱応
力を緩和でき、はんだ接合部の寿命を延ばすことができ
る。図３に示すように、リ−ド高さＬｚが長くなるほど
はんだ付け部に生じる熱応力は低減する。
【０００８】
【実施例】以下、本発明を図示の実施例により説明す
る。
る。
【０００９】図２は本発明を半導体装置の斜視図、図３
ａはその一部断面図であり、１はパッケ−ジ本体、２は
対抗する二側面または四周囲側面に突設したアウタ−リ
−ドである。前記パッケ−ジ本体１はレジン（プラスチ
ック）材をモ−ルド成形する等して全体を偏平にかつそ
の平面形状を長方形等の方形に形成しており、前記アウ
タ−リ−ド２の内端部、すなわちインナ−リ−ド８や半
導体素子ペレット１１を内装封止している。半導体素子
ペレット１１は、略正方形のタブ１５上面に固着しその
電極パッドと前記各インナ−リ−ド８とをワイヤ１２に
て接続している場合と、インナ−リ−ド８と接合テ−プ
１６を介し半導体素子ペレット上面で固着しその電極パ
ッドと前記各インナ−リ−ド８とをワイヤ１２にて接続
ている場合（ＬＯＣ構造）がある。一方、前記アウタ−
リ−ド２はそれぞれ等しいピッチにてパッケ−ジ本体１
の対抗する二側面または四周囲側面に並設しかつ外方に
向けて突設している。この場合、アウタ−リ−ド２は段
上に折曲し、プリント基板３上にパッケ−ジ本体１を載
置したときにアウタ−リ−ド２先端部がフットプリント
６に接触できるようにしている。また、このアウタ−リ
−ド２はパッケ−ジ本体１の中心位置に対して対称形と
なるように配設している。
ａはその一部断面図であり、１はパッケ−ジ本体、２は
対抗する二側面または四周囲側面に突設したアウタ−リ
−ドである。前記パッケ−ジ本体１はレジン（プラスチ
ック）材をモ−ルド成形する等して全体を偏平にかつそ
の平面形状を長方形等の方形に形成しており、前記アウ
タ−リ−ド２の内端部、すなわちインナ−リ−ド８や半
導体素子ペレット１１を内装封止している。半導体素子
ペレット１１は、略正方形のタブ１５上面に固着しその
電極パッドと前記各インナ−リ−ド８とをワイヤ１２に
て接続している場合と、インナ−リ−ド８と接合テ−プ
１６を介し半導体素子ペレット上面で固着しその電極パ
ッドと前記各インナ−リ−ド８とをワイヤ１２にて接続
ている場合（ＬＯＣ構造）がある。一方、前記アウタ−
リ−ド２はそれぞれ等しいピッチにてパッケ−ジ本体１
の対抗する二側面または四周囲側面に並設しかつ外方に
向けて突設している。この場合、アウタ−リ−ド２は段
上に折曲し、プリント基板３上にパッケ−ジ本体１を載
置したときにアウタ−リ−ド２先端部がフットプリント
６に接触できるようにしている。また、このアウタ−リ
−ド２はパッケ−ジ本体１の中心位置に対して対称形と
なるように配設している。
【００１０】図４は前記半導体装置に適用されたリ−ド
フレ−ム７を示す。このリ−ドフレ−ム７は４２アロイ
等からなる短冊上の金属薄板を打抜成形あるいはエッチ
ング等により多連成形しており、本例では６個のパッケ
−ジに相当するリ−ド等を連設した多連フレ−ムとして
構成している。各パッケ−ジ相当箇所は、その右端の構
成と等しく、ダム１０から分岐して中央に形成された複
数本のインナ−リ−ド８の先端部分には接合テ−プ１６
で連結されており、等ピッチ間隔で並列したアウタ−リ
−ド２はダム１０によりフレ−ム外枠９と連結してい
る。また、図４のようにリ−ドフレ−ム７の内側には複
数個のガイド穴２０を形成し、自動組立の際の送りに利
用される。
フレ−ム７を示す。このリ−ドフレ−ム７は４２アロイ
等からなる短冊上の金属薄板を打抜成形あるいはエッチ
ング等により多連成形しており、本例では６個のパッケ
−ジに相当するリ−ド等を連設した多連フレ−ムとして
構成している。各パッケ−ジ相当箇所は、その右端の構
成と等しく、ダム１０から分岐して中央に形成された複
数本のインナ−リ−ド８の先端部分には接合テ−プ１６
で連結されており、等ピッチ間隔で並列したアウタ−リ
−ド２はダム１０によりフレ−ム外枠９と連結してい
る。また、図４のようにリ−ドフレ−ム７の内側には複
数個のガイド穴２０を形成し、自動組立の際の送りに利
用される。
【００１１】以上の構成のリ−ドフレ−ム７では、イン
ナ−リ−ド２に銀めっき等を施したのち、半導体素子ペ
レット１１を接合テ−プ１６を介してインナ−リ−ドに
固着し、かつペレット１１とインナ−リ−ド８間にワイ
ヤ１２を接続して電気的接続を行う。しかる後、図５に
示すように、リ−ドフレ−ム７をレジンモ−ルド上型１
３およびレジンモ−ルド上型１３に比べ２倍以上の厚さ
を有するレジンモ−ルド下型１４内にセットしてそのキ
ャビティ１７内にインナ−リ−ド２、ペレット１１、ワ
イヤ１２を配置し、モ−ルド下型１４内に形成したゲ−
ト２１から封止用レジン１８をキャビティ１７内に圧送
する。キャビティ内に圧送されたレジンはリ−ドフレ−
ム７の隙間を通って全キャビティ内に充填され、所定の
モ−ルドが完成されるのである。モ−ルド封止の完了後
はフレ−ム外枠９部やダム１０を切離しかつプレス加工
によってアウタ−リ−ド２を段上に切断すれば前述した
半導体装置を得る。
ナ−リ−ド２に銀めっき等を施したのち、半導体素子ペ
レット１１を接合テ−プ１６を介してインナ−リ−ドに
固着し、かつペレット１１とインナ−リ−ド８間にワイ
ヤ１２を接続して電気的接続を行う。しかる後、図５に
示すように、リ−ドフレ−ム７をレジンモ−ルド上型１
３およびレジンモ−ルド上型１３に比べ２倍以上の厚さ
を有するレジンモ−ルド下型１４内にセットしてそのキ
ャビティ１７内にインナ−リ−ド２、ペレット１１、ワ
イヤ１２を配置し、モ−ルド下型１４内に形成したゲ−
ト２１から封止用レジン１８をキャビティ１７内に圧送
する。キャビティ内に圧送されたレジンはリ−ドフレ−
ム７の隙間を通って全キャビティ内に充填され、所定の
モ−ルドが完成されるのである。モ−ルド封止の完了後
はフレ−ム外枠９部やダム１０を切離しかつプレス加工
によってアウタ−リ−ド２を段上に切断すれば前述した
半導体装置を得る。
【００１２】したがって、以上のモ−ルド金型バランス
で形成した前記半導体装置では、パッケ−ジ本体１厚さ
を変えることなくアウタ−リ−ド２の長さを長くするこ
とができ、はんだ接合寿命を延命させた薄型パッケ−ジ
を得ることが出来る。
で形成した前記半導体装置では、パッケ−ジ本体１厚さ
を変えることなくアウタ−リ−ド２の長さを長くするこ
とができ、はんだ接合寿命を延命させた薄型パッケ−ジ
を得ることが出来る。
【００１３】ここで、本発明の半導体装置は図示のもの
に限定されるものでなく種々の変更例がある。例えば、
図５がＬＯＣ構造のパッケ−ジであるのに対し、図６で
は一般的な従来構造の場合であり、この場合にはインナ
−リ−ド２にリ−ドオフセット１９を施しモ−ルド金型
バランスを同様に保つことができる。
に限定されるものでなく種々の変更例がある。例えば、
図５がＬＯＣ構造のパッケ−ジであるのに対し、図６で
は一般的な従来構造の場合であり、この場合にはインナ
−リ−ド２にリ−ドオフセット１９を施しモ−ルド金型
バランスを同様に保つことができる。
【００１４】
【発明の効果】本発明の半導体装置では、プリント基板
とパッケ−ジ本体との距離が長いので、プリント基板実
装後のプリント基板とパッケ−ジ本体との間に生じる熱
応力を緩和でき、はんだ接合部の寿命を延ばすことがで
きる。
とパッケ−ジ本体との距離が長いので、プリント基板実
装後のプリント基板とパッケ−ジ本体との間に生じる熱
応力を緩和でき、はんだ接合部の寿命を延ばすことがで
きる。
【００１５】
【図１】従来の半導体装置の斜視図
【図２】本発明の半導体装置の斜視図
【図３】本発明の効果を示す説明図
【図４】本発明の半導体装置に用いるリ−ドフレ−ムの
全体を概略的に示す平面図
全体を概略的に示す平面図
【図５】本発明の半導体装置のモ−ルド状態の断面図
（１）
（１）
【図６】本発明の半導体装置のモ−ルド状態の断面図
（２）
（２）
１…パッケ−ジ本体、２…アウタ−リ−ド、３…プリン
ト基板、４…はんだ、５…はんだ付け部、６…フットプ
リント、７…リ−ドフレ−ム、８…インナ−リ−ド、９
…フレ−ム外枠、１０…ダム、１１…ペレット、１２…
ワイヤ、１３…モ−ルド上型、１４…モ−ルド下型、１
５…タブ、１６…接合テ−プ、１７…キャビティ、１８
…レジン、１９…リ−ドオフセット、２０…ガイド穴、
２１…ゲ−ト。
ト基板、４…はんだ、５…はんだ付け部、６…フットプ
リント、７…リ−ドフレ−ム、８…インナ−リ−ド、９
…フレ−ム外枠、１０…ダム、１１…ペレット、１２…
ワイヤ、１３…モ−ルド上型、１４…モ−ルド下型、１
５…タブ、１６…接合テ−プ、１７…キャビティ、１８
…レジン、１９…リ−ドオフセット、２０…ガイド穴、
２１…ゲ−ト。
Claims (1)
- 【請求項１】半導体素子がその外周方向へ延びる複数本
のリ−ドと、前記リ−ドの一端近傍と前記半導体装置の
電極とを電気的に接続したワイヤと、前記ワイヤ及び前
記リ−ドの一部をレジンでモ−ルドすることにより形成
した封止体とを有する半導体装置において、前記リ−ド
のレジンでモ−ルドしていない部分が、前記封止体の側
面の少なくとも２／３以上上側の位置から、チップから
遠い方へ引き出されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24889091A JPH0590473A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24889091A JPH0590473A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590473A true JPH0590473A (ja) | 1993-04-09 |
Family
ID=17184970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24889091A Pending JPH0590473A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916618A (zh) * | 2014-03-13 | 2015-09-16 | 瑞萨电子株式会社 | 半导体器件 |
| JP2018121083A (ja) * | 2018-05-01 | 2018-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1991
- 1991-09-27 JP JP24889091A patent/JPH0590473A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916618A (zh) * | 2014-03-13 | 2015-09-16 | 瑞萨电子株式会社 | 半导体器件 |
| JP2015176907A (ja) * | 2014-03-13 | 2015-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10032700B2 (en) | 2014-03-13 | 2018-07-24 | Renesas Electronics Corporation | Positional relationship among components of semiconductor device |
| US10461020B2 (en) | 2014-03-13 | 2019-10-29 | Renesas Electronics Corporation | Positional relationship among components of semiconductor device |
| CN104916618B (zh) * | 2014-03-13 | 2019-12-31 | 瑞萨电子株式会社 | 半导体器件 |
| US10796983B2 (en) | 2014-03-13 | 2020-10-06 | Renesas Electronics Corporation | Positional relationship among components of semiconductor device |
| JP2018121083A (ja) * | 2018-05-01 | 2018-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| KR100392713B1 (ko) | 전자장치 | |
| US6703696B2 (en) | Semiconductor package | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| JP3862410B2 (ja) | 半導体装置の製造方法及びその構造 | |
| US20030234454A1 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR100389230B1 (ko) | 개별반도체장치및그제조방법 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US4278991A (en) | IC Package with heat sink and minimal cross-sectional area | |
| JPS63258050A (ja) | 半導体装置 | |
| JPH0590473A (ja) | 半導体装置 | |
| JPH11186481A (ja) | リードフレーム | |
| US6312976B1 (en) | Method for manufacturing leadless semiconductor chip package | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 |