JPH0194643A - 薄型構造の半導体装置の製造方法 - Google Patents

薄型構造の半導体装置の製造方法

Info

Publication number
JPH0194643A
JPH0194643A JP25064087A JP25064087A JPH0194643A JP H0194643 A JPH0194643 A JP H0194643A JP 25064087 A JP25064087 A JP 25064087A JP 25064087 A JP25064087 A JP 25064087A JP H0194643 A JPH0194643 A JP H0194643A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
molding material
lead terminals
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25064087A
Other languages
English (en)
Other versions
JP2503029B2 (ja
Inventor
Tadashi Yamaguchi
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62250640A priority Critical patent/JP2503029B2/ja
Publication of JPH0194643A publication Critical patent/JPH0194643A/ja
Application granted granted Critical
Publication of JP2503029B2 publication Critical patent/JP2503029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、ICカードなどに使用される薄型の/4ツ
ケージ構造の半導体装置並びにその製造方法に関する。
(従来の技術) 半導体集積回路などで、腕時計、カメラ、ICカード等
に使用されるものは、厚さ0.5〜2w程度の極めて薄
型のノやツケージ構造が要求される。
従来の極めて薄型のi4 yケージ構造をした半導体装
置としては、例えば特開昭55−56647号公報に開
示されたものがある。これはガラスエポキシ等からなる
P、C,B (プリンテッド、・サーキ。
ト・デート)に半導体集積回路などの半導体素子を直接
搭載し、P、C,B上の金属配線にワイヤ接続後エポキ
シ樹脂等で封止する、いわゆるC、0.B(チップ・オ
ン・ポード)である、この従来の薄型のノクツケージ構
造の半導体装置の構造図を第3図、第4図に示す。第3
図(a)は、従来の半導体装置の平面図であシ、1はガ
ラスエポキシ基板等からなるP、C,Bである。2はエ
ポキシ系などのプラスチック樹脂封止部である。3はP
、C,B裏面に形成されたリード端子である。第3図(
b)は、この半導体装置の断面図である。P、C,B 
1には、その表裏面に電極を形成する金属ノやターンが
印刷されている。P、C,B 1の裏面の金属パターン
はリード端子3を形成する。これは、ICカードなどに
搭載された半導体装置の外部機器との電気的な接続端子
の役割を果す。樹脂封止部2には、半導体素子4がP、
C,B l上に直接接着剤で固定され、半導体素子4と
P、C,B l上′の金属パターンはワイヤー5によ多
接続されている。 P、C,B l上の金属ノ臂ターン
はスルーホールによfi P、C,B 1裏面のリード
端子3を形成する金属パターンに接続されている。
樹脂封止部2は、 P、C,B l上に半導体素子4を
搭載し、ワイヤー5を接続後、トランスファーモールド
などによ多形成される。第4図は、従来の他の半導体装
置の構造図を示す、第4図(a)は、その平面図であり
(b)はその断面図である。第4図の構造図においては
、板材6及び座ぐり7がある点を除いては、第3図に示
す半導体装置の構造と変らない。板材6は、樹脂封止部
2とその表面の高さを合せ1表面を平坦にするためのも
のである。板材6はガラスエポキシ基板等であり、P、
C,B 1と合せて、2層構造のガラスエポキシ基板の
P、C,Bを用いることにより容易に実現できる。座ぐ
り7はP、C,B l上の凹部であシ半導体素子4の位
置を下げることによシ、パッケージ全体の厚さを減少さ
せることに有用である。第4図の構造を得るための製造
方法は、板材6とP、C,B 1とを一体とした2層構
造のP、C,Bを用いることを除いては第3図に示す構
造の製造方法と同じである。
第4図の半導体装置の構造では、その表面を板材6と樹
脂封止部2について平坦に製作できるので、1.Cカー
ド等、薄型で表面が平坦な機器に半導体装置を組込むの
に好適である。
(発明が解決しようとする問題点) しかしながら、このような従来のC,O,B (チップ
・オン・?−ド)構造の半導体装置では、ICカードな
どに要求されるコスト低減、よシー層の薄型化に対して
は、以下に述べる限界があった。
即ち、従来のC,O,B構造では、P、C,Bを用いる
ため、この製造コストが比較的高価であシ、表面を平坦
にするため、第4図に示すような2層構造のP、C,B
を用いると一層製造コストが上昇するという問題があっ
た。更に、P、C,Bとしてガラスエポキシ基板が一般
的であるが、これを用いる場合はあまり極端に薄くする
と割れ等の問題を生じ、薄型化にも限界があった。 P
、C,Bを厚くすれば、半導体素子の厚み及び樹脂封止
部の厚みを薄くしなければならず、半導体素子の信頼性
に問題を生じた。
(問題点を解決するための手段) この発明は以上に述べた製造コスト及び薄型化の問題点
を解決するために、 C,0,Bに替えて、金属からな
るリードフレームのリード端子に外枠のモールド材を固
定し、半導体素子及びワイヤーを実装後、内枠のモール
ド材で固定するようにした半導体装置及びその製造方法
にある。
(作 用) この発明では、P、C,Bを用いずに金属からなるリー
ド端子を有するリードフレームを用い、これを2段階の
モールド材で固定して製造するものである。従って、リ
ード端子は従来のP、C,Bの役割と、P、C,Hの表
裏両面上に形成された金属パターン、リード端子の役割
を果す。又、外枠のモールド材は、従来の第4図におけ
る板材6とP、C,B 1の役割を果すものである。
(実施例) 第1図は、この発明の一実施例を示す半導体装置の製造
方法の説明図である。第1図(a)は、リードフレーム
の平面図である。ここで10はリードフレームであシ、
11はフレーム枠である。12はリード端子であシ、1
3は半導体素子搭載部である。リード端子12は、ひと
つの半導体装置について、上下各4列づつ1合計8個か
ら構成されている。リード端子のひとつは、半導体素子
搭載部13と一体的に構成されている。ここには、半導
体素子が搭載され、リード端子は、半導体装置の基板に
電気的に接続される。リードフレームは金属であシ、厚
さは1通常0.1 ttmから0.15m程度のものが
用いられる。尚、半導体素子のリード端子12を取シ出
す必要が無い場合は、半導体素子搭載部13は、リード
端子12とは分離される。
第1図(b)/′i、このリードフレーム1oに、外枠
のモールド材を形成するための金型をセ、トシたところ
である。リードフレーム10は、平坦な金属の台に置か
れ、上部よシ金型が被せられる。金型は、リードフレー
ム10をひとつのキャビティ当り3トン程度の荷重で押
さえる。15は金型外側であシ、主とし・てリードフレ
ームのフレーム枠1ノが押えられる。16は金型内側で
あシ、リードフレームの半導体素子搭載部13及び、各
リード端子12の先端部分18が押えられる。17は金
型空隙部であシ、この部分は外枠のモールド材が注入さ
れるところであシ、金型外側と内側の空隙部を形成する
。空隙の厚み(高さ)は0.5鶏程度である。
金型内側16で、リードフレーム1oのリード端子12
の各先端部分18を図示の如く押えることは、外枠のモ
ールド材の注入に当って極めて重要である。即ち、モー
ルド材の注入に当って、リード端子12の各先端部分1
8が金型でしりかシー押えられていることによって、モ
ールド樹脂は、リード端子12の裏面へのまわシ込みが
防止される。リード端子12は、ICカードに実装され
た後は、外部機器との電気的な接続を行う電極端子の役
割を果すので、ここに絶縁体であるモールド樹脂がたと
え薄くでも付着すると、電極端子としての機能が無くな
ってしまうからである。また、いったん付着するとその
除去は、大変やっかいであ91品質低下、コスト上昇を
引起すからである。
第1図(e)は、外枠のモールド材形成と、半導体素子
の搭載、ワイヤ接続を行ったところである。
外枠ノモールド材形成工程は、エポキシ系プラスチック
樹脂をトランスファーモールドすることによって行う、
この工程条件は、一般的なゾラスチ、クモールドICの
製造工程と変らない、この工程によって、外枠のモール
ド樹脂 外枠のモールド材2θは、リード端子などのリードフレ
ーム面より、金型の空隙部の寸法に従って、0、5■の
厚み(高さ)で、その表面は平坦に形成される。リード
フレームのリード端子12の相互の間隙は、モールド樹
脂によって埋められる。従って、リードフレームの裏面
よシ見ると、第1図(c)から明らかなようにリード端
子12及び半導体素子搭載部13の外側を囲むように外
枠のモールド材20が形成され、且つ、リード端子20
の金属面が露出しておシ、リード端子相互の間隙は。
リード端子と同一面になるようにモールド樹脂で埋まっ
ている。リードフレームの表面上シ見ると、外枠のモー
ルド材20の内側は、リード端子12の先端部18.及
び半導体素子搭載部13の中央部分の金属面が露出して
いる。外枠のモールド材20を形成後、半導体素子4を
半導体素子搭載部13ヘダイボンドする。ダイがンドは
銀ペーストなどの樹脂により、半導体素子を金属面へ接
着することによって行う。次に半導体素子4上のパッド
と、リード端子先端部18との間をワイヤー5で接続す
る。このワイヤー接続も、一般のモールドICの製造工
程と同じ条1件であシ、金線をワイヤボンダーにて接続
する。
ワイヤー接続の完了したリードフレームを再びモールド
装置に装填して、内枠のモールド材21を形成する。第
1図(d)は、内枠のモールド材21を形成したところ
である。これは、リードフレームを平坦な下側金型と、
平坦な上側金型との間にはさみ込み、外枠のモールド材
20のくびれ部分に設けられた樹脂注入口22より、エ
ポキシ系などのプラスチック樹脂を注入することにより
行う。
外枠のモールド材20の他のくびれ部分にはエア抜き2
3が設けられている。上側金型及び下側金型がそれぞれ
平坦であり、1キャピテイ当り3トン程度の圧力がかけ
られているので、注入されたモー・ルド樹脂は、上面は
外枠のモールド材20の上面と同一の面となシ、下面は
リードフレームのリード端子などの裏面と同一の面とな
る。この内枠のモールド材21の形成のためのモールド
条件は、一般のモールドIC製造工程の条件と同じであ
シ、既存のモールドIC製造設備がそのまま利用できる
次に第1図(d)に示す切断面24及び外枠のモールド
材20の外側に沿って、プレス加工等によシ切断すると
、第2図(a) (b)に示す本発明の半導体装置が完
成する。
第2図は本発明の一実施例の半導体装置の構造図であり
、(、)平面図、(b)断面図である。この半導体装置
の寸法例としては、たて10+m横12震厚さ0.6 
wmである。金属からなるリード端子12は外枠のモー
ルド材20によって固定されておシ。
リード端子先端部18は半導体素子4とワイヤー5で接
続されている。又、半導体素子4は、ひとつのリード端
子12に接続された金属からなる半導体素子搭載部13
に接着されている。尚、半導体素子搭載部13は、電気
的な接続が不要の場合はリード端子に接続される必要は
無い、そして。
これらは、内枠のモールド材によって固定されている。
そして、上面は内枠、外枠のモールド材によって形成さ
れているがその面は平坦である。下面は、リード端子1
2、半導体素子搭載部13などの金属面と、その金属面
間は外枠、内枠のモールド材によって埋め込まれている
。従って、下面も、金属面とゾラスチ、り樹脂面とが同
一面をな−しておシ平坦である。そして、金属面には、
外枠。
内枠のモールドを2段階によって行うため、パリの付着
等が無く、電気的な良導体として外部への接続端子の機
能を果す、又、半導体素子4は金属である半導体素子搭
載部13に搭載されており、これが直接露出した構造と
なっておシ、放熱特性が良い、更に半導体素子搭載部は
金属であることから、静電し中蔽板としての役割も果す
厚み方向に関しては、リードフレームの板材は厚み0.
1 vtxgから0.15mであり、半導体素子は0、
2 Wから0.25m程度である。従って、モールド材
は、リード端子上面から0.5 m下面から0.6■か
ら0.65mの厚さがとれるので信頼性確保上十分であ
る。ICカードの厚さは、0.76■が標準となってい
るので、この薄型構造の半導体装置の全厚みは0.6篩
から0.65露であるので、十分な寸法となっている。
(発明の効果) この発明の薄型構造の半導体装置は、リードフレームに
搭載した半導体素子を外枠、内枠のモールド材で形成し
たものであるので、上面及びリード端子を含む下面を平
坦に且つ極めて薄型に形成することができる。又、半導
体素子搭載部が金属面であり、直接露出しているので、
熱放散特性に優れている。
又、P、C,Hに替えて金属のリードフレームを用いて
いるので、基板としての強度を落すことなく、信頼性を
確保したうえで一層の薄型化が可能となる。
更に、この半導体装置の製造方法によれば、P、C,B
を使用しないで、一般的なプラスチックモールドICの
製造ラインがそのまま使えるので、部品コストの低減及
び製造工数の削減ができ、製造コストの低減を図ること
ができる。
【図面の簡単な説明】
第1図(a) (b) (c) (d)は本発明の一実
施例の半導体装置の製造方法の説明図、第2図(、) 
(b)は本発明の一実施例の半導体装置の構造図、第3
図(a) (b)は従来の半導体装置の構造図、第4図
(a)(b)は他の従来の半導体装置の構造図である。 4・・・半導体素子、5・・・ワイヤー、12・・・リ
ード端子、 13−・・半導体素子搭載部、18・・・
リード端子先端部、20・・・外枠のモールド材、21
・・・内枠のモールド材。 特許出願人  沖電気工業株式会社 フレーAオキ (b) A発冨Hの1;)1、」Eカニ 第■ (dl 夫の説明面 図 キ4乍ト講−4 (a) (b) 本発明、714−1体域IC積乏凹 第2図 (α) (b) 4緑のヰ遺体表5 a t&ミワ 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)金属からなる複数のリード端子と、 金属からなる半導体素子搭載部に搭載された半導体素子
    と、該半導体素子と該リード端子先端部を接続するワイ
    ヤーと、該複数のリード端子を固定する外枠のモールド
    材と、該半導体素子および該ワイヤーと該リード端子先
    端部を固定する内枠のモールド材とからなる薄型構造の
    半導体装置。
  2. (2)複数のリード端子を有するリードフレームの該リ
    ード端子を固定するための外枠のモールド材形成工程と
    、金属からなる半導体素子搭載部に半導体素子を搭載し
    該リード端子の先端部にワイヤーを接続する工程と、該
    半導体素子および該ワイヤーと該リード端子先端部を固
    定する内枠のモールド材形成工程とからなり、前記外枠
    のモールド材形成工程は前記リード端子先端部を金型で
    固定して行うことを特徴とする薄型構造の半導体装置の
    製造方法。
JP62250640A 1987-10-06 1987-10-06 薄型構造の半導体装置の製造方法 Expired - Lifetime JP2503029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62250640A JP2503029B2 (ja) 1987-10-06 1987-10-06 薄型構造の半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250640A JP2503029B2 (ja) 1987-10-06 1987-10-06 薄型構造の半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0194643A true JPH0194643A (ja) 1989-04-13
JP2503029B2 JP2503029B2 (ja) 1996-06-05

Family

ID=17210864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62250640A Expired - Lifetime JP2503029B2 (ja) 1987-10-06 1987-10-06 薄型構造の半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2503029B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065642A (en) * 1989-02-28 1991-11-19 Aisin Seiki Kabushiki Kaisha Kariya Apparatus for absorbing torque variation
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933852A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置の製造方法
JPS61292346A (ja) * 1985-06-20 1986-12-23 Toshiba Corp 樹脂封止型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933852A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置の製造方法
JPS61292346A (ja) * 1985-06-20 1986-12-23 Toshiba Corp 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065642A (en) * 1989-02-28 1991-11-19 Aisin Seiki Kabushiki Kaisha Kariya Apparatus for absorbing torque variation
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法

Also Published As

Publication number Publication date
JP2503029B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
US7737537B2 (en) Electronic device
JPH0546045U (ja) 半導体パツケージ
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
WO1998043297A1 (fr) Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
JP4203925B2 (ja) 樹脂封止型半導体装置
US6921967B2 (en) Reinforced die pad support structure
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP2001177007A (ja) 半導体装置及びその製造方法
JPH06252334A (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JP2000236033A (ja) 半導体装置並びにその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2000323641A (ja) リードフレームおよびその製造方法
JP2003273311A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005303169A (ja) 半導体装置およびその製造方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12