JP2005303169A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005303169A
JP2005303169A JP2004120049A JP2004120049A JP2005303169A JP 2005303169 A JP2005303169 A JP 2005303169A JP 2004120049 A JP2004120049 A JP 2004120049A JP 2004120049 A JP2004120049 A JP 2004120049A JP 2005303169 A JP2005303169 A JP 2005303169A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
inner lead
inner leads
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004120049A
Other languages
English (en)
Inventor
Shigeru Kenjo
茂 見上
Soichi Nagano
宗一 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2004120049A priority Critical patent/JP2005303169A/ja
Publication of JP2005303169A publication Critical patent/JP2005303169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体装置の一層の小型化、多ピン化、高密度に対応できるリードフレームを用いた半導体装置およびその製造方法を提供する。
【解決手段】 ＱＦＰ形態の半導体装置１に用いられる比較的長さが短く、微細化されたインナーリード４ａの先端部４ｅの裏面４ｄにテーピング領域Ｃを設け、その領域に固定テープ８を貼り付ける。また、インナーリード４ａの上面４ｃのワイヤボンディング領域Ａと、インナーリード４ａの先端部４ｅの裏面４ｄにテーピング領域Ｃとが分離されている。
【選択図】 図２

Description

本発明は、半導体装置およびその製造技術に関し、特に、リードフレームを用いた樹脂封止形の半導体装置に適用して有効な技術に関するものである。
近年、樹脂封止形の半導体装置、例えば、ＱＦＰ（Quad Flat Package）形態の半導体装置に用いられるリードフレームのインナーリードにおいては、半導体素子の高密度化により、多ピン化、狭ピッチ化が進んでいる。このため、半導体装置にはインナーリードの先端幅が細い（微細化した）リードフレームが用いられるが、その製造工程中に微細化されたインナーリードが変形、振動し、品質トラブルが発生し易くなる。
このため、インナーリードをテープで固定すること（テーピング）による対策が採られている（例えば、特許文献１）。
特開平１０−１２８０２号公報
以下は、本発明者によって検討されたリードフレームのインナーリードをテープ（以下、固定テープという）で固定した半導体装置の一例であり、図１２を参照しながら説明する。
図１２（ａ）は、ＱＦＰ形態の半導体装置１０１の断面図である。この半導体装置１０１は、封止樹脂部（封止部）１０２と、封止樹脂部１０２によって封止された主面（表面）１０３ｂに形成された半導体素子（半導体集積回路）を有する半導体チップ１０３と、導電体によって形成されたインナーリード１０４ａおよびアウターリード１０４ｂとを有するリード１０４と、封止樹脂部１０２によって封止され、かつインナーリード１０４ａと半導体チップ１０３の表面の電極（ボンディングパッド）１０３ａとを電気的に接続するボンディングワイヤ１０５と、半導体チップ１０３を搭載するダイパッド１０６と、各インナーリード１０４ａを固定するための固定テープ１０８と、を備えている。なお、ダイパッド１０６上には、接合材１０９を介して半導体チップ１０３が固定されている。封止樹脂部１０２は、その厚さ方向と交差する平面形状が方形状になっている。また、アウターリード１０４ｂは、封止樹脂部１０２から４方向に突出しており、それぞれガルウィング状に曲げ成形されている。
図１２（ｂ）は、同図（ａ）に示した半導体装置１０１のインナーリード側へのワイヤボンディング工程時における要部断面図である。インナーリード１０４ａにボンディングワイヤ１０５を接続する際にインナーリード１０４ａが動かないように、リード押さえ１１０によって押さえられている（固定されている）。
図１２（ｃ）は、同図（ｂ）と比較されるための図であり、同図（ｂ）に示すインナーリード１０４ａより長さが短いインナーリード１３４ａ（以下、比較的短いインナーリードという、また、これに対して同図（ｂ）に示したインナーリード１０４ａを、比較的長いインナーリードという）を有するリードフレームを用いた半導体装置１０１のワイヤボンディング工程における要部断面図である。
ここで、図１２（ｂ）および同図（ｃ）に示すＡ、ＢおよびＣの符号は領域を示し、また、Ｄの符号は、距離を示す。一般的に、リードフレームのインナーリードにテーピングを適用するためには、領域Ａ（ワイヤボンディング領域）、領域Ｂ（リード押さえ領域）、領域Ｃ（テーピング領域）および距離Ｄ（樹脂封止部から固定テープまでの距離）、の各スペースが必要であるが、特に、インナーリードの長さが短いリードフレームでは、これら寸法の設計上の制約が非常に多いことを、以下のことから発明者は見出した。
インナーリード１０４ａの先端部１０４ｅにある領域Ａ（ワイヤボンディング領域）は、インナーリード１０４ａにボンディングワイヤ１０５が接続（接合）される領域で、その領域にはめっき（例えば、銀めっき）がされている。なお、領域Ａには、ボンディングワイヤの種類、ボンディング方式、ボンディング装置、めっき装置などにより精度誤差が含まれる。領域Ｂ（リード押さえ領域）は、リード押さえ１１０がインナーリード１０４ａを押さえるために接触している領域であり、ボンディング装置による、インナーリード１０４ａ上におけるリード押さえ１１０の位置精度が含まれる。領域Ｃ（テーピング領域）は、インナーリード１０４ａに貼り付けられる固定テープ１０８の幅分の領域であり、貼り付け装置による、インナーリード１０４ａへ固定テープ１０８を貼り付ける位置精度が含まれる。距離Ｄは、固定テープ１０８から封止樹脂部１０２外周までの距離である。なお、距離Ｄ（Ｘ方向）は、０．５μｍ以上必要であると考える。なぜなら、半導体チップ１０３、固定テープ１０８等を樹脂封止して、半導体装置１０１の機能を確保すること、例えば、水分をもった固定テープ１０８によるリード１０４間ショートを防止することなどのためである。
ここで、図１２（ｂ）および同図（ｃ）において、Ｘ方向の数値を当てはめて説明する。
まず、図１２（ｂ）において、インナーリード１０４ａの長さＬ１は、例えば５．０ｍｍ程度、領域Ａの寸法は、例えば１５０μｍ〜５００μｍ程度、領域Ｂの寸法は、例えば１．０μｍ〜１．５μｍ程度、領域Ｃの寸法は、例えば１．０μｍ程度である。よって、距離Ｄは、例えば３．０ｍｍ程度となる。したがって、比較的長いインナーリード１０４ａに固定テープ１０８で固定しても、固定テープ１０８からパッケージ外周までの領域（距離Ｄ）の幅が３．０ｍｍ程度あるので、半導体装置１０１の機能が確保され、かつ、インナーリード１０４ａの曲がり、振動等を防止することができる。
しかしながら、図１２（ｃ）で示すように、先端部１３４ｅを有するインナーリード１３４ａの長さＬ２が、例えば、２．０ｍｍ〜２．５ｍｍ程度であると、インナーリード１３４ａに固定テープ１０８を固定するテーピング工程、およびインナーリード１３４ａと半導体チップ１０３との電気的接続するワイヤボンディング工程にて同図（ｂ）で使用した装置を使用した場合（領域Ａの寸法は、１５０μｍ〜５００μｍ程度、領域Ｂの寸法は、１．０μｍ〜１．５μｍ程度、領域Ｃの寸法は、例えば１．０μｍ程度）、封止樹脂部１０２の外周からの距離Ｄが、０．５μｍ以上確保することができなくなる。この場合、ワイヤボンディング工程後の樹脂封止工程時に、固定テープ１０８が露出あるいは露出しなくとも樹脂封止部１０２外周部近傍に固定テープ１０８が位置するため、外部からの水分を固定テープ１０８が含みやすくなり、インナーリード１０４ａと固定テープ１０８が剥がれやすくなり、また、製造工程中の加熱により、固定テープ１０８が膨張し、封止樹脂部１０２と固定テープ１０８との密着性を悪化させる等、樹脂封止する効果である半導体装置１０１の機能が確保することができず、半導体装置の製造歩留りを低下することが考えられる。
本発明の目的は、比較的短いインナーリードのリードフレームを用いた半導体装置の製造技術を提供することにある。
本発明の他の目的は、半導体装置の信頼性の向上を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、主面に複数のボンディングパッドが形成された半導体チップと、前記半導体チップの周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定するテープと、前記複数のボンディングパッドとこれに対応する前記複数のインナーリードの前記上面とをそれぞれ電気的に接続する複数のボンディングワイヤと、前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のボンディングワイヤを封止する封止樹脂と、を有する半導体装置の製造方法であって、前記複数のインナーリードの前記上面に接続された前記複数のボンディングワイヤ下の領域を避けて、前記複数のインナーリード先端部の前記裏面に、前記テープを貼り付けることを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
インナーリードの変形を防止するために固定テープで比較的短いインナーリードを固定したリードフレームを用いた半導体装置であっても、半導体装置の製造歩留りを向上すること、および、半導体装置の信頼性を向上することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
本発明の実施の形態では、比較的短いインナーリードのリードフレームを用いた半導体装置およびその製造方法について、ＱＦＰ（Quad Flat Package）形態の半導体装置１を取り上げて、図面を参照して説明する。
図１は、本実施の形態における半導体装置１に適用されるリードフレーム５０の模式図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＺ１−Ｚ１線の断面図、同図（ｃ）は同図（ａ）のＺ２−Ｚ２線の断面図を示す。また、図２は、半導体装置１の構造を示す断面図である。なお、図中、領域Ａ、Ｂ、Ｃおよび距離Ｄの意味は、先述の図１２で説明した領域Ａ、Ｂ、Ｃおよび距離Ｄと同様であるので、ここでは説明を省略する。
本実施の形態の半導体装置１は、封止樹脂部（封止部）２と、封止樹脂部２によって封止された半導体チップ（半導体素子）３と、導電体によって形成された複数のリード（リード部）４と、封止樹脂部２によって封止され、かつ、複数のリード４と半導体チップ３表面の複数の電極（ボンディングパッド）３ａとを電気的に接続する複数のボンディングワイヤ５と、半導体チップ３を搭載するダイパッド（チップ搭載部、タブ）６と、ダイパッド６に接続された複数の吊りリード７と、各インナーリード４ａを固定するための固定テープ８とを備えている。
封止樹脂部２は、例えば、熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂部２を形成することができる。この封止樹脂部２により、半導体チップ３、インナーリード４ａ、ボンディングワイヤ５、ダイパッド６、吊りリード７および固定テープ８が封止され、保護される。
半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものである。半導体チップ３は、その表面３ｂ（半導体素子形成側である主面）が上方を向くようにダイパッド６上に搭載され、半導体チップ３の裏面３ｃ（半導体素子形成側の面とは逆側の主面）が導電体からなるダイパッド６に、例えば、はんだ、銀ペーストまたは絶縁ペーストなどの接合材９を介して接着（接合）されている。
半導体チップ３の表面３ｂには、複数の電極（ボンディングパッド、パッド電極）３ａが形成されている。この電極３ａは、半導体チップ３に形成された半導体素子または半導体集積回路に電気的に接続されている。半導体チップ３の表面の各電極３ａは、各インナーリード４ａの上面４ｃに、例えば、金（Ａｕ）などの金属細線などからなるボンディングワイヤ５を介して電気的に接続されている。
リード４は、ダイパッド６の周囲に、その一端がダイパッド６に対向するように配置されている。リード４は、封止樹脂部２に埋め込まれたインナーリード４ａと一体に形成され、かつ封止樹脂部２から外部に突出するアウターリード４ｂとから形成されている。すなわち、封止樹脂部２によって封止され、リード４のボンディング部として機能し得るインナーリード４ａの上面４ｃに、ボンディングワイヤ５が接続（接合）され、外部接続用端子部として機能し得るアウターリード４ｂが封止樹脂部２から露出している。このインナーリード４ａの上面４ｃには、ボンディングワイヤ５の接続を容易にするためにめっき層、例えば、銀めっき層がワイヤボンディング領域Ａに形成される。
また、リード４は、ダイパッド６の近辺にまで延在しており、インナーリード４ａのダイパッド６に対向する側の端であるインナーリード４ａの先端部４ｅは、半導体チップ３の近辺に位置する。インナーリード４ａと半導体チップ３との間は、封止樹脂部２を構成する材料で満たされており、隣り合うリード４間は封止樹脂部２を構成する材料により満たされており、互いに接触しないようになっている。なお、半導体装置１全体の小型化、半導体チップ３の大面積化に伴い、インナーリード４ａは、その長さが比較的短い（例えば、２．０ｍｍ〜２．５ｍｍ程度）。
このインナーリード４ａの先端部４ｅの裏面（ワイヤボンディング領域Ａの面とは逆側の面）４ｄには、各インナーリード４ａを固定するための固定テープ８が貼り付けされる。この固定テープ８は、例えば、ポリイミド等の熱硬化性樹脂テープであり、その幅は、例えば１．０〜１．５ｍｍ程度、厚さは、例えば５０μｍ程度である。なお、本実施の形態では、固定テープ８に、ポリイミド等の熱硬化性樹脂テープを適用したが、ポリプロピレン等の熱可塑性樹脂テープ、熱可塑性樹脂にアクリルニトリル・ブタジエン・スチレン等のゴム材料が分散された複合樹脂材料のテープを適用してもよい。また、放熱用のヒートスプレッダを適用してもよい。
アウターリード４ｂにはめっき層（図示せず）が形成され、封止樹脂部２から突出し、それぞれガルウィング状に曲げ成形される。
このめっき層がアウターリード４ｂに形成されていることで、半導体装置１を基板（外部基板、マザーボード）に実装する際に、基板上の端子または導体パターンと半導体装置１の端子（アウターリード４ｂ）との間の電気的接続の信頼性を向上することができる。
ダイパッド６には、例えば、４本の吊りリード７が接続されている。各吊りリード７は、導電体材料からなり、一端がダイパッド６に接続され、ダイパッド６の外方に向かって延在している。吊りリード７は、半導体装置１の製造に用いられたリードフレーム５０のフレーム枠５１にダイパッド６を保持または支持するために設けられ、封止樹脂部２の形成後にリードフレーム５０から切断される。
本実施の形態では、図１において見やすくするためにリード４の本数を限って図示しているが、例えば、数百本（数百ピン、例えば、３００ピン）であっても良い。
また、本実施の形態では、各インナーリード４ａの先端部４ｅがそれぞれ独立しているリードフレーム５０を用いたＱＦＰ形態の半導体装置を取り上げているが、例えば、各インナーリードの先端部同士を連結したリードフレームを用いてもよい。
次に、本実施の形態の半導体装置１の製造工程について、例えば、図３に示す製造工程フローに従って説明する。
本実施の形態の半導体装置１の製造方法は、比較的短いインナーリードのリードフレームを用いた半導体装置の製造方法であって、リードフレーム準備工程と、インナーリードめっき処理工程と、テーピング工程と、ダウンセット加工工程と、ダイボンディング工程と、ワイヤボンディング工程と、樹脂封止工程と、ダムバーカット工程と、フォーミング工程と、を有する。なお、各インナーリードの先端部同士を連結したリードフレームを用いる場合は、連結部切断除去工程をも有することとなる。
まず、リードフレーム準備工程では、比較的短い、例えば、長さが２．０ｍｍ〜２．５ｍｍ程度のインナーリード４ａを有するリードフレーム５０を準備する。図１に、本実施の形態の半導体装置１の製造に用いられるリードフレーム５０の模式図を示す。
リードフレーム５０は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料からなる。リードフレーム５０は、例えば、１つの半導体装置に用いられるものであり、半導体チップ３を搭載するためのダイパッド６と、その一端がフレーム枠５１と接続し他端がダイパッド６の四隅に接続してダイパッド６を保持または支持する吊りリード７と、その一端がダイパッド６と離間して対向するように配置され他端がフレーム枠５１と接続する複数のリード４とを有している。このリード４には、複数のインナーリード４ａとそれぞれに一体で繋がった複数のアウターリード４ｂとが設けられており、隣り合ったリード４同士がダムバー１０によって連結されている。なお、本実施の形態で用いたリードフレーム５０は、一つの半導体装置に用いるものとして例示したが、このリードフレーム５０が複数接続された多連リードフレームを用いることで、複数の半導体装置を製造することもできる。
続いて、インナーリードめっき処理工程では、例えば、ワイヤボンディング領域Ａ以外のリードフレーム５０のめっき不要領域をマスクで覆い、電解めっきにより銀めっき処理する。なお、本実施の形態では、銀でめっき処理をしたが、金、パラジウム等でもよい。
続いて、テーピング工程では、あらかじめ硬化時に弾性特性を有する接着剤の設けられたリード固定テープ母材を金型等により所望する形状（例えば、口の字型）に切断分離して固定テープ８を形成し、これをテープ貼り付け機を用いて図４に示すように、リードフレーム５０の各インナーリード４ａ同士を固定するように全体に貼り付ける。
続いて、ダウンセット加工工程では、図４に示すように、ダイパッド６がフレーム枠５１より一段低くなるように、ダイパッド６付近の吊りリード７の曲げ加工が行われている。なお、本実施の形態で示した半導体装置の製造方法では、ダウンセット加工工程を有して、ダイパッド６をフレーム枠５１より一段低くなるように曲げ加工しているが、ダウンセット加工工程を含まなくても良い。また、本実施の形態で示した半導体装置の製造方法では、ダウンセット加工工程により加工されているが、リードフレーム５０形成時のエッチング加工により、ダイパッド６がフレーム枠５１より一段低くなるように加工されてもよい。
続いて、ダイボンディング工程では、図５に示すように、ダイパッド６上に接合材９、例えば、はんだを供給し、次いで、ダイパッド６上に、半導体チップ３を配置して、接合材９を介して半導体チップ３の裏面３ｃとダイパッド６とを接合する。なお、本実施の形態では、接合材９にはんだを適用したが、銀ペーストなどでもよい。
続いて、ワイヤボンディング工程では、図６に示すように、半導体チップ３の電極（ボンディングパッド）３ａとリード４（インナーリード）とをボンディングワイヤ５を介して、電気的に接続する。図６は、ワイヤボンディング工程の説明図（要部断面図）である。なお、本実施の形態では、ボンディングワイヤ５に金線を用いたが、アルミニウム線などでもよい。
まず、リードフレーム５０が、ヒートステージ２０に配置される。このヒートステージ２０内には、例えば、ヒータなどが内蔵されており、所定の温度に加熱される。
ヒートステージ２０には、リードフレーム５０のダイパッドが配置される窪み部２１が形成され、この窪み部２１の底面は、窪み部２１にダイパッド６を収容できるような平面形状を有している。このため、ダイパッド６上に搭載されている半導体チップ３が安定した状態で固定または保持されることとなる。また、リード押さえ２３が、リード４のワイヤボンディング領域（領域Ａ）近傍を押さえつけている。
また、本発明のために、ヒートステージ２０には、リードフレーム５０のリード４（インナーリード）の先端部４ｅが配置される下部に、窪み部２２（深さが、例えば１００μｍ）が設けられている。この窪み部２２は、ワイヤボンディング工程において、リード４（インナーリード）の先端部４ｅの裏面（下面）４ｄに貼り付けされている固定テープ８とヒートステージ２０が接触しないための形状をしている。したがって、この窪み部２２を設けることで、ワイヤボンディングのために熱せられたヒートステージ２０と、固定テープ８とが、接触、あるいは接近して固定テープ８が溶解等するのを防止することができる。
裏面４ｄに固定テープ８がない領域のリード４は、その下面がヒートステージ２０の上面に密着（接触）しており、ヒートステージ２０によってリード４（インナーリード）が加熱され、ワイヤボンディング領域（領域Ａ）も加熱される。また、半導体チップ３の電極３ａ近傍もヒートステージ２０からダイパッド６を介して伝導された熱によって加熱される。
半導体チップ３の電極３ａ近傍、および、インナーリード４ａ上のワイヤボンディング領域（領域Ａ）をワイヤボンディングに適した所定の温度に加熱してから、半導体チップ３の電極３ａとリード４（インナーリード）との間を、ボンディングワイヤ５を介して電気的に接続する。この際、まず、半導体チップ３の電極３ａにボンディングワイヤ５の一端を接続してから、リード４（インナーリード）のボンディングワイヤ領域（領域Ａ）にボンディングワイヤ５の他端を接続する。半導体チップ３の各電極３ａと各リード４とのワイヤボンディングを順次行い、半導体チップ３の複数の電極３ａと複数のリード４との間を複数のボンディングワイヤ５を介して電気的に接続する。
続いて、樹脂封止工程では、図７に示すように、エポキシ系の熱硬化性樹脂などの封止材（封止用樹脂）の供給を行って、モールド形成する。
続いて、ダムバーカット工程では、ダムバー１０をカットする。すなわち、図１および図４に示したリードフレーム５０に示す各ダムバー１０を切断して、フレーム枠５１から半導体装置１の前駆体を取り出す。
続いて、フォーミング工程では、図２に示すように、アウターリード４ｂをガルウィング状に曲げ成形し、ＱＦＰ形態の半導体装置１が完成する。なお、各アウターリード４ｂには外装めっきが施されている。
図２に示したＱＦＰ形態の半導体装置１の製造に用いられる半導体チップ３は、必要に応じて種々の種類や、異なる寸法から選択される。すなわち、搭載される半導体チップ３の寸法は、製品仕様などに応じて変更される。半導体チップ３の寸法の変更に応じてリードフレーム５０の設計を変更する場合、搭載する半導体チップ３の寸法毎に（製品毎に）異なる設計（形状）のリードフレーム５０を用意する必要があり、半導体装置１の製造コストを増大させてしまう。このため、半導体チップ３の寸法（平面寸法）を変更しても（例えば、３．５×３．５ｍｍ〜６．０×６．０ｍｍ）、リードフレーム５０を変更する必要がない、搭載する半導体チップ３の寸法に対して汎用性の高いリードフレーム５０、すなわち、インナーリード４ａの長さが短いリードフレーム５０を用いることが好ましい。これにより、半導体装置１の製造コストを低減することが可能になる。したがって、本実施の形態では、例えば、大きな寸法の半導体チップ３を搭載することに対応できるため、半導体チップ３の寸法の変更に応じて、リードフレーム５０の設計を変更する必要がない。このため、半導体装置１の製造コストの低減ができる。
ここで、図８〜図１１に示すような種々の形状のインナーリード８１に対するワイヤボンディング工程における半導体装置の要部断面図を用いて、本実施の形態のワイヤボンディング工程における半導体装置と比較する。図８〜図１１における符号の説明をすると、８０は固定テープ、８１は比較的短いインナーリード、８１ａおよび８１ｂはそれぞれ形状の異なるインナーリード、８１ｃ、８１ｄ、８１ｅはそれぞれインナーリードの上面、裏面、先端部、８３はリード押さえ、８４はボンディングワイヤ、８５は窪み部、８６は半導体チップ、８７は接合材、８８はダイパッド、８９はヒートステージ、９０は電極（ボンディングパッド）、Ｌ８１は比較的短いインナーリード８１の長さで、例えば２．０ｍｍ〜２．５ｍｍ程度である。また、インナーリード８１ａとインナーリード８１ｂとの違いは、インナーリード８１ｂには、先端部８１ｅが薄肉化するように窪み部８５が裏面８１ｄに設けられているのに対し、インナーリード８１ａではその窪み部８５が存在しない。なお、図中、領域Ａ、Ｂ、Ｃおよび距離Ｄの意味は、先述の図１２で説明した領域Ａ、Ｂ、Ｃおよび距離Ｄと同様であるので、ここでは説明を省略する。
図８では、インナーリード８１ａの上面８１ｃに、先端部８１ｅ（インナーリード８１の半導体チップ８６側）から順に、領域Ｃ、領域Ａ、領域Ｂを有するインナーリード８１ａに対し、リード押さえ８３で押さえられたインナーリード８１ａの上面８１ｃの領域Ａに、ボンディングワイヤ８４が接続（接合）されている状態を示す。
この図８に示すような比較的短いインナーリード８１ａの領域Ａ、ＢおよびＣの配置は、先に本発明者が検討した課題（図１２参照）を解決する手段の一つであると考えられる。すなわち、比較的短いインナーリード１３４ａ（長さは、２．０〜２．５ｍｍ程度）に対して、樹脂封止部１０２の外周部近傍に固定テープ１０８が存在する場合、樹脂封止工程後の状態が樹脂封止部１０２から固定テープ１０８が露出するなど、十分な距離Ｄが確保することができないこと、に対する解決手段の一つであると考えられる。
これにより、固定テープ８０を貼り付ける効果である、インナーリード８１ａの先端部８１ｅを固定することができ、かつ、十分な距離Ｄが確保することができるので、ワイヤボンディング工程の後に樹脂封止した場合に、固定テープ８０が露出する等による半導体装置の信頼性の低下を防止することができると考えられる。
しかし、図８に示すような、領域Ａ、領域Ｂ、および領域Ｃの配置で既存の装置を用いてテーピング工程およびワイヤボンディング工程を行った場合、各領域が重なり合い、特に、めっきされている領域（領域Ａ）上に固定テープ８０が貼り付けられ、固定テープ８０とインナーリード８１ａとの接着強度が低下する、などの問題が生じてしまう。このような問題を回避するには、インナーリード８１ａに貼り付ける固定テープ８０の幅を細くする、または、既存の装置より高精度で貼り付けることができる装置が必要となるため、製造コスト上昇に繋がってしまう。さらに、インナーリード８１ａの先端部８１ｅの上面８１ｃに固定テープ８０を貼り付ける場合とすると、ボンディング領域（領域Ａ）のめっき上への貼り付けをさけるため、めっきをする精度、および、既存の装置より高精度でワイヤをボンドすることができるワイヤボンディング装置が必要となるため、製造コスト上昇に繋がってしまう。
このように、領域Ａ、領域Ｂ、および領域Ｃは、設備（装置）に依存しているため、既存の装置より精度の良い装置で、インナーリード８１ａに固定テープ８０を固定する工程およびワイヤボンディング工程を行わなければ、図８に示すような、領域Ａ、領域Ｂ、および領域Ｃの配置をすることができないと考えられる。つまり、既存の設備より、高性能の設備を投入することは、製造コストアップに繋がってしまう。
そこで、本実施の形態では、図２に示すように、インナーリード４ａの先端部４ｅの裏面４ｄに、固定テープ８を貼り付けているので、既存の設備でも対応でき、製造コストを抑えた半導体装置１を製造することができる。すわなち、先端部４ｅの裏面４ｄに固定テープ８を貼り付けるので、インナーリード４ａの上面４ｃに、インナーリード４ａの上面４ｃへ固定テープ８を固定する領域Ｃ（テーピング領域）を確保する必要がないため、比較的短いインナーリード４ａに対してテーピング工程およびワイヤボンディング工程にて既存の設備（装置）を使用した場合でも、固定テープ８の効果であるインナーリード４ａの曲がり、振動等を防止することができる。
図９では、インナーリード８１ｂの上面８１ｃに先端部８１ｅから順に領域Ａおよび領域Ｂと、インナーリード８１ｂの裏面の窪み部８５に領域Ｃを有するインナーリード８１ｂに対し、リード押さえ８３で押さえられたインナーリード８１ｂの上面８１ｃの領域Ａに、ボンディングワイヤ８４が接続（接合）されている状態を示す。
固定テープ８０により、インナーリード８１ｂの先端部８１ｅが固定されることになり、インナーリード８１ｂの曲がり、振動などを抑えることができる。また、ヒートステージ８９と固定テープ８０が接触しないため、その後の工程において固定テープ８０が剥がれるなどの問題も生じない。
しかしながら、インナーリード８１ｂのワイヤボンディング領域である領域Ａ下には、固定テープ８０が貼り付けられることになる窪み部８５が存在しているので、ワイヤボンディング工程時において、窪み部８５の空間により領域Ａが固定されないために、ボンディングワイヤ８４のインナーリード８１ｂに対する接合が弱いことが考えられる。また、このようなインナーリード８１ｂの先端部８１ｅに窪み部８５を設けた形状を形成することは、リードフレームの製造コストアップに繋がると考えられる。
そこで、本実施の形態では、図６に示すように、領域Ａと領域Ｃを分離することで、ワイヤボンディング領域（領域Ａ）が存在するリード４の裏面４ｄをヒートステージ２０で固定できるため、リード４側のボンディング状態を安定させることができる。また、図９に示したようなインナーリード８１ｂの先端部８１ｅに窪み部８５を設けるような形状ではないため、リードフレームの製造コストを抑えることができる。
図１０では、インナーリード８１ｂの上面８１ｃに領域Ａおよび領域Ｂと、インナーリード８１ｂの裏面８１ｄの窪み部８５に領域Ｃとを有するインナーリード８１ｂに対し、リード押さえ８３で押さえられたインナーリード８１ｂの上面８１ｃの領域Ａに、ボンディングワイヤ８４が接続（接合）されている状態を示すが、図９と比較して領域Ａ下には、領域Ｃが存在しない。したがって、領域Ａと領域Ｃとを分離しているので、ワイヤボンディング領域（領域Ａ）下をヒートステージ８９で固定できるので、インナーリード８１ｂのボンディング状態を安定させることができる。
しかしながら、このようなインナーリード８１ｂの先端部８１ｅに薄肉部を設けた形状を形成することは、リードフレームの製造コスト上昇に繋がる。
また、一般に固定テープを貼り付ける場合、隣接するインナーリードを固定テープで連結した上で、吊りリードに架かるように固定する。よって、インナーリード８１ｂの窪み部８５に貼り付けられ延在した固定テープ８０をリードフレームの吊りリードに架かけるために、固定テープ８０の架かる吊りリード部位もインナーリード８１ｂの先端部８１ｅに併せて薄肉化することになる。このように吊りリードを薄肉化することで吊りリードの強度が弱くなり、結果としてリードフレームの強度が弱くなることが考えられる。
そこで、本実施の形態では、図６に示すように、リード４の先端部４ｅに窪みを持たないので、吊りリードを薄肉化することなく固定テープ８でリード４を固定できるので、リードフレーム５０の強度を確保することができ、固定テープ８の効果であるインナーリードの先端部４ｅの曲がり、振動等を防止することができる。また、図１０に示したようなインナーリード８１ｂの先端部８１ｅに窪み部８５を設けるような形状ではないため、リードフレームの製造コストを抑えることができる。
図１１では、インナーリード８１ａの上面８１ｃに領域Ａおよび領域Ｂと、インナーリード８１ａの裏面８１ｄに領域Ｃとを有するインナーリード８１ａに対し、リード押さえ８３で押さえられたインナーリード８１ａの上面８１ｃの領域Ａに、ボンディングワイヤ８４が接続（接合）されている状態を示す。なお、領域Ａ下には、領域Ｃが存在しない。よって、領域Ａと領域Ｃとを分離しているので、ワイヤボンディング領域（領域Ａ）の裏面をヒートステージ８９で固定できるので、インナーリード８１ａ側のボンディング状態を安定させることができる。
しかしながら、本発明者の検討によれば、インナーリード８１ａの先端部８１ｅの裏面８１ｄに固定テープ８０が存在するにも関わらず、図１１に示すような既存形状のヒートステージ８９を用いてボンディング工程を行った場合、リード押さえ８３で押さえられたインナーリード８１ａと、ヒートステージ８９との間に、固定テープ８０が挟まれ、つぶれてしまう。また、ワイヤボンディング工程では、インナーリード８１ａをワイヤボンディングに適した所定の温度に加熱してから、半導体チップ８６の電極９０とインナーリード８１ａとの間を、ボンディングワイヤ８４を介して電気的に行うので、固定テープ８０が、ヒートステージ８９に接着しインナーリード８１ａから剥がれたり、溶解したり等したり、また、インナーリード８１ａが安定されないままワイヤボンディングされるため、ボンディング不良が発生するという問題も考えられる。
そこで、本実施の形態では、図６に示すようなヒートステージ２０を用いて、半導体チップ３の電極３ａとリード４とをボンディングワイヤ５を介して、電気的に接続し、ボンディングワイヤ５の接合を高くしている。このヒートステージ２０には、インナーリードの先端部４ｅが位置する部分に、深さ１００μｍの溝を設けている。
このため、固定テープ８がヒートステージ２０と接触することがないため、固定テープ８が、ヒートステージ２０に接着し、リード４から剥がれ、または、溶解したり等の製品不良の発生を低減することができる。
また、ワイヤボンディング工程において、リード４をワイヤボンディングに適した温度に加熱し、しかもしっかりとリード４を固定または保持した状態で、リード４および半導体チップ３の電極３ａにボンディングワイヤ５を接続できるので、ボンディングワイヤ５とリード４とのボンダビリティを向上し、ボンディングワイヤ５の接続強度を高めることができる。これにより、半導体装置１の信頼性を向上し、半導体装置１の製造歩留りを向上することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
本発明の実施の形態における半導体装置の製造に用いられるリードフレームの構造を示す模式図であり、（ａ）は平面図、（ｂ）および（ｃ）は断面図である。 本発明の実施の形態における半導体装置の構造の一例を示す断面図である。 本発明の実施の形態における半導体装置の製造プロセスフローの一例である。 図１に続く半導体装置の製造工程中におけるリードフレームの構造を示す模式図であり、（ａ）は平面図、（ｂ）および（ｃ）は断面図である。 本発明の実施の形態である半導体装置の製造工程を示した断面図である。 図５に続く半導体装置の製造工程中における要部断面図である。 図６に続く半導体装置の製造工程中における要部断面図である。 本実施の形態と比較するためのワイヤボンディング状態の一例を示す拡大部分断面図である。 本実施の形態と比較するためのワイヤボンディング状態の一例を示す拡大部分断面図である。 本実施の形態と比較するためのワイヤボンディング状態の一例を示す拡大部分断面図である。 本実施の形態と比較するためのワイヤボンディング状態の一例を示す拡大部分断面図である。 本発明者が検討した半導体装置の構造の断面図であり、（ａ）は断面図、（ｂ）は比較的長いインナーリードへのワイヤボンディング工程における要部断面図、（ｃ）は比較的短いインナーリードへのワイヤボンディング工程における要部断面図である。
符号の説明
１ 半導体装置
２ 封止樹脂部（封止部）
３ 半導体チップ
３ａ 電極（ボンディングパッド）
３ｂ 表面（主面）
３ｃ 裏面
４ リード
４ａ インナーリード
４ｂ アウターリード
４ｃ 上面
４ｄ 裏面（下面）
４ｅ 先端部
５ ボンディングワイヤ
６ ダイパッド
７ 吊りリード
８ 固定テープ
９ 接合材
１０ ダムバー
２０ ヒートステージ
２１、２２ 窪み部
２３ リード押さえ
５０ リードフレーム
５１ フレーム枠
８０ 固定テープ
８１ インナーリード
８１ａ インナーリード
８１ｂ インナーリード
８１ｃ 上面
８１ｄ 裏面
８１ｅ 先端部
８３ リード押さえ
８４ ボンディングワイヤ
８５ 窪み部
８６ 半導体チップ
８７ 接合材
８８ ダイパッド
８９ ヒートステージ
９０ 電極（ボンディングパッド）
１０１ 半導体装置
１０２ 封止樹脂部（封止部）
１０３ 半導体チップ
１０３ａ 電極（ボンディングパッド）
１０３ｂ 主面
１０４ リード
１０４ａ インナーリード
１０４ｂ アウターリード
１０５ ボンディングワイヤ
１０６ ダイパッド
１０８ 固定テープ
１０９ 接合材
１１０ リード押さえ
１３４ａ インナーリード
１３４ｅ 先端部
Ａ、Ｂ、Ｃ 領域
Ｄ 距離
Ｌ１ 長さ
Ｌ２ 長さ
Ｌ８１ 長さ

Claims (6)

  1. チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、かつ上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定するテープとを有するリードフレームと、
    その主面に複数の半導体素子及び複数のボンディングパッドを有し、前記チップ搭載部上に配置された半導体チップと、
    前記複数のボンディングパッドとこれに対応する前記複数のインナーリードの前記上面とをそれぞれ電気的に接続する複数のボンディングワイヤと、
    前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のボンディングワイヤを封止する封止樹脂とを有し、
    前記テープが、前記複数のインナーリードの前記上面に接続された前記複数のボンディングワイヤ下の領域を避けて貼り付けられ、かつ前記複数のインナーリードの前記裏面において前記チップ搭載部に対向する側の端部に貼り付けられることを特徴とする半導体装置。
  2. （ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、かつ上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定するテープとを有するリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部に半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの主面に形成された複数のボンディングパッドとこれに対応する前記複数のインナーリードの前記上面とを複数のボンディングワイヤでそれぞれ電気的に接続する工程と、
    （ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のボンディングワイヤを樹脂で封止する工程とを有する半導体装置の製造方法であって、
    前記複数のインナーリードの前記上面に接続された前記複数のボンディングワイヤ下の領域を避けて、前記複数のインナーリードの前記裏面において前記チップ搭載部に対向する側の端部に前記テープを貼り付けることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法であって、
    さらに前記テープを前記複数のインナーリードに貼り付ける工程は、前記（ｄ）工程の前に行うことを特徴とする半導体装置の製造方法。
  4. 請求項２または３記載の半導体装置の製造方法であって、
    前記複数のインナーリードを加熱するヒートステージの上面と前記複数のインナーリードの前記裏面とを密着させた状態で、前記複数のボンディングパッドとこれに対応する前記複数のインナーリードの前記上面とを前記複数のボンディングワイヤによって、それぞれ電気的に接続し、
    前記ヒートステージには、前記テープと前記ヒートステージとを接触させない窪みが形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項２、３または４記載の半導体装置の製造方法であって、
    前記複数のインナーリードの長さが、３．０ｍｍ以下であることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法であって、
    前記複数のインナーリードの長さが、２．０ｍｍ以上、２．５ｍｍ以下であることを特徴とする半導体装置の製造方法。
JP2004120049A 2004-04-15 2004-04-15 半導体装置およびその製造方法 Pending JP2005303169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004120049A JP2005303169A (ja) 2004-04-15 2004-04-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004120049A JP2005303169A (ja) 2004-04-15 2004-04-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005303169A true JP2005303169A (ja) 2005-10-27

Family

ID=35334280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004120049A Pending JP2005303169A (ja) 2004-04-15 2004-04-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005303169A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649870B1 (ko) 2005-11-18 2006-11-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법
JP2011222627A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649870B1 (ko) 2005-11-18 2006-11-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법
JP2011222627A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP4149439B2 (ja) 半導体装置
JP4917112B2 (ja) 半導体装置
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2972096B2 (ja) 樹脂封止型半導体装置
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2004048024A (ja) 半導体集積回路装置およびその製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JP5767294B2 (ja) 半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003273311A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005150294A (ja) 半導体装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法