JP4149439B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4149439B2 JP4149439B2 JP2004517247A JP2004517247A JP4149439B2 JP 4149439 B2 JP4149439 B2 JP 4149439B2 JP 2004517247 A JP2004517247 A JP 2004517247A JP 2004517247 A JP2004517247 A JP 2004517247A JP 4149439 B2 JP4149439 B2 JP 4149439B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- sealing portion
- tab
- qfn
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000007789 sealing Methods 0.000 claims description 170
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000000725 suspension Substances 0.000 description 56
- 229920005989 resin Polymers 0.000 description 50
- 239000011347 resin Substances 0.000 description 50
- 238000000465 moulding Methods 0.000 description 47
- 238000005520 cutting process Methods 0.000 description 45
- 230000035882 stress Effects 0.000 description 35
- 238000000034 method Methods 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000013372 meat Nutrition 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
QFNでは、各リードが封止部の裏面に露出しており、それぞれのリードと封止用樹脂との接合面積が非常に少ないため、したがって、各リードと封止部との接合強度を高めるための工夫が種々考案されている。
なお、QFNの構造については、例えば、株式会社プレスジャーナル1998年7月27日発行、「月刊Semiconductor World増刊号’99半導体組立・検査技術」、53〜57頁に記載されている。
QFNでは、図14の比較例に示すように、各リード1aの封止部3の裏面3aに露出して、外部端子として機能する被実装面1dの延在方向の長さ(P)は、その反対側に位置しており、樹脂封止部によって覆われている封止部形成面1gの長さ(Q)と比べて、Q≧Pの関係にある。
これは、各リード1aの封止部形成面1gにはリード切断時のワイヤ接合部への応力付与を防止するとともに各リードの水平方向に対しての引き抜き強度を増加させるための複数の凹部1mが形成されており、したがって、封止部形成面1gの長さ(Q)が長くなり、その結果、Q≧Pの関係となっている。
このような状況において顧客からの要求などにより、パッケージサイズを変えずにさらに大きな半導体チップを搭載しようとした際、被実装面1dの延在方向の長さ(P)は、パッケージサイズごとにEIAJ規格(Standards of Electronic Industries Association of Japan)で定められているため、パッケージサイズを固定させて考えると長さ(P)を短くすることはできない。
したがって、パッケージサイズを変えずにさらに大きな半導体チップの搭載ができないことが問題となる。
本発明の目的は、搭載可能チップサイズの拡大化を図る半導体装置およびその製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
また、本発明は、半導体チップを支持可能なタブと前記タブの周囲に配置された複数のリードとを有し、対向して配置された前記リード同士の封止部形成面の内側端部間の長さがその反対側の被実装面の内側端部間の長さより長く形成されたリードフレームを準備する工程と、前記複数のリードそれぞれの前記封止部形成面の内側端部によって囲まれた領域内に前記半導体チップを配置した後、前記タブに前記半導体チップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記リードとをワイヤによって接続する工程と、前記半導体チップおよび前記複数のワイヤを樹脂封止して裏面の周縁部に前記複数のリードの被実装面が露出して並ぶように封止部を形成する工程と、各リードを切断して前記リードフレームから分離する工程とを有するものである。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1、図2に示す本実施の形態1の半導体装置は、図7に示すリードフレーム1を用いて組み立てられ、かつこのリードフレーム1の片方の面側に樹脂モールディングによって封止部3が形成された片面モールドの樹脂封止型の小型半導体パッケージであり、さらに、封止部3の裏面3aの周縁部に複数のリード1aの被実装面1dを露出させて配置したペリフェラル形のものでもあり、前記半導体装置の一例として、QFN5を取り上げて説明する。
したがって、QFN5の各リード1aは、封止部3に埋め込まれたインナリードと、封止部3の裏面3aの周縁部に露出するアウタリードとの両者の機能を兼ねている。
なお、図2に示すQFN5は、チップ搭載部であるタブ1bが、その裏面1lがハーフエッチングなどの加工で削られてリード1aの半分程度の厚さに形成されており、したがって、タブ1bの裏面1l側にも封止用樹脂がまわり込んで樹脂モールディングが行われたものである。つまり、QFN5は、タブ1bが封止部3に埋め込まれたタブ埋め込み構造のものであるが、タブ1bの裏面1lが封止部3の裏面3aに露出するタブ露出構造であってもよい。
さらに、QFN5は、タブ1bの大きさが半導体チップ2の大きさより小さい小タブ構造のものであるが、QFN5は、小タブ構造に限らず、タブ1bの大きさが半導体チップ2と同等か、またはそれ以上であってもよい。
図1、図2に示すQFN5の構成について説明すると、半導体チップ2を支持するチップ支持面1cを備え、かつこのチップ支持面1cに半導体チップ2が搭載されたタブ1bと、半導体チップ2が樹脂封止されて形成された封止部3と、タブ1bを支持するタブ吊りリード1eと、封止部3の裏面3aの周縁部に露出する被実装面1dとその反対側に配置されるとともに封止部3の側面3bに接触する封止部形成面1gとを有した複数のリード1aと、半導体チップ2の表面電極であるパッド2aとこれに対応するリード1aとを接続する複数のワイヤ4とからなり、複数のリード1aのうち、対向して配置されたリード1a同士における封止部形成面1gの内側端部1h間の長さ(M)が被実装面1dの内側端部1h間の長さ(L)より長くなるように形成されている。
すなわち、図2に示すように、各リード1aが、それぞれ対向するリード1a間で、長さ(M)>長さ(L)となるように形成されている。
また、各リード1aにおいて封止部形成面1gの長さ(Q)<被実装面1dの長さ(P)となっている。
これにより、各リード1aの封止部形成面1gの内側端部1hによって囲まれて形成されるチップ搭載領域を拡大することができ、その結果、パッケージサイズを変えることなく搭載可能チップサイズの拡大化を図ることができる。
したがって、より大きな半導体チップ2を搭載することができる。
ここで、図2に示す本実施の形態1のQFN5と、図14に示す比較例のQFN型半導体装置とで、それぞれの搭載可能チップサイズの最大値を比較すると、まず、図14の比較例のQFN型半導体装置では、対向して配置されたリード1a同士の被実装面1dの内側端部1h間の長さ(L)を3mmとすると、封止部形成面1gの内側端部1h間の長さ(M)は2.9mmであり、ダイボンダの搭載精度を考慮すると、半導体チップ2の縁から0.1mmのマージンが必要であり、搭載可能チップサイズの最大値(N)は、長さ(M)−0.2mmより2.7mm(2.7mm×2.7mmのこと)となる。
これに対して、本実施の形態1の図2に示すQFN5の場合、パッケージサイズは同じとして、対向して配置されたリード1a同士の被実装面1dの内側端部1h間の長さ(L)を同じく3mmとすると、封止部形成面1gの内側端部1h間の長さ(M)は3.2mmであり、その結果、搭載可能チップサイズの最大値(N)は、3.0mm(3.0mm×3.0mmのこと)となる。
したがって、パッケージサイズを同じとしても、本実施の形態1の図2に示すQFN5の方が、図14に示す比較例のQFN型半導体装置よりも大きな半導体チップ2を搭載できる。
また、図2に示す本実施の形態1のQFN5によれば、各リード1aの封止部形成面1gの内側端部1hによって囲まれて形成されるチップ搭載領域を拡大することができるため、ダイボンディングの際のボンディング精度を緩和することができる。
さらに、リード1aの封止部形成面1g側の内側端部1hが被実装面1d側の内側端部1hより半導体チップ2から逃げる方向に位置されているため、大きな半導体チップ2を搭載している場合に、レジン注入圧力によってチップ上下動が起こった際にもリード1aと半導体チップ2との接触を防ぐことができ、チップ損傷を低減できる。
なお、図2に示すQFN5では、図4、図5に示すように、各リード1aにおいてボンディングポイント1fより外側で、かつモールドライン1kより内側の領域に1つの凹部1mが形成されている。
この凹部1mは、リード切断工程でリード切断時にそのストレスがリード1aに付与された際に、ストレスを受ける箇所であり、凹部1mが形成されていることによってワイヤ接合部にストレスが付与されるのを防ぐことができ、リード1a切断時のワイヤ4の断線を防ぐことができる。
さらに、凹部1mが形成されていることにより、リード1aのパッケージ水平方向に対しての引き抜き強度を向上できる。
また、図2に示すQFN5では、図3、図4および図6に示すように封止部形成面1gの少なくとも一部の幅が被実装面1dの幅より広く形成されている。つまり、図6に示すように、下側に配置される被実装面1dの幅より上側の封止部形成面1gの幅が広く形成され、リード厚み方向に対して逆台形形状を有している。
これにより、リード1aのパッケージ垂直方向に対しての引き抜き強度を向上できる。
また、図2に示すように、半導体チップ2は、タブ1bのチップ支持面1c上にダイボンド材(例えば、銀ペーストなど)によって固定されている。
さらに、QFN5の封止部3の裏面3aの周縁部に並んで配置された外部端子であるリード1aの被実装面1dには、厚さ10μm程度の半田メッキ層6が形成されている。
また、タブ1b、タブ吊りリード1eおよび各リード1aは、例えば、銅などの薄板材によって形成され、その厚さは、0.15〜0.2mm程度である。
さらに、半導体チップ2のパッド2aとこれに対応するリード1aとを接続するワイヤ4は、例えば、金線などである。
また、封止部3は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
次に、本実施の形態1によるQFN5(半導体装置)の製造方法について説明する。
まず、半導体チップ2を支持可能なタブ1bと、タブ1bを支持するタブ吊りリード1eと、タブ1bの周囲に配置された複数のリード1aとを有し、かつ対向して配置されたリード1a同士の封止部形成面1gの内側端部1h間の長さが、被実装面1dの内側端部1h間の長さより長く形成された図7に示すリードフレーム1を準備する。
すなわち、図2に示すように、各リード1aがそれぞれ封止部形成面1gの長さ(Q)<被実装面1dの長さ(P)となったリードフレーム1を準備する。
また、リードフレーム1には、図7に示すようにタブ1bおよびその周囲のリード1aを区画する切断部1jが形成されている。なお、図7に示す点線部は、モールド後のモールドライン1kである。
さらに、リードフレーム1は、1枚のリードフレーム1から複数個のQFN5を製造することが可能な短冊状の細長い多連のものであり、さらに、1枚のリードフレーム1上でマトリクス配列でQFN5を製造可能とし、したがって、1枚のリードフレーム1には、1個のQFN5に対応したパッケージ領域がマトリクス配列で複数個形成されている。
また、リードフレーム1は、例えば、銅(Cu)などによって形成された薄板材であり、その厚さは、例えば、0.15〜0.2mm程度であるが、前記材料や前記厚さなどは、これらに限定されるものではない。
その後、主面2bに半導体集積回路が形成された半導体チップ2を準備し、複数のリード1aそれぞれの封止部形成面1gの内側端部1hによって囲まれた領域内のタブ1b上に半導体チップ2を配置する。
その後、この半導体チップ2の裏面2cとタブ1bのチップ支持面1cとを接合するダイボンディング(ペレットボンディングまたはチップマウントともいう)を行う。
すなわち、リードフレーム1のタブ1bのチップ支持面1cに半導体チップ2を搭載する。
その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペーストなど)を介して主面2bを上方に向けて半導体チップ2を固定する。
続いて、図2に示すように、半導体チップ2のパッド2aとこれに対応する図4に示すリード1aの封止部形成面1gのボンディングポイント1f付近とをボンディング用のワイヤ4によってワイヤボンディングして接続する。
その後、樹脂モールディング(ここでは、トランスファーモールディング)によって半導体チップ2および複数のワイヤ4を樹脂封止してリードフレーム1の封止部形成面1g側に封止部3を形成する(片面モールドを行う)。
その際、封止部3の裏面3aの周縁部に複数のリード1aの被実装面1dが露出して並ぶように樹脂モールディングを行う。
ここでは、成形金型8(図35参照)のキャビティ8cとQFN5とが1対1に対応した個片モールドタイプの前記成形金型8を用いて樹脂モールディングを行う。
これによって、リードフレーム1上に複数の封止部3がマトリクス配置で形成される。
その後、封止部3から突出する各リード1aおよびタブ吊りリード1eをリードフレーム1から切断分離するリード切断(個片化)を行う。
ここでは、リードフレーム1の切断部1jに沿って各リード1aを切断し、図2に示すQFN5を取得する。
次に本実施の形態1の変形例のQFN5について説明する。
図8、図9は、変形例のQFN5を示すものであり、また、図10〜図12は、変形例のQFN5の各リード1aの形状を示すものである。
すなわち、図8、図9に示すQFN5は、図2に示すQFN5とほぼ同じ構造であるが、相違点は、各リード1aの封止部形成面1gの形状であり、各リード1aの封止部形成面1gの内側端部1hに図12に示すような切り欠き部1iが形成されている。
つまり、各リード1aの封止部形成面1gの内側コーナ部に封止部形成面1gより下がった段差部を有する切り欠き部1iが設けられている。
この切り欠き部1iを設けたことにより、対向して配置されたリード1a同士の封止部形成面1gの内側端部1h間の長さ(M)が、被実装面1dの内側端部1h間の長さ(L)より長く形成されており、図2に示すQFN5と同様に、各リード1aが、封止部形成面1gの長さ(Q)<被実装面1dの長さ(P)となっている。
なお、図9に示す変形例のQFN5では、各リード1aにおいて封止部形成面1gから一段下がった切り欠き部1iにワイヤ4を接続している。
したがって、図13に示すように、ワイヤボンディング時にリード1aの切り欠き部1iにボンディングツールであるキャピラリ7が入り込めるように、半導体チップ2の端部とキャピラリ7との間隔(Q)を見極めて搭載可能チップサイズを設定する必要がある。
例えば、図2に示すQFN5とパッケージサイズを同じとして、かつ前記間隔(Q)を見極めて(例えば、Q=0.05mm程度として)搭載可能チップサイズを算出する。まず、図9に示すように、対向して配置されたリード1a同士の被実装面1dの内側端部1h間の長さ(L)を同じく3mmとすると、封止部形成面1gの内側端部1h間の長さ(M)は3.84であり、ダイボンダの搭載精度とワイヤボンダのボンダビリティを考慮すると、例えば、半導体チップ2の縁から0.32mmのマージンが必要であり、搭載可能チップサイズの最大値(N)は、長さ(M)−0.64より3.2mm(3.2mm×3.2mmのこと)となる。
この場合、リード1aの封止部形成面1gの内側端部1hに切り欠き部1iが形成されているため、図2のQFN5と比較してもさらに大きな半導体チップ2を搭載することが可能になる。
なお、図9に示す変形例のQFN5のその他の構造および組み立て方法ならびにその他の作用効果については、図2に示すQFN5のものと同様であるため、その重複説明は省略する。
(実施の形態2)
本実施の形態2は、実施の形態1で説明したQFN5とほぼ同様の構造のQFN9について説明するものである。
図15は、図16に示すタブ1bが半導体チップ2の主面2bより小さく形成された小タブ構造で、かつタブ1bの裏面1l側に封止部3の一部が配置されたタブ埋め込み構造のQFN9において、このQFN9の組み立てにおける樹脂モールディング時のレジン(封止用樹脂)の流動状態を示したものである。すなわち、チップサイズが大きくなると、半導体チップ2の裏面2c側においてタブ1bの側面とリード1aとの間の領域に封止用樹脂が回り込みにくくなるが、本実施の形態2のQFN9は、図16に示すようにタブ1bの裏面1lをハーフエッチングなどで薄く加工して、樹脂モールディング時にタブ1bの裏面1l側にも封止用樹脂を周り込ませるものである。
これによって、タブ1bの裏面1l側で図15に示すようなレジン流動方向10に沿って封止用樹脂が流れ、その結果、チップ裏面におけるタブ1bの側面とリード1aとの間の領域に封止用樹脂を回り込ませることができ、前記領域におけるボイドの発生を防ぐことができる。
なお、タブ1bの裏面1lを薄くする加工方法としては、コイニング加工を採用してもよい。また、図15および図16に示すQFN9では、タブ上げ加工は施されていないため、タブ1bのチップ搭載側の面であるチップ支持面1cと、各リード1aの封止部形成面1gとは同じ高さに配置されている。
次に、図17に示す変形例のQFN9は、タブ上げ加工が施されたタブ埋め込み構造のものであり、タブ1bのチップ支持面1cが、リード1aの封止部形成面1gよりチップ主面側の方向に遠ざかった位置に配置されている。この場合も、図15に示すQFN9と同様にタブ1bの裏面1l側においてレジン流動方向10に沿って封止用樹脂が流れるため、チップ裏面におけるタブ1bの側面とリード1aとの間の領域に封止用樹脂を回り込ませることができ、前記領域におけるボイドの発生を防ぐことができる。
したがって、チップ端部がリード1aに近づいているような大きなサイズの半導体チップ2を搭載したQFN9では、タブ1bを薄くすることやタブ上げ加工を施すことが、チップ裏面でのタブ1bの側面に形成されるボイドの低減化に有効である。
次に、本実施の形態2のQFN9のリード形状について説明する。
図18〜図20に示すリード1aは、実施の形態1のQFN5のリード1aと同様の形状であり、封止部形成面1gのワイヤ接合箇所に相当するボンディングポイント1fより外側に1つの窪みである凹部1mが形成されている。この凹部1mは、樹脂モールディング後のリード切断時にリード1aのワイヤ接合箇所にかかる応力を緩和する応力緩和手段であり、前記応力をワイヤ接合箇所の外側の凹部1mに集中させて凹部1mより内側のワイヤ接合箇所には応力がかからないようにし、これにより、ワイヤ剥がれやワイヤ切断を防ぐことができる。
なお、1つのリード1aの封止部形成面1gにおいて凹部1mは1つ形成されていることが好ましい。すなわち、封止部形成面1gのボンディングポイント1fの周囲はボンディングエリアとして確保しなければならず、ボンディングエリアを除いて凹部1mを複数形成しようとするとそれぞれの凹部1mを十分深く形成するのが難しくなる。凹部1mは、その深さが浅くなると封止用樹脂と凹部1mの接合力が弱まり、応力緩和の作用も小さくなる。
また、凹部1mを深く形成しようとすると、加工上、凹部1mの幅をある程度確保しなければならず、封止部形成面1gのボンディングエリア以外の領域で凹部2個分の領域を確保するのは非常に困難となる。
さらに、QFN9のワイヤボンディングでは、図36に示すように、半導体チップ側に1stボンディングを行い、リード側に2ndボンディングを行っており、その際、2ndボンディングは、1stボンディングのように、金線(ワイヤ4)のボールを押し付けて接続する方法とは異なり、ワイヤ4を潰して切ってリード1aに接続するため、1stボンディングの領域よりは広い面積の領域が必要になる。
したがって、応力緩和の効果を十分に得るためには、1つのリード1aで1つの凹部1mを形成することが好ましい。
次に、QFN9のリード1aでは、封止部形成面1gに、リード1aの延在方向に直角な方向に対して封止部形成面1gの幅より小さな幅の凹部1mが形成されている。つまり、凹部1mはリード1aの両側面まで至らず、封止部形成面1g内で終端しており、図19に示すように凹部1mのリード1aの幅方向の両端部には端部肉部1nが形成されている。
凹部1mのリード幅方向の両端に端部肉部1nが形成されていることにより、リード1aの強度を確保して樹脂モールディング時のリード1aの変形を防止することができる。
すなわち、QFN9の組み立ての樹脂モールディング工程で、図38に示すようにフィルム11を用いた樹脂モールディングを採用する際には、各リード1aの被実装面1dに封止用樹脂が回り込まないように、リード下にフィルム11を配置して成形金型8のクランプによってフィルム11に各リード1aを潜り込ませて、この状態で樹脂モールディングを行う。
その際、各リード1aの強度が弱いと、成形金型8のクランプ時の反力によってリード1aが変形してしまうという不具合が発生するが、図19に示すリード形状のように、凹部1mのリード幅方向の両端に端部肉部1nが形成されていることにより、リード1aの強度を確保して樹脂モールディング時のリード1aの変形を防ぐことができる。
また、QFN9のリード1aは、図19に示すように、チップ側に配置されるワイヤ接合部1qと、封止部3の側面3bの内側と外側とに跨がる基端部1pとを有しており、ワイヤ接合部1qにおける封止部形成面1gの幅は、基端部1pにおける封止部形成面1gの幅より広く形成されている。
すなわち、リード1aにおいては、外側寄りの基端部1pとこれより内側のワイヤ接合部1qとで、その封止部形成面1gの幅が異なっており、内側のワイヤ接合部1qの封止部形成面1gの方が幅が広い。つまり、封止部形成面1gの幅広の部分はリード1aのチップ側端部から外側に向かって延在しているが、封止部3の側面3bの手前で終端しており、そこから基端部1pとなって封止部形成面1gの幅が狭くなっている。
これにより、リード1aのその延在方向の引き抜き強度を高めることができ、リード1aの封止部3からの脱落を防止することができる。
また、ワイヤ接合部1qでは、封止部形成面1gの方がその反対側の被実装面1dより幅広に形成されており、ワイヤ接合部1qにおけるリード1aの幅方向の断面形状は、図21に示すように、下底より上低の長さが長い逆向きの略台形形状を成している。
これにより、リード1aのパッケージ厚さ方向に対する引き抜き強度を高めることができる。
また、本実施の形態2のQFN9のリード1aは、そのリードパターンの加工において、エッチング加工を採用しており、エッチング加工の際にはリード1aの表裏面の両側からエッチング液を塗布するため、表裏両面側からリード1aを削ることになる。
したがって、図21および図22に示す各リードの断面形状において、各リード1aの厚さ方向の中央付近に湾曲結合部1rが形成されており、この湾曲結合部1rによってリード1aの強度の向上と引き抜き強度の向上を図ることができる。
なお、リードパターンの加工は、エッチング加工に限らず、プレス加工を採用してもよい。
次に、本実施の形態2の図23〜図34に示す種々の変形例のリード形状について説明する。
図23〜図25に示すリード1aは、外形的には、図18〜図20に示すリード1aと同じであり、図25に示すように、リード1aの延在方向の封止部形成面1gと被実装面1dとにおいてそれぞれのモールドライン1kからチップ側端部までの長さが、長さ(R)<長さ(P)となっており、さらに、ワイヤ接合部1qの封止部形成面1gに、図19に示すような凹部1mが形成されていないものであり、封止部形成面1gが平坦面のみとなっている。このリード形状は、樹脂モールディング後のリード切断工程で、パンチによる切断ではなく、図37に示すようなブレード12を用いたダイシング切断を採用した場合に有効な形状である。
すなわち、ダイシング切断は、パンチ切断に比較してリード切断時にリード1aにかかる応力が小さいため、ワイヤ接合箇所に与えるダメージも小さく、したがって、応力緩和手段である凹部1mを設けなくても済む。
その結果、リード1aのワイヤ接合部1qの封止部形成面1gにおいてボンディング領域を広く確保することができ、2ndボンディングを打ち易くすることができる。
なお、ダイシング切断を行う場合は、樹脂モールディングが一括モールド、すなわち、図37に示すような複数のデバイス領域を成形金型8の1つのキャビティ8cで覆って樹脂モールディングする場合である。
次に、図26〜図28に示す変形例のリード形状は、各リード1aに対してそのワイヤ接合部1qの両側面にそれぞれ応力緩和手段として凹部1mを形成したものである。
すなわち、リード1aのワイヤ接合部1qにおいて、封止部形成面1gの凹部1mと両側面の凹部1mとで合計3つの凹部1mが形成されており、リード1aのワイヤ接合部1qのボンディングポイント1fより外側領域の断面積を十分に小さくできるため、パンチによるリード切断の際のボンディング領域にかかる応力を十分に小さくしてリード切断時のワイヤ剥がれやワイヤ切断などの不具合の発生を防ぐことができる。
なお、応力緩和手段としては、各リード1aにおいて、そのボンディングポイント1fより外側箇所にリード1aの断面積を小さくするような形状を有していればよく、例えば、凹部1mやスリットまたは切り欠きなどである。
次に、図29〜図31に示す変形例のリード形状は、封止部形成面1gを平坦面とし、かつ各リード1aに対してそのワイヤ接合部1qの両側面にそれぞれ応力緩和手段である凹部1mを形成したものである。
これにより、封止部形成面1gには凹部1mが形成されずに平坦面のみであるため、ボンディング領域を広く確保することができるとともに、リード切断時の応力は両側面に形成された凹部1mによって緩和することができる。
また、図32〜図34に示す変形例のリード形状は、封止部形成面1gを平坦面とし、かつ各リード1aに対してそのワイヤ接合部1qの両側面にそれぞれ応力緩和手段である凹部1mを2つずつ形成したものである。
これにより、ボンディング領域を広く確保しつつ、リード切断時の応力をさらに緩和することができる。
次に、本実施の形態2の半導体装置の製造方法について説明する。
まず、図35を用いて個片モールドタイプのQFN9の組み立てについて説明する。
ステップS1に示すように、半導体チップ2を支持可能なタブ1bと、タブ1bを支持するタブ吊りリード1eと、タブ1bの周囲に配置され、かつ被実装面1dおよび封止部形成面1gを有する複数のリード1aとを有しており、さらに対向して配置されたリード1a同士の封止部形成面1gの内側端部1h間の長さが、被実装面1dの内側端部1h間の長さより長く形成され、かつ各リード1aに応力緩和手段である凹部1mが設けられたリードフレーム1を準備する。
すなわち、図2に示すように各リード1aがそれぞれ封止部形成面1gの長さ(Q)<被実装面1dの長さ(P)となったリードフレーム1を準備する。
なお、リードフレーム1は、1枚のリードフレーム1から複数個のQFN9を製造することが可能な短冊状の細長い多連のものであり、さらに、1枚のリードフレーム1上でマトリクス配列でQFN9を製造可能とし、したがって、1枚のリードフレーム1には、1個のQFN9に対応したパッケージ領域がマトリクス配列で複数個形成されている。
その後、ステップS2に示すダイボンディングを行う。
ここでは、主面2bに半導体集積回路が形成された半導体チップ2を準備し、複数のリード1aそれぞれの封止部形成面1gの内側端部1hによって囲まれた領域内のタブ1b上に半導体チップ2を配置する。
その後、この半導体チップ2の裏面2cとタブ1bのチップ支持面1cとを接合するダイボンディング(ペレットボンディングまたはチップマウントともいう)を行う。
すなわち、リードフレーム1のタブ1bのチップ支持面1cに半導体チップ2を搭載する。
その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペースト、ボンディングフィルム(接着テープ)など)を介して主面2bを上方に向けて半導体チップ2を固定する。
続いて、ステップS3に示すワイヤボンディングを行う。
ここでは、半導体チップ2のパッド2aと、これに対応する図19に示すリード1aの凹部1mより内側領域の封止部形成面1gのボンディングポイント1f付近とを金線などの導電性のワイヤ4によってワイヤボンディングして接続する。
その際、まず、半導体チップ2のパッド2aとワイヤ4とを接続する1stボンディングを行い、その後、ワイヤ4と、リード1aのワイヤ接合部1qの封止部形成面1gの凹部1mより内側のボンディングポイント1f付近とを接続する2ndボンディングを行う。
前記2ndボンディングでは、図36に示すように、ワイヤ4を潰して切ってリード1aに接続するため、1stボンディングの領域よりは広い面積のボンディング領域が必要になるが、本実施の形態2のリード1aの場合、リード1aの封止部形成面1gに凹部1mが1つしか形成されていないため、2ndボンディングの領域を確保し易く、2ndボンディングを容易に行うことができる。
その後、ステップS4のトランスファーモールディングを行う。ここでは、成形金型8のキャビティ8cとQFN9とが1対1に対応した個片モールドタイプの前記成形金型8を用いて樹脂モールディングを行う。
その際、封止部3の裏面3aの周縁部に複数のリード1aの被実装面1dが露出して並ぶように樹脂モールディングを行う。これによって、半導体チップ2および複数のワイヤ4を樹脂封止してリードフレーム1の封止部形成面1g側に封止部3を形成する(片面モールドを行う)。
これによって、リードフレーム1上に複数の封止部3がマトリクス配置で形成される。
その後、ステップS5の外装メッキを行って、リード1aの被実装面1dに半田メッキ層6を形成する。
その後、ステップS6のマークを行ってQFN9の封止部3などに所望のマークを付す。
その後、ステップS7の切断を行ってQFN9の個片化を行う。
その際、それぞれのリード1aの応力緩和手段である凹部1mより外側箇所を切断金型13で挟持し、この状態で封止部3から突出する各リード1aをパンチによって切断してリードフレーム1から分離する(個片化する)。
切断時には、凹部1mが形成されている箇所、すなわちリード1aのワイヤ接合部1qの断面積が最も小さい箇所に応力が集中する。その際、凹部1mが2ndボンディングのワイヤ接合箇所より外側に位置しているため、切断時の応力は凹部1mに集中し、したがって、リード切断時のワイヤ剥がれやワイヤ切断などの不具合の発生を防ぐことができる。
これにより、リード切断を終了し、ステップS8に示すQFN9の製品完成となる。
次に、図37を用いて一括モールドタイプのQFN9の組み立てについて説明する。
なお、複数のデバイス領域を成形金型8の1つのキャビティ8cで覆って樹脂モールディングを行う一括封止では、リード切断をダイシングによって行う。ダイシングによるリード切断では、切断時のリード1aにかかる応力がパンチ切断よりは小さいため、リード1aの形状としては、図24に示すような封止部形成面1gが平坦面のみのものを採用することも可能であるが、ここでは、図19に示す封止部形成面1gに1つの凹部1mが形成されたリード1aを採用する場合を説明する。
まず、ステップS11に示すように、半導体チップ2を支持可能なタブ1bと、タブ1bを支持するタブ吊りリード1eと、タブ1bの周囲に配置され、かつ被実装面1dおよび封止部形成面1gを有する複数のリード1aとを有しており、さらに対向して配置されたリード1a同士の封止部形成面1gの内側端部1h間の長さが、被実装面1dの内側端部1h間の長さより長く形成され、かつ各リード1aの封止部形成面1gに、リード1aの延在方向に直角な方向に対して封止部形成面1gの幅より小さな幅の応力緩和手段である凹部1mが設けられたリードフレーム1を準備する。
すなわち、図2に示すように、各リード1aがそれぞれ封止部形成面1gの長さ(Q)<被実装面1dの長さ(P)となっており、さらに、各凹部1mのリード幅方向の両端には、図19に示す端部肉部1nが形成されたリードフレーム1を準備する。
なお、リードフレーム1は、1枚のリードフレーム1から複数個のQFN9を製造することが可能な短冊状の細長い多連のものであり、さらに、1枚のリードフレーム1上でマトリクス配列でQFN9を製造可能とし、したがって、1枚のリードフレーム1には、1個のQFN9に対応したパッケージ領域がマトリクス配列で複数個形成されている。
その後、ステップS12に示すダイボンディングを行う。
ここでは、主面2bに半導体集積回路が形成された半導体チップ2を準備し、図2に示す複数のリード1aそれぞれの封止部形成面1gの内側端部1hによって囲まれた領域内のタブ1b上に半導体チップ2を配置する。
その後、この半導体チップ2の裏面2cとタブ1bのチップ支持面1cとを接合するダイボンディング(ペレットボンディングまたはチップマウントともいう)を行う。
すなわち、リードフレーム1のタブ1bのチップ支持面1cに半導体チップ2を搭載する。
その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペーストなど)を介して主面2bを上方に向けて半導体チップ2を固定する。
続いて、ステップS13に示すワイヤボンディングを行う。
ここでは、半導体チップ2のパッド2aと、これに対応する図19に示すリード1aの凹部1mより内側領域の封止部形成面1gのボンディングポイント1f付近とを金線などの導電性のワイヤ4によってワイヤボンディングして接続する。
その際、まず、半導体チップ2のパッド2aとワイヤ4とを接続する1stボンディングを行い、その後、ワイヤ4と、リード1aのワイヤ接合部1qの封止部形成面1gの凹部1mより内側のボンディングポイント1f付近とを接続する2ndボンディングを行う。本実施の形態2のリード1aの場合、リード1aの封止部形成面1gに凹部1mが1つしか形成されていないため、2ndボンディングの領域を確保し易く、2ndボンディングを容易に行うことができる。
その後、ステップS14のモールドを行う。ここでは、成形金型8の1つのキャビティ8cによって複数のデバイス領域を一括して覆って樹脂モールディングを行う一括モールドを行う。
その際、各デバイス領域では、封止部3の裏面3aの周縁部に複数のリード1aの被実装面1dが露出して並ぶように樹脂モールディングを行う。一括モールドの際には、まず、図38に示すように、成形金型8の下型8bの金型面上にフィルム11を配置して複数のデバイス領域を成形金型8の上型8aの1つのキャビティ8cで覆った状態で型締め(クランプ)を行う。この型締めによって、図38の部分拡大図に示すように、リード1aの被実装面1dをフィルム11に潜り込ませて樹脂成形を行う。これにより、裏面3aの周縁部に複数のリード1aの被実装面1dが露出して並ぶように一括封止部14を形成する。
なお、リード1aにおいて凹部1mのリード幅方向の両端に図19に示す端部肉部1nが形成されていることにより、リード1aの強度を確保することができ、成形金型8のクランプ時の反力によってリード1aが変形してしまうという不具合の発生を防止できる。
モールド後、ステップS15の外装メッキを行って、リード1aの被実装面1dに半田メッキ層6を形成する。
その後、ステップS16のマークを行ってそれぞれのQFN9の封止部3に相当する箇所に所望のマークを付す。
その後、ステップS17の切断を行ってQFN9の個片化を行う。
その際、ここでは、ダイシングによって各リード1aおよび一括封止部14を切断してリードフレーム1から分離する。すなわち、ブレード12を用いて各リード1aおよび一括封止部14を切断し、これによって個片化する。
なお、ブレード12を用いたダイシングによる切断では、パンチ切断に比較してリード切断時にリード1aにかかる応力が小さいため、ワイヤ接合箇所に与えるダメージも小さく、ワイヤ剥がれやワイヤ切断などの不具合の発生を防ぐことができる。
これにより、リード切断を終了し、ステップS18に示すQFN9の製品完成となる。
(実施の形態3)
本実施の形態3は、QFN構造の半導体装置において、放熱性を高める構造を説明するものである。すなわち、実施の形態1で説明したQFN5は、対向して配置されたリード1a同士における封止部形成面1gの内側端部1h間の長さ(M)が被実装面1dの内側端部1h間の長さ(L)より長くなるように形成され、したがって、長さ(M)>長さ(L)であり、その結果、各リード1aの封止部形成面1gの内側端部1hによって囲まれるチップ搭載領域を拡大することができ、パッケージサイズを変えることなく搭載可能チップサイズの拡大化を図るものであるが、このような半導体装置において、本実施の形態3のQFN15は、図39や図41に示すように、チップ端部が各リード1aに近づくぐらいに大きな半導体チップ2を搭載したものである。
この場合、半導体チップ2が大きくなるにつれてその放熱性も高める必要があるため、タブ1bを封止部3の裏面3aから露出させるとともに、半導体チップ2とほぼ同じ大きさまで大きくした構造である。
図39、図40に示すQFN15は、半導体チップ2より僅かに大きなタブ1bを採用して、このタブ1bを封止部3の裏面3aに露出させたものであり、その結果、QFN15の放熱性を向上できる。
また、図41、図42に示すQFN15は、半導体チップ2より僅かに小さなタブ1bを採用した場合であり、このタブ1bを封止部3の裏面3aに露出させてQFN15の放熱性を向上できる。
なお、図43の部分拡大図に示すように、半導体チップ2がタブ1bの外側にオーバーハングする構造のQFN15の場合には、半導体チップ2のタブ1bの端部からの突出した長さ(オーバーハング長さ:R)を、リード1aの被実装面1dにおけるリード延在方向の長さ(S)以下とすることが望ましい。すなわち、(R)≦(S)にすることが望ましい。
これにより、半導体チップ2のタブ1bの端部からの突出長さを抑えることができ、その結果、チップ端部とリード1aの内側端部1hとの間に隙間(T)を設けることができる。したがって、樹脂モールディング時に、半導体チップ2の裏面2c側におけるタブ1bの側面にも封止用樹脂を回り込ませることができ、これにより、タブ1bの側面にボイドが形成されることを防止できる。
(実施の形態4)
本実施の形態4は、QFN構造の半導体装置のさらに小型化を図る技術であり、主にGND電位などの固定電位の安定化を図った半導体装置である。ここでは、一例として、高周波で動作する回路が組み込まれた半導体チップ2を有するQFN16を取り上げて説明する。
すなわち、実施の形態1で説明した図2に示すQFN5は、対向して配置されたリード1a同士における封止部形成面1gの内側端部1h間の長さ(M)が被実装面1dの内側端部1h間の長さ(L)より長くなるように形成され、その結果、各リード1aの封止部形成面1gの内側端部1hによって囲まれるチップ搭載領域を拡大することができ、パッケージサイズを変えることなく搭載可能チップサイズの拡大化を図るものであるが、このような半導体装置において、本実施の形態4のQFN16は、リード1aに割り当てるGND端子などの共通端子を増やさずに、タブ吊りリード1eの一部を共通端子用の外部端子として用いてGND電位などの固定電位の安定化を図るものである。
したがって、タブ吊りリード1eの一部をGND用の外部端子として用いることにより、従来リード1aに割り当てていたGND用リードを空きリードにすることもでき、これにより、リード数を減らして半導体装置の小型化を図ることも可能である。
図44、図45に示すQFN16は、図2に示すQFN5と同様に、対向して配置されたリード1a同士における封止部形成面1gの内側端部1h間の長さ(M)が被実装面1dの内側端部1h間の長さ(L)より長くなるように形成され、その結果、各リード1aの封止部形成面1gの内側端部1hによって囲まれるチップ搭載領域を拡大することができるとともに、タブ吊りリード(吊りリード)1eの被実装面1nの反対側の面である上面1qの前記被実装面1nに対向する領域に、一端が半導体チップ2のパッド2aに接続された導電性のワイヤ4の他端が接続されているものである。
すなわち、半導体チップ2のGND用のパッド2aとタブ吊りリード1eとをワイヤ4で接続したものであり、4本のタブ吊りリード1eそれぞれがタブ1bに連結されているため、4本のタブ吊りリード1eをGND用の共通の外部端子として用いるものである。
その際、ワイヤ4のタブ吊りリード1eへの接続箇所は、タブ吊りリード1eの露出部1pの被実装面1nと対向する上面1qである。
すなわち、図45に示すように、タブ吊りリード1eの板厚方向において偏心が行われていない箇所(例えば、板厚の変更や曲げ加工などが行われていない箇所)にワイヤ4を接続している。図45に示すQFN16は、タブ1bおよびタブ吊りリード1eの一部がハーフエッチングされたものであり、タブ吊りリード1eの板厚が変わっていない露出部1pにワイヤ4が接続されている。
なお、タブ吊りリード1eへのワイヤボンディングは、ワイヤボンディング時の安定性を向上させるために、タブ吊りリード1eのなるべく外側にボンディングすることが好ましい。これは、ワイヤボンディング時のヒートブロックを確実に露出部1pに密着させるためであり、これにより、ワイヤボンディング時の熱や超音波をタブ吊りリード1eの露出部1pから確実に伝えてタブ吊りリード1eへのワイヤボンディングを安定させることができる。
さらに、半導体チップ2の大形化にも対応し易くなるため、したがって、タブ吊りリード1eへのワイヤボンディングは、タブ吊りリード1eのなるべく外側に行うことが好ましい。
また、QFN16のタブ吊りリード1eの露出部1pの上面1qには、そのワイヤ4の接続箇所より外側にスリットである凹部1rが形成されている。この凹部1rは、図46および図47に示す樹脂モールディング後の構造においてリード切断を行う際に、タブ吊りリード1eの引きちぎりによる切断時のタブ吊りリード1eのワイヤ4の接続箇所にかかる応力を緩和するものである。
すなわち、タブ吊りリード1eの引きちぎりによる切断は、図47に示すタブ吊りリード1eの切り欠き部1uに回転の応力を掛けて引きちぎるようにして切断するものであり、その際、凹部1rに切断時のリード厚さ方向のストレスを集中させてワイヤ4の接続箇所に切断ストレスが掛からないようにする。これにより、タブ吊りリード1eの切断時のワイヤ剥がれの発生を防ぐことができる。
さらに、凹部1rによって、タブ吊りリード1e上のリークパスを長くすることができ、タブ吊りリード1eに沿って浸入する水を低減することができる。
また、タブ吊りリード1eの露出部1pのワイヤ4が接続する箇所より外側の両側面には、突起部1sが設けられている。この突起部1sは、凹部1rと同様にタブ吊りリード1eの引きちぎりによる切断時のタブ吊りリード1eのワイヤ4の接続箇所にかかる応力を緩和するものであるが、タブ吊りリード1eの切断時のリード水平方向のストレスを緩和させるものである。すなわち、タブ吊りリード1eの切断時にこの突起部1sがリード水平方向の切断ストレスを受けて、ワイヤ4の接続箇所には切断ストレスが掛からないようにするものである。
さらに、この突起部1sによってもタブ吊りリード1e上のリークパスを長くすることができ、タブ吊りリード1eに沿って浸入する水を低減することができる。
また、図50および図51の変形例のQFN16に示すように、タブ吊りリード1eの露出部1pの上面1qのワイヤ4の接続箇所の内側に、さらにもう1つの凹部1tを形成してもよい。このワイヤ4の接続箇所より内側に形成された凹部1tは、QFN16を実装基板17(図53参照)に実装した状態での信頼性テスト(温度サイクルテスト)時の熱応力を吸収するものであり、信頼性テスト時に熱応力がワイヤ4の接続箇所に掛かるのを防ぐことができる。
なお、本実施の形態4のQFN16は、タブ吊りリード1eをGND用の外部端子として使用する際に、リード1aの本数を減らさないように、封止部3の裏面3aの4つの角部の面取り部3cにタブ吊りリード1eの露出部1pの被実装面1nを配置している。
すなわち、元々QFN構造の半導体装置では、タブ吊りリード1eは封止部3の角部に配置されているため、これを利用して封止部3の角部にタブ吊りリード1eの露出部1pの被実装面1nを配置し、この被実装面1nをGND用の外部端子とすることにより、リード1aの本数を減らさずに済む。言い換えると、タブ吊りリード1eをGND用の外部端子として用いることにより、従来リード1aに割り当てていたGND用リードを空きリードにすることもでき、リード数を減らして半導体装置の小型化を図ることも可能である。
これによって、QFN16の実装面積を低減することができる。
また、図48および図49に示す変形例のQFN16は、タブ1bの位置をリード1aより高くしたタブ上げ加工を施した構造のものであり、これによって、タブ1bが封止部3によって封止されたタブ埋め込み構造となる。なお、図44および図45に示すQFN16は、タブ1bの裏面1lがハーフエッチング加工されて薄く形成されたものであり、この場合にもタブ1bが封止部3によって封止されたタブ埋め込み構造となる。
このようにタブ埋め込み構造を採用することにより、タブ1bが封止部3の裏面3aに露出していないため、図53に示す実装基板17において、QFN実装時のタブ1bの下方に対応する領域にも配線を引き回すことができ、実装基板17における配線の引き回しの自由度を向上できる。
次に、図52および図53を用いて、QFN実装時の外部端子(リード1aおよびタブ吊りリード1e)と実装基板17の端子17aとの配置関係について説明する。
まず、図52に示すようにタブ吊りリード1eの露出部1pのリード延在方向の被実装面1nの長さ(U)は、タブ吊りリード1eの露出部1pの厚さより長いことが好ましい。一例としては、露出部1pの板厚(リードフレームの板厚)が0.2mmの場合、U=0.55mmである。ただし、露出部1pの厚さや長さ(U)はこれらの数値に限定されるものではない。
このようにタブ吊りリード1eの露出部1pの長さ(U)を長くすることにより、実装基板17の端子17aとの接続面積が増えるため、QFN16の放熱性を向上できる。
ただし、タブ吊りリード1eの露出部1pの被実装面1nより内側領域において、隣接するリード1aとの最短距離部は封止部3によって封止されている。すなわち、放熱性を考慮した場合、露出部1pの被実装面1nは内側に長く延在されている方が好ましいが、図52に示すように、タブ吊りリード1eの両側には隣接するリード1aが配置されているため、半田リークに注意しなければならない。
したがって、タブ吊りリード1eの被実装面1nより内側領域における隣接するリード1aとの最短距離部を封止部3によって封止しておくことにより、実装基板17への実装時の半田リークを防ぐことができる。
さらに、タブ吊りリード1eに隣接するリード1aと接続する実装基板17の端子17aは、図53に示すようにその内側端部17bがリード1aの被実装面1dの内側端部1hと面一またはそれより外側に配置されることが好ましい。
すなわち、実装基板17にQFN16を実装した際に、実装基板17の端子17aの内側端部17bが、これに対応するリード1aの被実装面1dの内側端部1hと面一かそれよりも外側に逃げて配置されていることにより、実装基板17の端子17aがタブ吊りリード1eの露出部1pに接触する程度に近づくことを防止でき、実装基板17への実装時の半田リークを防ぐことができる。
次に、本実施の形態4のQFN16の電気的特性検査について説明する。
図54および図55は、QFN16の電気的特性検査の方法について示した図であり、検査の際には、図56および図57に示すように、ソケット18の本体18aの位置決め台18cにQFN16を配置し、蓋部18bを閉じてパッケージ押さえ18dによってQFN16を押さえ付けてソケット18にQFN16を装着する。
これにより、図55に示すようにコンタクトピン18eとタブ吊りリード1eの露出部1pの被実装面1nが接触して電気的特性検査を行うことができる。
その際、図58に示すように、独立したGND用のリード1aからGND電位をパッド2aおよび高周波アンプ2dを介して高周波のA回路に供給した状態で、加えて共通端子であるタブ吊りリード1eの露出部1pからパッド2aおよび高周波アンプ2dを介して高周波のA回路にGND電位を供給してテストを行う。
このように、GND電位を十分に供給してGND電位の安定化を図り、A回路の高周波特性を確保した条件でテストを行うことにより、半導体チップ2の高周波特性を改善できる。すなわち、高周波のA回路の特性を、製品として実際に使用される状況により近い状態でテストを行うことができる。
なお、ソケット18にQFN16を装着した際には、信号用のリード1aそれぞれに信号用のコンタクトピン18eも接触しているため、必要に応じて所定のリード1aを介して電気信号を入力して所望の電気的特性検査を行う。
(実施の形態5)
図59は本実施の形態5のQFN19の構造を示しており、QFN19は、タブ吊りリード1eへのワイヤ4の接続は行われているが、各リード1aにおいて、図2に示すような被実装面1dの長さ(P)と封止部形成面1gの長さ(Q)の関係が、P>Qではなく、P=Qの場合である。
すなわち、被実装面1dと封止部形成面1gの長さが等しい構造を有している。
このような構造のQFN19においても、タブ吊りリード1eにワイヤ4を接続する技術や、タブ吊りリード1eに凹部1r,1tおよび突起部1sを設ける技術によって、実施の形態4のQFN16と同様の効果を得ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態1では、図7に示すようなパッケージ領域(切断部1jによって囲まれた領域)がマトリクス配列で複数個形成されたリードフレーム1を用いてQFN5を組み立てる場合を説明したが、半導体装置(QFN5)の組み立てとしては、前記パッケージ領域が1列に複数個並んで形成された短冊状の多連のリードフレーム1を用いて組み立ててもよい。
また、実施の形態4で説明したタブ吊りリード1eに凹部1r,1tや突起部1sを設けてワイヤ4の接続箇所に掛かる応力を緩和する技術については、QFN構造の半導体装置に限らず、ノンリードタイプの半導体装置であれば、リード1aが対向する2方向に延在する半導体装置などであってもよい。
Claims (7)
- 半導体チップが搭載されたタブと、
前記半導体チップを封止する封止部と、
前記封止部の裏面の周縁部に露出する被実装面と、その反対側に配置され、かつ前記封止部で覆われる封止部形成面とを有した複数のリードと、
前記半導体チップの表面電極とこれに対応する前記リードとを接続する複数のワイヤとを有し、
互いに対向して配置された前記リード同士における前記封止部形成面の内側端部間の長さが前記被実装面の内側端部間の長さより長く、かつ前記封止部形成面の内側端部に切り欠き部が形成され、さらに前記封止部形成面の少なくとも一部の幅が前記被実装面の幅より広いことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記複数のリードのそれぞれの側面は、湾曲していることを特徴とする半導体装置。
- 請求項2記載の半導体装置において、前記封止部は、前記複数のリードのそれぞれの前記被実装面が前記封止部の前記裏面から露出するように、かつ前記複数のリードのそれぞれの端面が前記封止部の側面から露出するように、前記半導体チップ、前記複数のリードのそれぞれの一部及び前記複数のワイヤを封止していることを特徴とする半導体装置。
- 請求項3記載の半導体装置において、前記タブの外形寸法は、前記半導体チップの外形寸法よりも小さいことを特徴とする半導体装置。
- 請求項4記載の半導体装置において、前記タブの厚さは、前記複数のリードのそれぞれの厚さよりも薄く形成されており、
前記タブの下面は、前記封止部で覆われていることを特徴とする半導体装置。 - 請求項5記載の半導体装置において、前記複数のワイヤのそれぞれは、前記半導体チップの前記表面電極と前記複数のリードのそれぞれの前記封止部形成面とを電気的に接続していることを特徴とする半導体装置。
- 請求項5記載の半導体装置において、前記複数のワイヤのそれぞれは、前記半導体チップの前記表面電極と前記複数のリードのそれぞれの前記切り欠き部の表面とを電気的に接続していることを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002191666 | 2002-07-01 | ||
JP2002191666 | 2002-07-01 | ||
PCT/JP2003/006830 WO2004004005A1 (ja) | 2002-07-01 | 2003-05-30 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122984A Division JP4945508B2 (ja) | 2002-07-01 | 2008-05-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004004005A1 JPWO2004004005A1 (ja) | 2005-11-04 |
JP4149439B2 true JP4149439B2 (ja) | 2008-09-10 |
Family
ID=29996942
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517247A Expired - Lifetime JP4149439B2 (ja) | 2002-07-01 | 2003-05-30 | 半導体装置 |
JP2008122984A Expired - Lifetime JP4945508B2 (ja) | 2002-07-01 | 2008-05-09 | 半導体装置 |
JP2011141849A Expired - Lifetime JP5379189B2 (ja) | 2002-07-01 | 2011-06-27 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122984A Expired - Lifetime JP4945508B2 (ja) | 2002-07-01 | 2008-05-09 | 半導体装置 |
JP2011141849A Expired - Lifetime JP5379189B2 (ja) | 2002-07-01 | 2011-06-27 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (4) | US7525184B2 (ja) |
JP (3) | JP4149439B2 (ja) |
KR (1) | KR100975692B1 (ja) |
CN (2) | CN100342533C (ja) |
TW (1) | TWI290764B (ja) |
WO (1) | WO2004004005A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4523138B2 (ja) * | 2000-10-06 | 2010-08-11 | ローム株式会社 | 半導体装置およびそれに用いるリードフレーム |
DE10221857A1 (de) * | 2002-05-16 | 2003-11-27 | Osram Opto Semiconductors Gmbh | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
CN100342533C (zh) * | 2002-07-01 | 2007-10-10 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
JP4417150B2 (ja) * | 2004-03-23 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体装置 |
US7791180B2 (en) | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
JP2006108306A (ja) * | 2004-10-04 | 2006-04-20 | Yamaha Corp | リードフレームおよびそれを用いた半導体パッケージ |
JP4698234B2 (ja) * | 2005-01-21 | 2011-06-08 | スタンレー電気株式会社 | 表面実装型半導体素子 |
JP2008277405A (ja) * | 2007-04-26 | 2008-11-13 | Rohm Co Ltd | 半導体モジュール |
US20080265923A1 (en) * | 2007-04-27 | 2008-10-30 | Microchip Technology Incorporated | Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like |
JP5155644B2 (ja) * | 2007-07-19 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7847376B2 (en) * | 2007-07-19 | 2010-12-07 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP5173654B2 (ja) * | 2007-08-06 | 2013-04-03 | セイコーインスツル株式会社 | 半導体装置 |
US20090315159A1 (en) * | 2008-06-20 | 2009-12-24 | Donald Charles Abbott | Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same |
JP4941509B2 (ja) * | 2008-10-20 | 2012-05-30 | 株式会社デンソー | 電子制御装置 |
JP4987041B2 (ja) * | 2009-07-27 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TWI453831B (zh) | 2010-09-09 | 2014-09-21 | 台灣捷康綜合有限公司 | 半導體封裝結構及其製造方法 |
US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
JP5699322B2 (ja) * | 2010-09-28 | 2015-04-08 | 大日本印刷株式会社 | 半導体装置 |
TWI443785B (zh) * | 2011-07-27 | 2014-07-01 | 矽品精密工業股份有限公司 | 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 |
US20140131086A1 (en) * | 2011-09-06 | 2014-05-15 | Texas Instuments Incorporated | Lead Frame Strip with Half (1/2) Thickness Pull Out Tab |
JP5953703B2 (ja) * | 2011-10-31 | 2016-07-20 | ソニー株式会社 | リードフレームおよび半導体装置 |
JP5947107B2 (ja) * | 2012-05-23 | 2016-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5954013B2 (ja) * | 2012-07-18 | 2016-07-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
JP2014056985A (ja) * | 2012-09-13 | 2014-03-27 | Nitto Denko Corp | 封止体の製造方法、封止体製造用枠状スペーサ、封止体及び電子機器 |
CN103715102A (zh) * | 2012-09-28 | 2014-04-09 | 德克萨斯仪器股份有限公司 | 带有改进的封装分离性的引脚框架带 |
US9589929B2 (en) * | 2013-03-14 | 2017-03-07 | Vishay-Siliconix | Method for fabricating stack die package |
US9966330B2 (en) | 2013-03-14 | 2018-05-08 | Vishay-Siliconix | Stack die package |
JP6513465B2 (ja) * | 2015-04-24 | 2019-05-15 | 日本航空電子工業株式会社 | リード接合構造 |
JP6555927B2 (ja) * | 2015-05-18 | 2019-08-07 | 大口マテリアル株式会社 | 半導体素子搭載用リードフレーム及び半導体装置の製造方法 |
JP6468085B2 (ja) * | 2015-06-11 | 2019-02-13 | 株式会社デンソー | 基板、および、その製造方法 |
JP6721346B2 (ja) | 2016-01-27 | 2020-07-15 | ローム株式会社 | 半導体装置 |
US9870985B1 (en) * | 2016-07-11 | 2018-01-16 | Amkor Technology, Inc. | Semiconductor package with clip alignment notch |
JP6399126B2 (ja) * | 2017-03-07 | 2018-10-03 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
US10211128B2 (en) | 2017-06-06 | 2019-02-19 | Amkor Technology, Inc. | Semiconductor package having inspection structure and related methods |
JP6417466B1 (ja) * | 2017-11-28 | 2018-11-07 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
CN109065519B (zh) * | 2018-06-13 | 2020-12-25 | 南通通富微电子有限公司 | 一种半导体芯片封装器件 |
CN109037078A (zh) * | 2018-06-13 | 2018-12-18 | 南通通富微电子有限公司 | 一种半导体芯片封装方法 |
CN109065518B (zh) * | 2018-06-13 | 2020-12-25 | 南通通富微电子有限公司 | 一种半导体芯片封装阵列 |
CN109037183A (zh) * | 2018-06-13 | 2018-12-18 | 南通通富微电子有限公司 | 一种半导体芯片封装阵列和半导体芯片封装器件 |
US11600557B2 (en) * | 2018-08-21 | 2023-03-07 | Texas Instruments Incorporated | Packaged device having selective lead pullback for dimple depth control |
JP6631669B2 (ja) * | 2018-09-05 | 2020-01-15 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
US10910294B2 (en) | 2019-06-04 | 2021-02-02 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US11270969B2 (en) | 2019-06-04 | 2022-03-08 | Jmj Korea Co., Ltd. | Semiconductor package |
JP7381168B2 (ja) * | 2019-12-09 | 2023-11-15 | 日清紡マイクロデバイス株式会社 | 半導体装置の設計方法 |
TWM606836U (zh) * | 2020-09-18 | 2021-01-21 | 長華科技股份有限公司 | 導線架 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246427A (ja) * | 1996-03-12 | 1997-09-19 | Dainippon Printing Co Ltd | 表面実装型半導体装置の製造方法および表面実装型半導体装置 |
JP2915892B2 (ja) * | 1997-06-27 | 1999-07-05 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP2000031366A (ja) | 1998-07-14 | 2000-01-28 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
JP3482888B2 (ja) * | 1998-10-12 | 2004-01-06 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
JP2001358279A (ja) * | 2000-06-13 | 2001-12-26 | Sony Corp | 半導体装置及びリードフレーム |
JP2002057244A (ja) | 2000-08-10 | 2002-02-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002118222A (ja) * | 2000-10-10 | 2002-04-19 | Rohm Co Ltd | 半導体装置 |
JP2002134674A (ja) * | 2000-10-20 | 2002-05-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002184927A (ja) | 2000-12-19 | 2002-06-28 | Mitsui High Tec Inc | 半導体装置の製造方法 |
CN100342533C (zh) * | 2002-07-01 | 2007-10-10 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
-
2003
- 2003-05-30 CN CNB038155214A patent/CN100342533C/zh not_active Expired - Lifetime
- 2003-05-30 CN CNB200710140318XA patent/CN100533722C/zh not_active Expired - Lifetime
- 2003-05-30 US US10/519,785 patent/US7525184B2/en not_active Expired - Fee Related
- 2003-05-30 KR KR1020047021634A patent/KR100975692B1/ko active IP Right Grant
- 2003-05-30 WO PCT/JP2003/006830 patent/WO2004004005A1/ja active Application Filing
- 2003-05-30 JP JP2004517247A patent/JP4149439B2/ja not_active Expired - Lifetime
- 2003-06-16 TW TW092116267A patent/TWI290764B/zh not_active IP Right Cessation
-
2008
- 2008-05-09 JP JP2008122984A patent/JP4945508B2/ja not_active Expired - Lifetime
-
2009
- 2009-03-23 US US12/408,890 patent/US7843049B2/en not_active Expired - Lifetime
-
2010
- 2010-11-24 US US12/953,499 patent/US8222720B2/en not_active Expired - Fee Related
-
2011
- 2011-06-27 JP JP2011141849A patent/JP5379189B2/ja not_active Expired - Lifetime
-
2012
- 2012-06-27 US US13/534,078 patent/US8390133B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101118891A (zh) | 2008-02-06 |
WO2004004005A1 (ja) | 2004-01-08 |
JP5379189B2 (ja) | 2013-12-25 |
JPWO2004004005A1 (ja) | 2005-11-04 |
KR100975692B1 (ko) | 2010-08-12 |
CN100342533C (zh) | 2007-10-10 |
US20130001804A1 (en) | 2013-01-03 |
US7843049B2 (en) | 2010-11-30 |
US20110089548A1 (en) | 2011-04-21 |
US8222720B2 (en) | 2012-07-17 |
US8390133B2 (en) | 2013-03-05 |
US20060017143A1 (en) | 2006-01-26 |
TWI290764B (en) | 2007-12-01 |
CN1666338A (zh) | 2005-09-07 |
CN100533722C (zh) | 2009-08-26 |
KR20050024447A (ko) | 2005-03-10 |
TW200416992A (en) | 2004-09-01 |
US7525184B2 (en) | 2009-04-28 |
JP2008227531A (ja) | 2008-09-25 |
JP2011187996A (ja) | 2011-09-22 |
JP4945508B2 (ja) | 2012-06-06 |
US20090200656A1 (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4149439B2 (ja) | 半導体装置 | |
US6627977B1 (en) | Semiconductor package including isolated ring structure | |
KR100743335B1 (ko) | 반도체 장치 | |
JP2003037219A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
JP2006210807A (ja) | 半導体装置の製造方法 | |
JP3851845B2 (ja) | 半導体装置 | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP4651218B2 (ja) | 半導体装置の製造方法 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2005135938A (ja) | 半導体装置およびその製造方法 | |
JP2004200719A (ja) | 半導体装置 | |
JP2005150294A (ja) | 半導体装置およびその製造方法 | |
JP4357519B2 (ja) | 半導体装置 | |
JP2005303169A (ja) | 半導体装置およびその製造方法 | |
JP2001044351A (ja) | 半導体装置およびその製造方法 | |
JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2002124595A (ja) | 半導体装置およびその製造方法 | |
JPH08111490A (ja) | 半導体装置及びその製造方法及びこれに使用されるリードフレーム | |
JP2001077272A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2009176987A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4149439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |