JP6468085B2 - 基板、および、その製造方法 - Google Patents
基板、および、その製造方法 Download PDFInfo
- Publication number
- JP6468085B2 JP6468085B2 JP2015118598A JP2015118598A JP6468085B2 JP 6468085 B2 JP6468085 B2 JP 6468085B2 JP 2015118598 A JP2015118598 A JP 2015118598A JP 2015118598 A JP2015118598 A JP 2015118598A JP 6468085 B2 JP6468085 B2 JP 6468085B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- solder
- substrate
- plating material
- groove portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 75
- 238000007747 plating Methods 0.000 claims description 52
- 239000011347 resin Substances 0.000 claims description 46
- 229920005989 resin Polymers 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 25
- 230000008646 thermal stress Effects 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 10
- 238000003892 spreading Methods 0.000 description 7
- 238000009736 wetting Methods 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
金属材料から成る母基板(13)と、母基板をめっきするメッキ材料(14)と、を有し、
母基板におけるメッキ材料によって被覆された上面(13a)に、はんだを介して電子素子の搭載される搭載領域が設定され、
搭載領域の周囲に形成された、モールド樹脂の充填される第1溝部(11)と、
母基板における第1溝部の搭載領域から離間した側に形成された第2溝部(12)と、
第1溝部の搭載領域側の縁部に形成された、メッキ材料の酸化した酸化領域(11a)と、備え、
第1溝部は第2溝部よりも深さが浅く、
はんだは酸化領域から搭載領域側にある。
また開示の1つは、はんだ(30)を介して電子素子(20)が搭載され、電子素子とともにモールド樹脂(40)によって被覆される基板の製造方法であって、
金属材料から成る母基板をメッキ材料によってめっきするメッキ工程と、
母基板を局所的に凹ませることで母基板の上面(13a)側に開口する第2溝部を形成する工程と、
母基板におけるメッキ材料によって被覆された上面に設定された、はんだを介して電子素子の搭載される搭載領域と第2溝部との間の周囲に、メッキ材料および母基板の一部をレーザ照射によって除去することで成る第1溝部(11)を形成するレーザ照射工程と、
搭載領域に溶融状態のはんだを塗布するはんだ塗布工程と、
を有し、
レーザ照射工程において、第2溝部よりも浅めに第1溝部を形成するとともに、レーザ照射による熱伝導によって、第1溝部の縁部周囲のメッキ材料を酸化した酸化領域(11a)を形成することで、メッキ材料よりも溶融状態のはんだを濡れ広がり難くし、
はんだ塗布工程において、はんだは酸化領域から搭載領域側にある。
(第1実施形態)
図1〜図8に基づいて本実施形態に係る半導体装置を説明する。なお図2では、後述の溝部11,12の底を破線で示している。そして溝部11,12と酸化領域11aとを明示するため、これらにハッチングを施している。以下においては互いに直交の関係にある3方向を、x方向、y方向、z方向と示す。
Claims (9)
- はんだ(30)を介して電子素子(20)が搭載され、前記電子素子とともにモールド樹脂(40)によって被覆される基板であって、
金属材料から成る母基板(13)と、前記母基板をめっきするメッキ材料(14)と、を有し、
前記母基板における前記メッキ材料によって被覆された上面(13a)に、前記はんだを介して前記電子素子の搭載される搭載領域が設定され、
前記搭載領域の周囲に形成された、前記モールド樹脂の充填される第1溝部(11)と、
前記母基板における前記第1溝部の前記搭載領域から離間した側に形成された第2溝部(12)と、
前記第1溝部の前記搭載領域側の縁部に形成された、前記メッキ材料の酸化した酸化領域(11a)と、備え、
前記第1溝部は前記第2溝部よりも深さが浅く、
前記はんだは前記酸化領域から前記搭載領域側にある基板。 - 前記母基板および前記メッキ材料の一部が溶融して酸化し、前記第1溝部の縁部周囲に散らばって付着している請求項1に記載の基板。
- 前記第1溝部は前記搭載領域を囲むように環状に形成されている請求項1または請求項2に記載の基板。
- 前記第1溝部の延びる方向に対して直交する前記第1溝部の断面形状がV字形状を成す請求項3に記載の基板。
- 前記母基板はCuから成り、
前記メッキ材料の一部は、電気めっきによって前記母基板の全表面に形成されており、Niを主成分として含む請求項4に記載の基板。 - はんだ(30)を介して電子素子(20)が搭載され、前記電子素子とともにモールド樹脂(40)によって被覆される基板の製造方法であって、
金属材料から成る母基板をメッキ材料によってめっきするメッキ工程と、
前記母基板を局所的に凹ませることで前記母基板の上面(13a)側に開口する第2溝部を形成する工程と、
前記母基板における前記メッキ材料によって被覆された前記上面に設定された、前記はんだを介して前記電子素子の搭載される搭載領域と前記第2溝部との間の周囲に、前記メッキ材料および前記母基板の一部をレーザ照射によって除去することで成る第1溝部(11)を形成するレーザ照射工程と、
前記搭載領域に溶融状態のはんだを塗布するはんだ塗布工程と、
を有し、
前記レーザ照射工程において、前記第2溝部よりも浅めに前記第1溝部を形成するとともに、前記レーザ照射による熱伝導によって、前記第1溝部の縁部周囲の前記メッキ材料を酸化した酸化領域(11a)を形成することで、前記メッキ材料よりも溶融状態の前記はんだを濡れ広がり難くし、
前記はんだ塗布工程において、前記はんだは前記酸化領域から前記搭載領域側にある基板の製造方法。 - 前記レーザ照射工程において、前記レーザ照射によって、前記母基板および前記メッキ材料の一部を溶融して酸化し、前記第1溝部の縁部周囲に飛散して付着させる請求項6に記載の基板の製造方法。
- 前記レーザ照射工程において、前記搭載領域を囲むように前記第1溝部を環状に形成する請求項6または請求項7に記載の基板の製造方法。
- 前記レーザ照射工程において、前記第1溝部の延びる方向に対して直交する前記第1溝部の断面形状がV字形状を成すように前記レーザを前記母基板の上面に照射する請求項8に記載の基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015118598A JP6468085B2 (ja) | 2015-06-11 | 2015-06-11 | 基板、および、その製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015118598A JP6468085B2 (ja) | 2015-06-11 | 2015-06-11 | 基板、および、その製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017005149A JP2017005149A (ja) | 2017-01-05 |
JP6468085B2 true JP6468085B2 (ja) | 2019-02-13 |
Family
ID=57752305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015118598A Active JP6468085B2 (ja) | 2015-06-11 | 2015-06-11 | 基板、および、その製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6468085B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017169485A1 (ja) * | 2016-03-30 | 2017-10-05 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP6636978B2 (ja) * | 2017-03-24 | 2020-01-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2019049213A1 (ja) * | 2017-09-05 | 2019-03-14 | 新電元工業株式会社 | 半導体装置 |
JP6958259B2 (ja) * | 2017-11-08 | 2021-11-02 | 株式会社デンソー | 半導体装置 |
JP7192241B2 (ja) * | 2018-05-01 | 2022-12-20 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
CN110544681A (zh) * | 2018-05-29 | 2019-12-06 | 株式会社加藤电器制作所 | 半导体模块 |
CN110544675A (zh) * | 2018-05-29 | 2019-12-06 | 株式会社加藤电器制作所 | 半导体模块 |
JP2019212808A (ja) * | 2018-06-06 | 2019-12-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
WO2020157965A1 (ja) * | 2019-02-01 | 2020-08-06 | 三菱電機株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
CN113241325A (zh) | 2020-01-23 | 2021-08-10 | 富士电机株式会社 | 电子装置以及电子装置的制造方法 |
JP2021145081A (ja) * | 2020-03-13 | 2021-09-24 | 日立Astemo株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163204A (ja) * | 1997-11-28 | 1999-06-18 | Fujitsu Ltd | 半導体装置及びその実装構造 |
JP4149439B2 (ja) * | 2002-07-01 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2012191021A (ja) * | 2011-03-11 | 2012-10-04 | Sanken Electric Co Ltd | 半導体モジュール |
US9006958B2 (en) * | 2011-08-31 | 2015-04-14 | Kyocera Crystal Device Corporation | Piezoelectric device |
JP2016029676A (ja) * | 2012-12-19 | 2016-03-03 | 富士電機株式会社 | 半導体装置 |
JP6163836B2 (ja) * | 2013-04-04 | 2017-07-19 | 株式会社デンソー | 半導体装置 |
-
2015
- 2015-06-11 JP JP2015118598A patent/JP6468085B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017005149A (ja) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6468085B2 (ja) | 基板、および、その製造方法 | |
JP6150938B2 (ja) | 半導体装置 | |
JP6078948B2 (ja) | 発光装置用パッケージ成形体及びそれを用いた発光装置 | |
JP3748849B2 (ja) | 樹脂封止型半導体装置 | |
US11302652B2 (en) | Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die | |
KR102452097B1 (ko) | 리드 프레임 및 반도체 장치 | |
JP5321601B2 (ja) | 半導体装置 | |
JP6095997B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP6266168B2 (ja) | 半導体装置 | |
CN104025287A (zh) | 半导体装置 | |
JP2011077278A (ja) | 半導体装置およびその製造方法 | |
JP7037368B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5516696B2 (ja) | 基板 | |
JP2020145476A (ja) | 半導体装置 | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JP2010283252A (ja) | 半導体装置およびその製造方法 | |
JP2005019829A (ja) | 半導体装置 | |
JP5381401B2 (ja) | 半導体装置およびその製造方法 | |
WO2015079834A1 (ja) | 半導体装置 | |
JP5104020B2 (ja) | モールドパッケージ | |
JP2008244045A (ja) | 半導体装置およびその製造方法 | |
JP6375809B2 (ja) | 半導体装置、および、その製造方法 | |
JP5556278B2 (ja) | 絶縁放熱基板およびその製造方法 | |
JP2011159876A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6468085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |