JP2005019829A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005019829A JP2005019829A JP2003184756A JP2003184756A JP2005019829A JP 2005019829 A JP2005019829 A JP 2005019829A JP 2003184756 A JP2003184756 A JP 2003184756A JP 2003184756 A JP2003184756 A JP 2003184756A JP 2005019829 A JP2005019829 A JP 2005019829A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 81
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000005304 joining Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 abstract description 38
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000004873 anchoring Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 30
- 238000000034 method Methods 0.000 description 8
- 239000011888 foil Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体チップの表裏両面が一対の導体部材と電気的に接続された半導体装置において、半導体チップの電極部を以下に示す構造とする。すなわち、半導体基板15の上に形成されているAl電極19の表面に複数の凹部19aを設け、この凹部19aにNiメッキ層20が入り込んだ状態でAl電極19とNiメッキ層20とを接合させる。このように、電極部21の接合の断面形状を櫛状とすることで、大きなアンカー効果により、接合を強固なものとし、熱応力による電極部21の破壊を抑制することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体チップの両面が導体部材と電気的に接続された構成を有する半導体装置に関するものである。
【0002】
【従来の技術】
図4に半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置を示す。半導体装置1は、例えば、半導体チップ2と、下側ヒートシンク3と、上側ヒートシンク4と、ヒートシンクブロック5とを備えている。
【0003】
半導体チップ2の下面と下側ヒートシンク3の上面との間は、半田6aによって接合されている。また、半導体チップ2の上面とヒートシンクブロック5の下面との間も、半田6bによって接合されている。更に、ヒートシンクブロック5の上面と上側ヒートシンク4の下面との間も、半田6cによって接合されている。
【0004】
そして、半導体チップ2の厚さ寸法をt1とし、ヒートシンク3、4の厚さ寸法をt2としたときに、t2/t1≧5が成立するように半導体装置1が構成されている(特許文献1参照)。
【0005】
このように構成された半導体装置1は、冷熱サイクルに曝されたとき、半導体チップ2を保持するための圧縮応力を大きくすると共に、半導体チップ2の表面のせん断応力を低減できるようになっている。
【0006】
【特許文献1】
特開2003−110064号
【0007】
【発明が解決しようとする課題】
しかし、本発明者らが上記した半導体装置1を評価したところ、上記した半導体装置1は、冷熱サイクルに曝された場合に発生する熱応力による半導体チップ2中の半導体基板での破壊を抑制することができるが、以下にて説明するように、半導体チップ中の電極部で破壊が発生する恐れがあることがわかった。
【0008】
ここで、図5に本発明者らが実際に評価した半導体装置の断面図を示す。図5は主に半導体チップ2と半田6の部分を拡大したものである。半導体チップ2は、パワー半導体素子を有して構成されており、パワー半導体素子としては、例えば、いわゆるトレンチゲート型のIGBTを用いている。
【0009】
具体的には、この半導体チップは、P+型基板11と、ドリフト層としてのN−型層12と、ベース層としてのP型層13と、エミッタ層としてのN+型層14とを備える半導体基板15を有している。
【0010】
そして、半導体基板15の主表面(素子形成面)側には、半導体基板15の表面からP型層13を貫通し、N−型層12に到達する深さのトレンチの内壁にゲート絶縁膜(図示せず)を介して、ゲート電極16が形成されている。
【0011】
ゲート電極16上を含む半導体基板15の表面上には、層間絶縁膜17を介してエミッタ電極としてのAl電極19が形成されており、層間絶縁膜17に形成されたコンタクトホール18を介してN+型層14とAl電極19とが電気的に接続されている。Al電極19の表面上には、Niメッキ層20を形成している。なお、このAl電極19及びNiメッキ層20が形成されている部分が電極部21である。
【0012】
また、Al電極19の表面上のうち、Niメッキ層20を除く領域にはポリイミド系樹脂等の保護膜22が形成されている。一方、半導体基板15の裏面側にはコレクタ電極23が形成されている。半導体チップ2の上面では、Niメッキ層20が半田6と接合されており、このNiメッキ20及び半田6bを介して、Al電極19がヒートシンクブロック5と接続されている。なお、Al電極19及びNiメッキ20は、半導体基板15や半田6よりも非常に薄いものである。
【0013】
このように構成されている半導体装置では、冷熱サイクルに曝されたとき、半田6は半導体基板15よりも膨張収縮が大きく、また、電極部21が半導体基板15や半田6よりも非常に薄いため、半田6bから電極部21に応力が負荷される。そして、半導体基板15とAl電極19との間より、Al電極19とNiメッキ層20との間の方が接合力が小さいことから、Al電極19とNiメッキ層20との接合界面に沿ってクラックが進展するという問題が発生することがわかった。
【0014】
本発明は上記点に鑑みて、熱応力によって、電極部が破壊されるのを抑制することができる半導体装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、Al電極はNi層側に複数の凹部(19a)を有しており、凹部にNi層あるいは前記Ni層(20)と第1の接合部材(6b)により形成される合金層(35)が入り込んだ状態でAl電極とNi層とが接合されていることを特徴としている。
【0016】
このようにAl電極とNi層あるいは合金層(35)とが入り組んだ状態で接合されているため、図5に示すように、Al電極とNi層との界面が平坦である場合と比較して、この界面に沿ってクラックが進展し難くなる。これにより半導体装置が冷熱サイクルに曝されることで接合部材が膨張収縮し、電極部に応力が負荷されたとき、Al電極とNi層との界面にクラックが進展するのを抑制でき、すなわち、電極部が破壊されるのを抑制することができる。
【0017】
なお、請求項2に示すように、凹部(22)のアスペクト比は1以上であることが好ましい。また、請求項3に示すように、凹部(22)をコンタクトホール(18)の上方の部位に配置することができる。
【0018】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0019】
【発明の実施の形態】
(第1実施形態)
本実施形態の半導体装置は、上記従来技術及び発明が解決する課題の欄にて説明した半導体装置1に対して、電極部21の形状が異なっているものであり、その他の構造は上記した半導体装置1と同様の構造となっている。
【0020】
なお、本実施形態の半導体装置と本発明の半導体装置との対応関係は以下の通りである。図4中の下側ヒートシンク3が第2の導体部材であり、上側ヒートシンク4が第3の導体部材であり、ヒートシンクブロック5が第1の導体部材に相当する。そして、半導体チップ2の下面と下側ヒートシンク3の上面との間の半田6aが第2の接合部材であり、半導体チップ2の上面とヒートシンクブロック5の下面との間の半田6bが第1の接合部材であり、ヒートシンクブロック5の上面と上側ヒートシンク4の下面との間の半田6cが第3の接合部材に相当する。また、封止用樹脂7が封止部材に相当する。なお、半導体チップ2の厚さ寸法をt1とし、下側ヒートシンク3と上側ヒートシンク4のうち、少なくとも一方の厚さ寸法をt2としたときに、t2/t1≧5が成立するように構成されている。
【0021】
半導体チップ2は、上記発明が解決しようとする課題の欄にて説明したように、パワー半導体素子、例えば、トレンチゲート型のIGBTにより構成されている。なお、半導体基板15の内部構造は図5に示す構造と同一であるため、本実施形態では半導体基板15の内部構造の説明を省略する。
【0022】
ここで、図1(a)、(b)に本実施形態における半導体装置の部分断面図を示す。図1(a)は、図4中の領域Aの拡大図であり、半導体基板15の上に形成されているAl電極19、Niメッキ層20を拡大した図である。
【0023】
図1(a)に示すように、半導体基板15の上(素子形成面上)には層間絶縁膜17を介してAl電極19が形成されており、Al電極19は層間絶縁膜17に形成されたコンタクトホール18を介してP型層13及びN+型層14と電気的に接続されている。Al電極19の上にはNiメッキ層20が形成されており、Niメッキ層20と半田6bとが接合されている。
【0024】
そして、Al電極19とNiメッキ層20との接合は、図1(a)に示すように、一断面形状が櫛状となっている。すなわち、Al電極19のNiメッキ層20側の表面のうち、コンタクトホール18の上方の部位に窪み(凹部)19aを有する形状となっており、言い換えると、ゲート電極16及び層間絶縁膜17の上方の部位に凸部19bを有する形状となっている。
【0025】
本実施形態では、凹部19aは紙面垂直方向にて連続した形状となっている。なお、凹部19aは紙面垂直方向にて連続した形状でなくても良く、紙面垂直方向にて凹部19aが断続して存在するようにすることもできる。また、凹部19aのアスペクト比(深さ31/幅32)は1となっており、凹部19aの数はコンタクトホール18の数と同じである。
【0026】
そして、Al電極19のNiメッキ層20側の表面に存在する複数の凹部19aにNiメッキ層20が入り込んだ状態で、Al電極19とNiメッキ層20とが接合している。
【0027】
また、図1(b)に示すように、Niメッキ層20は半田6bと合金層35を形成し、Al電極19と合金層35により凹凸を形成する。
【0028】
なお、本実施形態では、半導体基板15の厚さは例えば250μm以下であり、Al電極19の層間絶縁膜17上での厚さは3μm程度、Niメッキ層20の厚さは5μm程度であり、Niメッキ層20と接合している半田6bの厚さは100μm程度である。
【0029】
また、このように構成された半導体チップ2の表面上には、図示しないゲートパッド等の制御電極が形成されており、この制御電極とリードフレーム9とがボンディングワイヤ10を介して電気的に接続されている。
【0030】
そして、図4に示すように、半導体チップ2、下側ヒートシンク3の半導体チップ2と接合している面3a、上側ヒートシンク4の半導体チップ2と接合している面4a、ヒートシンクブロック5,ボンディングワイヤ10、及びリードフレーム9の一部が一括して、封止用樹脂7により封止されている。このように、本実施形態における半導体装置1が構成されている。
【0031】
次に、この半導体装置1の製造方法を説明する。図2(a)、(b)、(c)、図3(a)、(b)、(c)に本実施形態の半導体装置の製造工程を示す。
【0032】
まず、図2(a)、(b)、(c)に示すように半導体チップ2を形成する工程を行う。すなわち、図2(a)に示すように、P+型基板11と、N−型層12と、P型層13と、N+型層14とを備える半導体基板15を形成する。そして、半導体基板15の表面からP型層13を貫通し、N−型層12に到達する深さのトレンチを形成し、トレンチ内にゲート絶縁膜を介して、ゲート電極16を形成する。その後、半導体基板15の表面上に層間絶縁膜17を形成する。層間絶縁膜17を形成した後、層間絶縁膜17にコンタクトホール18を形成する。
【0033】
続いて、例えば、スパッタ法若しくは蒸着法にて、コンタクトホール18の内部から層間絶縁膜17上にかけて、例えばAl−Si合金膜を成膜することで、Al電極19を形成する。
【0034】
このとき、成膜温度を例えば150℃とする。また、Al−Si合金膜の膜厚を、コンタクトホール18の形状に沿ってAl−Si合金膜を成膜したとき、コンタクトホール18の上方の部位に凹部19aが生じるような膜厚とする。
【0035】
具体的には、本発明者らの実験では、層間絶縁膜17の厚さ17aを0.8μm程度、コンタクトホール18の幅18aを1.8μm程度とし、Al電極19の層間絶縁膜17上での膜厚33を4μm程度としたとき、Al電極19の表面に凹部19aが存在することを確認している。また、Al電極19の層間絶縁膜17上での膜厚33を5μm以下とすれば凹部19aが存在することも確認している。なお、図2(a)に示すように、Al電極19の形成直後の凹部19aの幅34は0.4μm程度であった。
【0036】
なお、Al電極19を形成するとき、成膜温度は150℃に限らず室温から350℃以内であれば他の温度とすることもできる。また、Al−Si合金膜に限らず、Al膜のみ、若しくは他のAl合金膜を成膜することもできる。
【0037】
その後、Al電極19上にポリイミド系樹脂等により保護膜22を形成する。そして、図2(b)に示すように、保護膜22のうち、電極部21の形成予定領域を除去し、Al電極19上にNiメッキ層20を形成する。このとき、Al電極19の凹部19aにNiメッキ層20が入り込み、Al電極19の表層側がNiメッキ層20と置換される。すなわち、Al電極19の表層がNiメッキ層20により削られることで、図中破線で示す形状よりも、凹部19aが拡張され、また、Al電極19の層間絶縁膜17上での厚さも小さくなる。
【0038】
具体的には、本発明者らの実験によれば、Niメッキ層20を形成した後の凹部の幅は0.4μm程度から2μm程度と大きくなっていた。また、凹部19aの深さ31は2μm程度となり、すなわち、凹部19aのアスペクト比(深さ31/幅32)が1となることを確認している。
【0039】
そして、Niメッキ層20の表面が酸化することで半田の濡れ性が低下しないように、Niメッキ層20の上に酸化防止用のAuメッキ層26を形成する。これにより、半導体チップ2が完成する。なお、図2(c)に示すように半田6bとの接合の際、Auメッキ層26は半田6bに取り込まれ、Niメッキ層20は半田6bと合金層35を形成される。なお使用環境の熱によりNi層20は全て合金層35に変化し得る。
【0040】
なお、本実施形態では、Ni層20とAu層26とをメッキ法により形成したが、スパッタ法、蒸着法等の他の方法によりNi層20とAu層26とを形成することもできる。
【0041】
次に、特許文献1に記載されている製造方法と同様に、半導体チップ2をヒートシンク3、4及びヒートシンクブロック5と接合し、封止用樹脂7により封止する工程を行う。
【0042】
具体的には、まず、図3(a)に示すように、下側ヒートシンク3の上面に、半導体チップ2とヒートシンクブロック5とを半田付けする工程を行う。この場合、下側ヒートシンク3の上面に半田箔8を介してチップ2を積層すると共に、このチップ2の上に半田箔8を介してヒートシンクブロック5を積層する。この後、加熱装置(リフロー装置)によって半田箔8を溶融させてから、硬化させる。なお、半田としては、例えばSn系Pbフリー半田を用いることができる。
【0043】
続いて、図3(b)に示すように、チップ2の制御電極とリードフレーム9とをワイヤーボンディングする工程を行う。これにより、例えばAlやAu等製のワイヤー10によってチップ2の制御電極とリードフレーム9とが接続される。
【0044】
次いで、図3(c)に示すように、ヒートシンクブロック5の上に上側ヒートシンク4を半田付けする工程を行う。ヒートシンクブロック5の上に半田箔8を介して上側ヒートシンク4を載せる。そして、加熱装置によって半田箔8を溶融させてから、硬化させる。
【0045】
そして、図示しない成形型を使用して、ヒートシンク3、4の隙間及び外周部に封止用樹脂7を充填する工程(モールド工程)を行う。これにより、図4に示すように、ヒートシンク3、4の隙間及び外周部等に、樹脂7が充填封止される。このようにして、半導体装置1が完成する。
【0046】
本実施形態の半導体装置は、上述したように、Al電極19とNiメッキ層20とが入り組んだ状態で接合されている。すなわち、Al電極19とNiメッキ層20とが絡み合っている。このため、図5に示すように、Al電極19とNiメッキ層20との界面が平坦である場合と比較して、界面の形状が複雑となっていることから、この界面に沿ってクラックが進展し難くすることができる。
【0047】
これにより半導体装置が冷熱サイクルに曝されることで接合部材が膨張収縮し、電極部に応力が負荷されたとき、Al電極とNi層との界面にクラックが進展するのを抑制でき、すなわち、電極部が破壊されるのを抑制することができる。つまり、アンカー効果によってAl電極19とNiメッキ層20との接合を従来よりも強固なものにすることができる。
【0048】
なお、本発明者らの実験では、凹部19aのアスペクト比が1である半導体装置1を製造したが、アスペクト比が1以上であれば、本実施形態の効果は大きくなることが推測される。したがって、凹部19aのアスペクト比が1以上とすることが望ましい。
【0049】
また、本実施形態では、ヒートシンク3、4と半導体チップ2とヒートシンクブロック5とを接合する接合部材として半田箔8を用いたが、これに代えて、半田ペースト等を用いるように構成しても良い。
【0050】
更に、本実施形態では、ヒートシンク3、4間に半導体チップ2を1個挟むように構成したが、これに限られるものではなく、2個以上のチップ(または2種類以上のチップ)を挟むように構成しても良い。
【図面の簡単な説明】
【図1】本発明の第1実施形態における半導体装置の部分断面図である。
【図2】図1に示す半導体装置の製造工程を示す図である。
【図3】図2に続く半導体装置の製造工程を示す図である。
【図4】従来及び第1実施形態における半導体装置の断面図である。
【図5】比較例における図4に示す半導体装置のうち、半導体チップの部分を拡大した図である。
【符号の説明】
1…半導体装置、2…半導体チップ、3…下側ヒートシンク、
4…上側ヒートシンク、5…ヒートシンクブロック、6…半田、
7…封止用樹脂、9…リードフレーム、10…ボンディングワイヤ、
11…P+型基板、12…N−型層、13…P型層、14…N+型層、
15…半導体基板、16…ゲート電極、17…層間絶縁膜、
18…コンタクトホール、19…Al電極、19a…凹部、19b…凸部、
20…Niメッキ層、21…電極部、22…保護膜、23…コレクタ電極、
26…Auメッキ層。
Claims (3)
- 半導体基板(15)の素子形成面上に、電極部(21)としてのAl電極(19)、Ni層(20)が順に形成された半導体チップ(2)と、
電気伝導性を有する第1の接合部材(6b)を介して、前記Ni層(20)に接合された第1の導体部材(5)と、
電気伝導性を有する第2の接合部材(6a)を介して、前記半導体基板(15)の前記素子形成面とは反対側の面に接合された第2の導体部材(3)と、
前記第1の導体部材(5)の前記電極部(21)が接合された面とは反対側の面に電気伝導性を有する第3の接合部材(6c)を介して接合された第3の導体部材(4)と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面(3a)、及び前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面(4a)を封止する封止部材(7)とを有し、
前記Al電極(19)は前記Ni層(20)側表面に複数の凹部(19a)を有しており、前記凹部(19a)に前記Ni層(20)あるいは前記Ni層(20)と第1の接合部材(6b)により形成される合金層(35)が入り込んだ状態で前記Al電極(19)と前記Ni層(20)、あるいは合金層(35)とが接合していることを特徴とする半導体装置。 - 前記凹部のアスペクト比は1以上であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板(15)と前記Al電極(19)との間に位置する層間絶縁膜(17)に形成されたコンタクトホール(18)を介して、前記半導体基板(15)と前記Al電極(19)とが電気的に接続されており、
前記凹部(22)は、前記コンタクトホール(18)の上方に位置することを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184756A JP3812549B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184756A JP3812549B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005019829A true JP2005019829A (ja) | 2005-01-20 |
JP3812549B2 JP3812549B2 (ja) | 2006-08-23 |
Family
ID=34184420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003184756A Expired - Lifetime JP3812549B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812549B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8887362B2 (en) | 2007-05-16 | 2014-11-18 | Yamazaki Mazak Corporation | Turning tool holder used for a combined lathe apparatus |
US9111988B2 (en) | 2013-02-20 | 2015-08-18 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2017050358A (ja) * | 2015-08-31 | 2017-03-09 | トヨタ自動車株式会社 | 半導体装置 |
JP2017162991A (ja) * | 2016-03-09 | 2017-09-14 | トヨタ自動車株式会社 | スイッチング素子 |
WO2020144790A1 (ja) * | 2019-01-10 | 2020-07-16 | 三菱電機株式会社 | 電力用半導体装置 |
JP2021061332A (ja) * | 2019-10-08 | 2021-04-15 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
US11437505B2 (en) | 2018-03-15 | 2022-09-06 | Mitsubishi Electric Corporation | Semiconductor device and power conversion device |
EP4280273A1 (en) * | 2022-05-19 | 2023-11-22 | Mitsubishi Electric R&D Centre Europe B.V. | Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5765324B2 (ja) | 2012-12-10 | 2015-08-19 | トヨタ自動車株式会社 | 半導体装置 |
-
2003
- 2003-06-27 JP JP2003184756A patent/JP3812549B2/ja not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8887362B2 (en) | 2007-05-16 | 2014-11-18 | Yamazaki Mazak Corporation | Turning tool holder used for a combined lathe apparatus |
US9111988B2 (en) | 2013-02-20 | 2015-08-18 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US10128196B2 (en) | 2015-08-31 | 2018-11-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2017050358A (ja) * | 2015-08-31 | 2017-03-09 | トヨタ自動車株式会社 | 半導体装置 |
CN107180864B (zh) * | 2016-03-09 | 2020-07-14 | 丰田自动车株式会社 | 开关元件 |
CN107180864A (zh) * | 2016-03-09 | 2017-09-19 | 丰田自动车株式会社 | 开关元件 |
JP2017162991A (ja) * | 2016-03-09 | 2017-09-14 | トヨタ自動車株式会社 | スイッチング素子 |
US11437505B2 (en) | 2018-03-15 | 2022-09-06 | Mitsubishi Electric Corporation | Semiconductor device and power conversion device |
WO2020144790A1 (ja) * | 2019-01-10 | 2020-07-16 | 三菱電機株式会社 | 電力用半導体装置 |
JPWO2020144790A1 (ja) * | 2019-01-10 | 2021-02-18 | 三菱電機株式会社 | 電力用半導体装置 |
JP2021061332A (ja) * | 2019-10-08 | 2021-04-15 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP7386662B2 (ja) | 2019-10-08 | 2023-11-27 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
EP4280273A1 (en) * | 2022-05-19 | 2023-11-22 | Mitsubishi Electric R&D Centre Europe B.V. | Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method |
WO2023223576A1 (en) * | 2022-05-19 | 2023-11-23 | Mitsubishi Electric Corporation | Semiconductor chip comprising a patterned metallisation with increased reliability, and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3812549B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635564B2 (ja) | 半導体装置 | |
JP6433590B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP4078993B2 (ja) | 半導体装置 | |
JP2002110893A (ja) | 半導体装置 | |
JP4501533B2 (ja) | 半導体装置の製造方法 | |
JP4765853B2 (ja) | 半導体装置の製造方法 | |
WO2018173511A1 (ja) | 半導体装置 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JP3812549B2 (ja) | 半導体装置 | |
JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JP6091443B2 (ja) | 半導体モジュール | |
JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP3601529B2 (ja) | 半導体装置 | |
JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2006196765A (ja) | 半導体装置 | |
JP2021019065A (ja) | 半導体装置 | |
JP2000286289A (ja) | 金属貼付基板および半導体装置 | |
JP2002329828A (ja) | 半導体装置 | |
JP6917127B2 (ja) | 半導体装置及びパワーモジュール | |
JP4333483B2 (ja) | 半導体装置 | |
JP7294068B2 (ja) | ターミナル、および、その製造方法 | |
JP3858857B2 (ja) | 半導体装置 | |
JP4254487B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3812549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140609 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |