JP2005019829A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005019829A
JP2005019829A JP2003184756A JP2003184756A JP2005019829A JP 2005019829 A JP2005019829 A JP 2005019829A JP 2003184756 A JP2003184756 A JP 2003184756A JP 2003184756 A JP2003184756 A JP 2003184756A JP 2005019829 A JP2005019829 A JP 2005019829A
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor device
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003184756A
Other languages
English (en)
Other versions
JP3812549B2 (ja
Inventor
Kimiji Kayukawa
君治 粥川
Shoji Miura
昭二 三浦
Chikage Noritake
千景 則武
Keiji Mayama
恵次 真山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003184756A priority Critical patent/JP3812549B2/ja
Publication of JP2005019829A publication Critical patent/JP2005019829A/ja
Application granted granted Critical
Publication of JP3812549B2 publication Critical patent/JP3812549B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】熱応力によって、半導体チップの電極部が破壊されるのを抑制することができる半導体装置を提供する。
【解決手段】半導体チップの表裏両面が一対の導体部材と電気的に接続された半導体装置において、半導体チップの電極部を以下に示す構造とする。すなわち、半導体基板１５の上に形成されているＡｌ電極１９の表面に複数の凹部１９ａを設け、この凹部１９ａにＮｉメッキ層２０が入り込んだ状態でＡｌ電極１９とＮｉメッキ層２０とを接合させる。このように、電極部２１の接合の断面形状を櫛状とすることで、大きなアンカー効果により、接合を強固なものとし、熱応力による電極部２１の破壊を抑制することができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの両面が導体部材と電気的に接続された構成を有する半導体装置に関するものである。
【０００２】
【従来の技術】
図４に半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置を示す。半導体装置１は、例えば、半導体チップ２と、下側ヒートシンク３と、上側ヒートシンク４と、ヒートシンクブロック５とを備えている。
【０００３】
半導体チップ２の下面と下側ヒートシンク３の上面との間は、半田６ａによって接合されている。また、半導体チップ２の上面とヒートシンクブロック５の下面との間も、半田６ｂによって接合されている。更に、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間も、半田６ｃによって接合されている。
【０００４】
そして、半導体チップ２の厚さ寸法をｔ１とし、ヒートシンク３、４の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように半導体装置１が構成されている（特許文献１参照）。
【０００５】
このように構成された半導体装置１は、冷熱サイクルに曝されたとき、半導体チップ２を保持するための圧縮応力を大きくすると共に、半導体チップ２の表面のせん断応力を低減できるようになっている。
【０００６】
【特許文献１】
特開２００３−１１００６４号
【０００７】
【発明が解決しようとする課題】
しかし、本発明者らが上記した半導体装置１を評価したところ、上記した半導体装置１は、冷熱サイクルに曝された場合に発生する熱応力による半導体チップ２中の半導体基板での破壊を抑制することができるが、以下にて説明するように、半導体チップ中の電極部で破壊が発生する恐れがあることがわかった。
【０００８】
ここで、図５に本発明者らが実際に評価した半導体装置の断面図を示す。図５は主に半導体チップ２と半田６の部分を拡大したものである。半導体チップ２は、パワー半導体素子を有して構成されており、パワー半導体素子としては、例えば、いわゆるトレンチゲート型のＩＧＢＴを用いている。
【０００９】
具体的には、この半導体チップは、Ｐ＋型基板１１と、ドリフト層としてのＮ−型層１２と、ベース層としてのＰ型層１３と、エミッタ層としてのＮ＋型層１４とを備える半導体基板１５を有している。
【００１０】
そして、半導体基板１５の主表面（素子形成面）側には、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ−型層１２に到達する深さのトレンチの内壁にゲート絶縁膜（図示せず）を介して、ゲート電極１６が形成されている。
【００１１】
ゲート電極１６上を含む半導体基板１５の表面上には、層間絶縁膜１７を介してエミッタ電極としてのＡｌ電極１９が形成されており、層間絶縁膜１７に形成されたコンタクトホール１８を介してＮ＋型層１４とＡｌ電極１９とが電気的に接続されている。Ａｌ電極１９の表面上には、Ｎｉメッキ層２０を形成している。なお、このＡｌ電極１９及びＮｉメッキ層２０が形成されている部分が電極部２１である。
【００１２】
また、Ａｌ電極１９の表面上のうち、Ｎｉメッキ層２０を除く領域にはポリイミド系樹脂等の保護膜２２が形成されている。一方、半導体基板１５の裏面側にはコレクタ電極２３が形成されている。半導体チップ２の上面では、Ｎｉメッキ層２０が半田６と接合されており、このＮｉメッキ２０及び半田６ｂを介して、Ａｌ電極１９がヒートシンクブロック５と接続されている。なお、Ａｌ電極１９及びＮｉメッキ２０は、半導体基板１５や半田６よりも非常に薄いものである。
【００１３】
このように構成されている半導体装置では、冷熱サイクルに曝されたとき、半田６は半導体基板１５よりも膨張収縮が大きく、また、電極部２１が半導体基板１５や半田６よりも非常に薄いため、半田６ｂから電極部２１に応力が負荷される。そして、半導体基板１５とＡｌ電極１９との間より、Ａｌ電極１９とＮｉメッキ層２０との間の方が接合力が小さいことから、Ａｌ電極１９とＮｉメッキ層２０との接合界面に沿ってクラックが進展するという問題が発生することがわかった。
【００１４】
本発明は上記点に鑑みて、熱応力によって、電極部が破壊されるのを抑制することができる半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、Ａｌ電極はＮｉ層側に複数の凹部（１９ａ）を有しており、凹部にＮｉ層あるいは前記Ｎｉ層（２０）と第１の接合部材（６ｂ）により形成される合金層（３５）が入り込んだ状態でＡｌ電極とＮｉ層とが接合されていることを特徴としている。
【００１６】
このようにＡｌ電極とＮｉ層あるいは合金層（３５）とが入り組んだ状態で接合されているため、図５に示すように、Ａｌ電極とＮｉ層との界面が平坦である場合と比較して、この界面に沿ってクラックが進展し難くなる。これにより半導体装置が冷熱サイクルに曝されることで接合部材が膨張収縮し、電極部に応力が負荷されたとき、Ａｌ電極とＮｉ層との界面にクラックが進展するのを抑制でき、すなわち、電極部が破壊されるのを抑制することができる。
【００１７】
なお、請求項２に示すように、凹部（２２）のアスペクト比は１以上であることが好ましい。また、請求項３に示すように、凹部（２２）をコンタクトホール（１８）の上方の部位に配置することができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１９】
【発明の実施の形態】
（第１実施形態）
本実施形態の半導体装置は、上記従来技術及び発明が解決する課題の欄にて説明した半導体装置１に対して、電極部２１の形状が異なっているものであり、その他の構造は上記した半導体装置１と同様の構造となっている。
【００２０】
なお、本実施形態の半導体装置と本発明の半導体装置との対応関係は以下の通りである。図４中の下側ヒートシンク３が第２の導体部材であり、上側ヒートシンク４が第３の導体部材であり、ヒートシンクブロック５が第１の導体部材に相当する。そして、半導体チップ２の下面と下側ヒートシンク３の上面との間の半田６ａが第２の接合部材であり、半導体チップ２の上面とヒートシンクブロック５の下面との間の半田６ｂが第１の接合部材であり、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間の半田６ｃが第３の接合部材に相当する。また、封止用樹脂７が封止部材に相当する。なお、半導体チップ２の厚さ寸法をｔ１とし、下側ヒートシンク３と上側ヒートシンク４のうち、少なくとも一方の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成されている。
【００２１】
半導体チップ２は、上記発明が解決しようとする課題の欄にて説明したように、パワー半導体素子、例えば、トレンチゲート型のＩＧＢＴにより構成されている。なお、半導体基板１５の内部構造は図５に示す構造と同一であるため、本実施形態では半導体基板１５の内部構造の説明を省略する。
【００２２】
ここで、図１（ａ）、（ｂ）に本実施形態における半導体装置の部分断面図を示す。図１（ａ）は、図４中の領域Ａの拡大図であり、半導体基板１５の上に形成されているＡｌ電極１９、Ｎｉメッキ層２０を拡大した図である。
【００２３】
図１（ａ）に示すように、半導体基板１５の上（素子形成面上）には層間絶縁膜１７を介してＡｌ電極１９が形成されており、Ａｌ電極１９は層間絶縁膜１７に形成されたコンタクトホール１８を介してＰ型層１３及びＮ＋型層１４と電気的に接続されている。Ａｌ電極１９の上にはＮｉメッキ層２０が形成されており、Ｎｉメッキ層２０と半田６ｂとが接合されている。
【００２４】
そして、Ａｌ電極１９とＮｉメッキ層２０との接合は、図１（ａ）に示すように、一断面形状が櫛状となっている。すなわち、Ａｌ電極１９のＮｉメッキ層２０側の表面のうち、コンタクトホール１８の上方の部位に窪み（凹部）１９ａを有する形状となっており、言い換えると、ゲート電極１６及び層間絶縁膜１７の上方の部位に凸部１９ｂを有する形状となっている。
【００２５】
本実施形態では、凹部１９ａは紙面垂直方向にて連続した形状となっている。なお、凹部１９ａは紙面垂直方向にて連続した形状でなくても良く、紙面垂直方向にて凹部１９ａが断続して存在するようにすることもできる。また、凹部１９ａのアスペクト比（深さ３１／幅３２）は１となっており、凹部１９ａの数はコンタクトホール１８の数と同じである。
【００２６】
そして、Ａｌ電極１９のＮｉメッキ層２０側の表面に存在する複数の凹部１９ａにＮｉメッキ層２０が入り込んだ状態で、Ａｌ電極１９とＮｉメッキ層２０とが接合している。
【００２７】
また、図１（ｂ）に示すように、Ｎｉメッキ層２０は半田６ｂと合金層３５を形成し、Ａｌ電極１９と合金層３５により凹凸を形成する。
【００２８】
なお、本実施形態では、半導体基板１５の厚さは例えば２５０μｍ以下であり、Ａｌ電極１９の層間絶縁膜１７上での厚さは３μｍ程度、Ｎｉメッキ層２０の厚さは５μｍ程度であり、Ｎｉメッキ層２０と接合している半田６ｂの厚さは１００μｍ程度である。
【００２９】
また、このように構成された半導体チップ２の表面上には、図示しないゲートパッド等の制御電極が形成されており、この制御電極とリードフレーム９とがボンディングワイヤ１０を介して電気的に接続されている。
【００３０】
そして、図４に示すように、半導体チップ２、下側ヒートシンク３の半導体チップ２と接合している面３ａ、上側ヒートシンク４の半導体チップ２と接合している面４ａ、ヒートシンクブロック５，ボンディングワイヤ１０、及びリードフレーム９の一部が一括して、封止用樹脂７により封止されている。このように、本実施形態における半導体装置１が構成されている。
【００３１】
次に、この半導体装置１の製造方法を説明する。図２（ａ）、（ｂ）、（ｃ）、図３（ａ）、（ｂ）、（ｃ）に本実施形態の半導体装置の製造工程を示す。
【００３２】
まず、図２（ａ）、（ｂ）、（ｃ）に示すように半導体チップ２を形成する工程を行う。すなわち、図２（ａ）に示すように、Ｐ＋型基板１１と、Ｎ−型層１２と、Ｐ型層１３と、Ｎ＋型層１４とを備える半導体基板１５を形成する。そして、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ−型層１２に到達する深さのトレンチを形成し、トレンチ内にゲート絶縁膜を介して、ゲート電極１６を形成する。その後、半導体基板１５の表面上に層間絶縁膜１７を形成する。層間絶縁膜１７を形成した後、層間絶縁膜１７にコンタクトホール１８を形成する。
【００３３】
続いて、例えば、スパッタ法若しくは蒸着法にて、コンタクトホール１８の内部から層間絶縁膜１７上にかけて、例えばＡｌ−Ｓｉ合金膜を成膜することで、Ａｌ電極１９を形成する。
【００３４】
このとき、成膜温度を例えば１５０℃とする。また、Ａｌ−Ｓｉ合金膜の膜厚を、コンタクトホール１８の形状に沿ってＡｌ−Ｓｉ合金膜を成膜したとき、コンタクトホール１８の上方の部位に凹部１９ａが生じるような膜厚とする。
【００３５】
具体的には、本発明者らの実験では、層間絶縁膜１７の厚さ１７ａを０．８μｍ程度、コンタクトホール１８の幅１８ａを１．８μｍ程度とし、Ａｌ電極１９の層間絶縁膜１７上での膜厚３３を４μｍ程度としたとき、Ａｌ電極１９の表面に凹部１９ａが存在することを確認している。また、Ａｌ電極１９の層間絶縁膜１７上での膜厚３３を５μｍ以下とすれば凹部１９ａが存在することも確認している。なお、図２（ａ）に示すように、Ａｌ電極１９の形成直後の凹部１９ａの幅３４は０．４μｍ程度であった。
【００３６】
なお、Ａｌ電極１９を形成するとき、成膜温度は１５０℃に限らず室温から３５０℃以内であれば他の温度とすることもできる。また、Ａｌ−Ｓｉ合金膜に限らず、Ａｌ膜のみ、若しくは他のＡｌ合金膜を成膜することもできる。
【００３７】
その後、Ａｌ電極１９上にポリイミド系樹脂等により保護膜２２を形成する。そして、図２（ｂ）に示すように、保護膜２２のうち、電極部２１の形成予定領域を除去し、Ａｌ電極１９上にＮｉメッキ層２０を形成する。このとき、Ａｌ電極１９の凹部１９ａにＮｉメッキ層２０が入り込み、Ａｌ電極１９の表層側がＮｉメッキ層２０と置換される。すなわち、Ａｌ電極１９の表層がＮｉメッキ層２０により削られることで、図中破線で示す形状よりも、凹部１９ａが拡張され、また、Ａｌ電極１９の層間絶縁膜１７上での厚さも小さくなる。
【００３８】
具体的には、本発明者らの実験によれば、Ｎｉメッキ層２０を形成した後の凹部の幅は０．４μｍ程度から２μｍ程度と大きくなっていた。また、凹部１９ａの深さ３１は２μｍ程度となり、すなわち、凹部１９ａのアスペクト比（深さ３１／幅３２）が１となることを確認している。
【００３９】
そして、Ｎｉメッキ層２０の表面が酸化することで半田の濡れ性が低下しないように、Ｎｉメッキ層２０の上に酸化防止用のＡｕメッキ層２６を形成する。これにより、半導体チップ２が完成する。なお、図２（ｃ）に示すように半田６ｂとの接合の際、Ａｕメッキ層２６は半田６ｂに取り込まれ、Ｎｉメッキ層２０は半田６ｂと合金層３５を形成される。なお使用環境の熱によりＮｉ層２０は全て合金層３５に変化し得る。
【００４０】
なお、本実施形態では、Ｎｉ層２０とＡｕ層２６とをメッキ法により形成したが、スパッタ法、蒸着法等の他の方法によりＮｉ層２０とＡｕ層２６とを形成することもできる。
【００４１】
次に、特許文献１に記載されている製造方法と同様に、半導体チップ２をヒートシンク３、４及びヒートシンクブロック５と接合し、封止用樹脂７により封止する工程を行う。
【００４２】
具体的には、まず、図３（ａ）に示すように、下側ヒートシンク３の上面に、半導体チップ２とヒートシンクブロック５とを半田付けする工程を行う。この場合、下側ヒートシンク３の上面に半田箔８を介してチップ２を積層すると共に、このチップ２の上に半田箔８を介してヒートシンクブロック５を積層する。この後、加熱装置（リフロー装置）によって半田箔８を溶融させてから、硬化させる。なお、半田としては、例えばＳｎ系Ｐｂフリー半田を用いることができる。
【００４３】
続いて、図３（ｂ）に示すように、チップ２の制御電極とリードフレーム９とをワイヤーボンディングする工程を行う。これにより、例えばＡｌやＡｕ等製のワイヤー１０によってチップ２の制御電極とリードフレーム９とが接続される。
【００４４】
次いで、図３（ｃ）に示すように、ヒートシンクブロック５の上に上側ヒートシンク４を半田付けする工程を行う。ヒートシンクブロック５の上に半田箔８を介して上側ヒートシンク４を載せる。そして、加熱装置によって半田箔８を溶融させてから、硬化させる。
【００４５】
そして、図示しない成形型を使用して、ヒートシンク３、４の隙間及び外周部に封止用樹脂７を充填する工程（モールド工程）を行う。これにより、図４に示すように、ヒートシンク３、４の隙間及び外周部等に、樹脂７が充填封止される。このようにして、半導体装置１が完成する。
【００４６】
本実施形態の半導体装置は、上述したように、Ａｌ電極１９とＮｉメッキ層２０とが入り組んだ状態で接合されている。すなわち、Ａｌ電極１９とＮｉメッキ層２０とが絡み合っている。このため、図５に示すように、Ａｌ電極１９とＮｉメッキ層２０との界面が平坦である場合と比較して、界面の形状が複雑となっていることから、この界面に沿ってクラックが進展し難くすることができる。
【００４７】
これにより半導体装置が冷熱サイクルに曝されることで接合部材が膨張収縮し、電極部に応力が負荷されたとき、Ａｌ電極とＮｉ層との界面にクラックが進展するのを抑制でき、すなわち、電極部が破壊されるのを抑制することができる。つまり、アンカー効果によってＡｌ電極１９とＮｉメッキ層２０との接合を従来よりも強固なものにすることができる。
【００４８】
なお、本発明者らの実験では、凹部１９ａのアスペクト比が１である半導体装置１を製造したが、アスペクト比が１以上であれば、本実施形態の効果は大きくなることが推測される。したがって、凹部１９ａのアスペクト比が１以上とすることが望ましい。
【００４９】
また、本実施形態では、ヒートシンク３、４と半導体チップ２とヒートシンクブロック５とを接合する接合部材として半田箔８を用いたが、これに代えて、半田ペースト等を用いるように構成しても良い。
【００５０】
更に、本実施形態では、ヒートシンク３、４間に半導体チップ２を１個挟むように構成したが、これに限られるものではなく、２個以上のチップ（または２種類以上のチップ）を挟むように構成しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の部分断面図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】図２に続く半導体装置の製造工程を示す図である。
【図４】従来及び第１実施形態における半導体装置の断面図である。
【図５】比較例における図４に示す半導体装置のうち、半導体チップの部分を拡大した図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…下側ヒートシンク、
４…上側ヒートシンク、５…ヒートシンクブロック、６…半田、
７…封止用樹脂、９…リードフレーム、１０…ボンディングワイヤ、
１１…Ｐ＋型基板、１２…Ｎ−型層、１３…Ｐ型層、１４…Ｎ＋型層、
１５…半導体基板、１６…ゲート電極、１７…層間絶縁膜、
１８…コンタクトホール、１９…Ａｌ電極、１９ａ…凹部、１９ｂ…凸部、
２０…Ｎｉメッキ層、２１…電極部、２２…保護膜、２３…コレクタ電極、
２６…Ａｕメッキ層。

Claims (3)

  1. 半導体基板（１５）の素子形成面上に、電極部（２１）としてのＡｌ電極（１９）、Ｎｉ層（２０）が順に形成された半導体チップ（２）と、
    電気伝導性を有する第１の接合部材（６ｂ）を介して、前記Ｎｉ層（２０）に接合された第１の導体部材（５）と、
    電気伝導性を有する第２の接合部材（６ａ）を介して、前記半導体基板（１５）の前記素子形成面とは反対側の面に接合された第２の導体部材（３）と、
    前記第１の導体部材（５）の前記電極部（２１）が接合された面とは反対側の面に電気伝導性を有する第３の接合部材（６ｃ）を介して接合された第３の導体部材（４）と、
    前記半導体チップ（２）、前記第１の導体部材（５）、前記第２の導体部材（３）における前記半導体チップ（２）と接合している面（３ａ）、及び前記第３の導体部材（４）における前記第１の導体部材（５）と接合している面（４ａ）を封止する封止部材（７）とを有し、
    前記Ａｌ電極（１９）は前記Ｎｉ層（２０）側表面に複数の凹部（１９ａ）を有しており、前記凹部（１９ａ）に前記Ｎｉ層（２０）あるいは前記Ｎｉ層（２０）と第１の接合部材（６ｂ）により形成される合金層（３５）が入り込んだ状態で前記Ａｌ電極（１９）と前記Ｎｉ層（２０）、あるいは合金層（３５）とが接合していることを特徴とする半導体装置。
  2. 前記凹部のアスペクト比は１以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板（１５）と前記Ａｌ電極（１９）との間に位置する層間絶縁膜（１７）に形成されたコンタクトホール（１８）を介して、前記半導体基板（１５）と前記Ａｌ電極（１９）とが電気的に接続されており、
    前記凹部（２２）は、前記コンタクトホール（１８）の上方に位置することを特徴とする請求項１又は２に記載の半導体装置。
JP2003184756A 2003-06-27 2003-06-27 半導体装置 Expired - Lifetime JP3812549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003184756A JP3812549B2 (ja) 2003-06-27 2003-06-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003184756A JP3812549B2 (ja) 2003-06-27 2003-06-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2005019829A true JP2005019829A (ja) 2005-01-20
JP3812549B2 JP3812549B2 (ja) 2006-08-23

Family

ID=34184420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003184756A Expired - Lifetime JP3812549B2 (ja) 2003-06-27 2003-06-27 半導体装置

Country Status (1)

Country Link
JP (1) JP3812549B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8887362B2 (en) 2007-05-16 2014-11-18 Yamazaki Mazak Corporation Turning tool holder used for a combined lathe apparatus
US9111988B2 (en) 2013-02-20 2015-08-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2017050358A (ja) * 2015-08-31 2017-03-09 トヨタ自動車株式会社 半導体装置
JP2017162991A (ja) * 2016-03-09 2017-09-14 トヨタ自動車株式会社 スイッチング素子
WO2020144790A1 (ja) * 2019-01-10 2020-07-16 三菱電機株式会社 電力用半導体装置
US11437505B2 (en) 2018-03-15 2022-09-06 Mitsubishi Electric Corporation Semiconductor device and power conversion device
EP4280273A1 (en) * 2022-05-19 2023-11-22 Mitsubishi Electric R&D Centre Europe B.V. Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method
JP7386662B2 (ja) 2019-10-08 2023-11-27 三菱電機株式会社 半導体装置および電力変換装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5765324B2 (ja) 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8887362B2 (en) 2007-05-16 2014-11-18 Yamazaki Mazak Corporation Turning tool holder used for a combined lathe apparatus
US9111988B2 (en) 2013-02-20 2015-08-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10128196B2 (en) 2015-08-31 2018-11-13 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2017050358A (ja) * 2015-08-31 2017-03-09 トヨタ自動車株式会社 半導体装置
CN107180864B (zh) * 2016-03-09 2020-07-14 丰田自动车株式会社 开关元件
CN107180864A (zh) * 2016-03-09 2017-09-19 丰田自动车株式会社 开关元件
JP2017162991A (ja) * 2016-03-09 2017-09-14 トヨタ自動車株式会社 スイッチング素子
US11437505B2 (en) 2018-03-15 2022-09-06 Mitsubishi Electric Corporation Semiconductor device and power conversion device
WO2020144790A1 (ja) * 2019-01-10 2020-07-16 三菱電機株式会社 電力用半導体装置
JPWO2020144790A1 (ja) * 2019-01-10 2021-02-18 三菱電機株式会社 電力用半導体装置
JP7386662B2 (ja) 2019-10-08 2023-11-27 三菱電機株式会社 半導体装置および電力変換装置
EP4280273A1 (en) * 2022-05-19 2023-11-22 Mitsubishi Electric R&D Centre Europe B.V. Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method
WO2023223576A1 (en) * 2022-05-19 2023-11-23 Mitsubishi Electric Corporation Semiconductor chip comprising a patterned metallisation with increased reliability, and method of manufacturing the same

Also Published As

Publication number Publication date
JP3812549B2 (ja) 2006-08-23

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP4078993B2 (ja) 半導体装置
JP2002110893A (ja) 半導体装置
JP4501533B2 (ja) 半導体装置の製造方法
WO2018173511A1 (ja) 半導体装置
JP2005191071A (ja) 半導体装置
JP4765853B2 (ja) 半導体装置の製造方法
JP3812549B2 (ja) 半導体装置
JP6366723B2 (ja) 半導体装置およびその製造方法
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP6091443B2 (ja) 半導体モジュール
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP3601529B2 (ja) 半導体装置
JP2006196765A (ja) 半導体装置
JP2000286289A (ja) 金属貼付基板および半導体装置
JP4333483B2 (ja) 半導体装置
JP3858857B2 (ja) 半導体装置
JP6917127B2 (ja) 半導体装置及びパワーモジュール
JP2021019065A (ja) 半導体装置
JP7294068B2 (ja) ターミナル、および、その製造方法
JP4254487B2 (ja) 半導体装置
JP2016201505A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3812549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140609

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term