JP4254487B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4254487B2
JP4254487B2 JP2003372651A JP2003372651A JP4254487B2 JP 4254487 B2 JP4254487 B2 JP 4254487B2 JP 2003372651 A JP2003372651 A JP 2003372651A JP 2003372651 A JP2003372651 A JP 2003372651A JP 4254487 B2 JP4254487 B2 JP 4254487B2
Authority
JP
Japan
Prior art keywords
heat sink
resin
semiconductor device
lead
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003372651A
Other languages
English (en)
Other versions
JP2005136323A (ja
Inventor
孝紀 手嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003372651A priority Critical patent/JP4254487B2/ja
Publication of JP2005136323A publication Critical patent/JP2005136323A/ja
Application granted granted Critical
Publication of JP4254487B2 publication Critical patent/JP4254487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の両面に一対の放熱板を接合し、半導体素子の両面から放熱するように構成した半導体装置に関するものである。
この種の半導体装置は、使用時の発熱が大きい高耐圧・大電流用のパワー素子、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)等のトランジスタやダイオードなどに適している。上記構成の半導体装置の一例として、特許文献1が知られている。この特許文献1の構成では、図8に示すように、半導体装置1は、一対のヒートシンク(放熱板)2、3の間に半導体チップ(半導体素子)4とヒートシンクブロック5を挟んで構成されている。ヒートシンク2と半導体チップ4の間、半導体チップ4とヒートシンクブロック5の間、ヒートシンクブロック5とヒートシンク3の間は、それぞれ半田6により接合されている。そして、このような構成の半導体装置1は、全体が樹脂7でモールドされている。
特開2003ー68959号公報
上記構成の半導体装置1の場合、半田付けするときに、ヒートシンク2、3が傾くことがあり(図9参照)、その傾きのばらつきがある。また、ヒートシンク2、3の寸法の製品ばらつきもある。このため、ヒートシンク2、3に一体に形成さえたリード2a、3aの傾きや寸法等がばらつくという傾向があった。
そして、ヒートシンク2、3のリード2a、3aの傾きや寸法等がばらつくと、樹脂モールドを行うときに、図10及び図11に示すように、成形型の型締めによって、上記リード部2a、3aが変形したりすることがあった。この場合、リード2a、3aからヒートシンク2、3を通じて半導体チップ4に機械的応力が作用するおそれがあった。
そこで、本発明の目的は、樹脂モールドを実行するときに、型締めにより半導体素子に機械的応力が作用することを防止できる半導体装置を提供するにある。
本発明の半導体装置は、半導体素子と、この半導体素子の両面から放熱するための一対の放熱板とを備え、装置のほぼ全体を樹脂モールドするように構成したものにおいて、少なくとも一方の放熱板から突設された接続用の突片部と、リードとを、前記樹脂の中の埋没部分において、電気的に接続するように構成したことを特徴とするものである。上記構成によれば、一方の放熱板から突設された接続用の突片部と、リードとを接続する接続部分が樹脂の中に埋没する部分に設けられているので、樹脂モールドの実行時の型締めにより、リードが上記接続部分で比較的自由に変形する。このため、半導体素子に機械的応力が作用しなくなる。
この構成の場合も、前記一対の放熱板の各外面を前記樹脂から露出させるように構成することが好ましい。また、樹脂モールドを実行したときには、少なくとも一方の放熱板は前記樹脂中に埋没するように構成され、樹脂モールド後、切削や研磨等により前記放熱板の外面を前記樹脂から露出させるように構成することもより一層好ましい構成である。
以下、本発明の第1の実施例について、図1ないし図6を参照しながら説明する。まず、図1に示すように、本実施例の半導体装置11は、半導体チップ(半導体素子)12と、下側ヒートシンク(放熱板)13と、上側ヒートシンク(放熱板)14と、ヒートシンクブロック15とを備えて構成されている。
この構成の場合、半導体チップ12の下面と下側ヒートシンク13の上面との間は、接合部材である例えば半田16によって接合されている。そして、半導体チップ12の上面とヒートシンクブロック15の下面との間も、半田16によって接合されている。更に、ヒートシンクブロック15の上面と上側ヒートシンク14の下面との間も、半田16によって接合されている。これにより、上記構成においては、半導体チップ12の両面からヒートシンク13、14(即ち、一対の放熱板)を介して放熱される構成となっている。
尚、上記半導体チップ12は、例えばIGBTやサイリスタ等のパワー半導体素子から構成されている。半導体チップ12の形状は、本実施例の場合、図2に示すように、例えば矩形状の薄板状である。
また、下側ヒートシンク13、上側ヒートシンク14及びヒートシンクブロック15は、例えばCuやAl等の熱伝導性及び電気伝導性の良い金属で構成されている。この構成の場合、下側ヒートシンク13及び上側ヒートシンク14は、半導体チップ12の各主電極(例えばコレクタ電極やエミッタ電極等)に半田16を介して電気的にも接続されている。
そして、下側ヒートシンク13は、図2に示すように、全体として例えばほぼ長方形状の板材であり、所定の幅寸法がある板状のリード13aが図2中右方へ向けて延びるように一体に突設されている。また、ヒートシンクブロック15は、図2に示すように、半導体チップ12よりも一回り小さい程度の大きさの矩形状の板材である。
更に、上側ヒートシンク14は、図2に示すように、全体として例えばほぼ長方形状の板材で構成されており、リード14aが図2中右方へ向けて延びるように一体に突設されている。上記リード14aは、上側ヒートシンク14と同電位のリードである。そして、上記リード14aの付け根部分(後述する樹脂17の中に埋没する部分)には、屈曲部14bが形成されている。尚、下側ヒートシンク13のリード13aと、上側ヒートシンク14のリード14aは、互いの位置がずれるように、即ち、対向しないように構成されている。
また、上記構成の場合、下側ヒートシンク13の上面と上側ヒートシンク14の下面との間の距離は、例えば1〜2mm程度になるように構成されている。尚、コーティング樹脂である例えばポリアミド樹脂(図示しない)が、一対のヒートシンク13、14の表面、並びに、チップ12及びヒートシンクブロック15の周囲部分に塗布されている。
更に、図1に示すように、一対のヒートシンク13、14の隙間、並びに、チップ12及びヒートシンクブロック15の周囲部分には、樹脂(例えばエポキシ樹脂)17が充填封止されている。この場合、ヒートシンク13、14等を樹脂17でモールドするに当たっては、図4に示すような構成の成形型18を使用している。この成形型18は、上下型であり、下型19と、上型20とから構成されている。
尚、前記ポリアミド樹脂は、樹脂17とヒートシンク13、14との密着力、樹脂17とチップ12との密着力、並びに、樹脂17とヒートシンクブロック15との密着力を強くするためのコーティング層(樹脂)である。また、半導体チップ12の制御電極(例えばゲート電極等)は、図1及び図2に示すように、リードフレーム21、22にワイヤボンディングされている。
次に、上記した構成の半導体装置11の製造方法(即ち、製造工程)について、図2ないし図6を参照して説明する。まず、図2に示すように、下側ヒートシンク13の上面に、半導体チップ12とヒートシンクブロック15を半田付けする工程を実行する。この場合、下側ヒートシンク13の上面に半田箔を介してチップ12を積層すると共に、このチップ12の上に半田箔を介してヒートシンクブロック15を積層する。この後、加熱装置(リフロー装置)によって上記半田箔を溶融させてから、硬化させる。
続いて、半導体チップ12の制御電極(例えばゲートパッド等)とリードフレーム21、22とをワイヤーボンディングする工程を実行する。これにより、例えばAlやAu等製のワイヤー23によってチップ12の制御電極とリードフレーム21、22とが接続される。
次いで、ヒートシンクブロック15の上に上側ヒートシンク14を半田付けする工程を実行する。この場合、ヒートシンクブロック15の上に半田箔24を介して上側ヒートシンク14を載せ、それから、加熱装置によって上記半田箔24を溶融させてから硬化させる。
このとき、上側ヒートシンク14の上に例えば重りを載置することにより、上側ヒートシンク14を下方へ向けて加圧するように構成されている。これと共に、上側ヒートシンク14と下側ヒートシンク13との間に、スペーサ治具を取り付けることにより、上側ヒートシンク14と下側ヒートシンク13との間の距離を設定距離に保持するように構成している。これにより、半導体チップ12とヒートシンク13、14とヒートシンクブロック15の接合及び電気的接続が完了する。
ここで、上記半田付けするときに、ヒートシンク13、14が傾くことがあり(図3参照)、その傾きのばらつきがある。また、ヒートシンク13、14の寸法の製品ばらつきもある。このため、上記半田付け後の構成において、ヒートシンク13、14に一体に形成されたリード13a、14aの傾きや寸法等がばらつくという傾向があった。
さて、上記半田付けの後は、ポリアミド樹脂を、一対のヒートシンク13、14の表面、並びに、チップ12及びヒートシンクブロック15の周囲部分等に塗布する工程を実行する。この場合、例えば、ポリアミド樹脂の液中に上記半田付けした構成(一対のヒートシンク13、14及びチップ12等)をディッピングする方法を使用している。
この後、上記半田付け(並びにポリアミド樹脂を塗布)した後の構成を、図4に示すように、成形型18、即ち、上型20及び下型19により構成されたキャビティ25の内部に収容し、樹脂17を注入(充填)する工程を実行する。これにより、図5に示すように、一対のヒートシンク13、14の隙間、並びに、チップ12及びヒートシンクブロック15の周囲部分等に、樹脂17が充填される。
ここで、上記した成形型18の型締めを行う場合、従来構成の半導体装置1(図8ないし図11参照)においては、ヒートシンク2、3のリード2a、3aの傾きや寸法等がばらついているために、上記リード2a、3aが変形したりすることがあった。この場合、リード2a、3aからヒートシンク2、3を通じて半導体チップ4に機械的応力が作用するおそれがあった。
これに対して、本実施例の場合、ヒートシンク13、14のリード13a、14aの傾きや寸法等がばらついていても、リード14aにおける樹脂の中に埋没する部分に屈曲部14bが設けられているので、樹脂モールドの実行時の型締めにより、リード14aが上記屈曲部14bで比較的自由に変形する。このため、従来構成とは異なり、半導体チップ12に機械的応力が作用しなくなる。
次に、樹脂17が硬化した後、成形型18内から半導体装置11を取り出すと、図5に示すような構成の半導体装置11が製造される。この半導体装置11においては、図5に示すように、一方の放熱板である上側ヒートシンク14が傾いているために、該上側ヒートシンク14は樹脂17中に埋没した形態となっている。そこで、本実施例では、図6に示すように、樹脂モールド後、切削や研磨等を行うことにより、破線で示す部分を除去し、もって、上側ヒートシンク14の外面を樹脂17から露出させる工程を実行する。これにより、図1に示すような構成の半導体装置11が完成する。
このような構成の本実施例によれば、上側ヒートシンク14(一方の放熱板)に一体に形成されたリード14aにおける樹脂17の中に埋没する部分に、屈曲部14bを設けたので、樹脂モールド実行時に型締めを行っても、上記リード14aは上記屈曲部14bで比較的自由に変形するようになる。このため、半導体チップ12に機械的応力が作用しなくなり、半導体チップ12が割れたり損傷したりすることをほぼ確実に防止できる。
また、上記実施例では、一対のヒートシンク13、14(放熱板)の各外面を樹脂17から露出させるように構成したので、半導体チップ12で発生する熱をヒートシンク13、14を介して良好に放熱することができる。
更に、上記実施例においては、樹脂モールドを実行したときには、上側ヒートシンク14が樹脂17中に埋没するように構成し、樹脂モールド後、切削や研磨等により上記上側ヒートシンク14の外面が樹脂17から露出するように構成したので、傾いた上側ヒートシンク14の外面を容易に露出させることができる。
尚、上記実施例においては、リード14aの屈曲部14bの形状を、例えば溝状(断面形状が凹部状)としたが、これに限られるものではなく、機械的応力を吸収(緩和)可能な形状であれば、どのような形状であっても良い。
図7は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。上記第2の実施例においては、上側ヒートシンク14から一体に突設された接続用の突片部14cと、別体のリード26とを、樹脂17の中の埋没部分において、例えば半田付けすることにより電気的に接続するように構成している。そして、上記突片部14cは、リード26と接続し易くするために、リード26の板厚分の段差ができるように折り曲げられている。これにより、突片部14cとリード26の接続部分27は、第1の実施例の屈曲部14bとほぼ同じ機能を有する構成となっている。
上述した以外の第2の実施例の構成は、前記第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
尚、上記各実施例においては、上側ヒートシンク14側に屈曲部14b、または、突片部14cとリード26の接続部分27を設けるように構成したが、これに限られるものではなく、下側ヒートシンク13側に設けるように構成しても良いし、両ヒートシンク13、14にそれぞれ設けるように構成しても良い。
本発明の第1の実施例を示す半導体装置の断面図 半導体装置の製造工程を示す図 樹脂モールド前の半導体装置の断面図 成形型内に樹脂モールド前の半導体装置を収容する状態を示す断面図 樹脂モールド後の半導体装置の断面図 切削等を行う部位を示す半導体装置の断面図 本発明の第2の実施例を示す図1相当図 従来構成を示す半導体装置の断面図 樹脂モールド前の半導体装置の断面図 成形型内に樹脂モールド前の半導体装置を収容する状態を示す断面図 半導体装置の断面図
符号の説明
図面中、11は半導体装置、12は半導体チップ(半導体素子)、13は下側ヒートシンク(放熱板)、13aはリード、14は上側ヒートシンク(放熱板)、14aはリード、14bは屈曲部、15はヒートシンクブロック、17は樹脂、18は成形型、21、22はリードフレーム、23はワイヤー、26はリード、27は接続部分を示す。

Claims (3)

  1. 半導体素子と、この半導体素子の両面から放熱するための一対の放熱板とを備え、装置のほぼ全体を樹脂モールドするように構成した半導体装置において、
    少なくとも一方の放熱板から突設された接続用の突片部と、リードとを、前記樹脂の中の埋没部分において、電気的に接続するように構成したことを特徴とする半導体装置。
  2. 前記一対の放熱板の各外面を前記樹脂から露出させるように構成したことを特徴とする請求項1記載の半導体装置。
  3. 樹脂モールドを実行したときには、少なくとも一方の放熱板は前記樹脂中に埋没するように構成され、
    樹脂モールド後、切削や研磨等により前記放熱板の外面を前記樹脂から露出させるように構成したことを特徴とする請求項2記載の半導体装置。
JP2003372651A 2003-10-31 2003-10-31 半導体装置 Expired - Fee Related JP4254487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003372651A JP4254487B2 (ja) 2003-10-31 2003-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003372651A JP4254487B2 (ja) 2003-10-31 2003-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2005136323A JP2005136323A (ja) 2005-05-26
JP4254487B2 true JP4254487B2 (ja) 2009-04-15

Family

ID=34648974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003372651A Expired - Fee Related JP4254487B2 (ja) 2003-10-31 2003-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP4254487B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203896B2 (ja) * 2008-11-13 2013-06-05 株式会社東芝 半導体装置およびその製造方法
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
JP2005136323A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
JP4479121B2 (ja) 半導体装置の製造方法
JP4635564B2 (ja) 半導体装置
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP4499577B2 (ja) 半導体装置
US9905494B2 (en) Semiconductor device
US20060065421A1 (en) Circuit device and manufacturing method thereof
JP4254527B2 (ja) 半導体装置
JP2008227131A (ja) 半導体装置及びその製造方法
JP2002110893A (ja) 半導体装置
JP2008153432A (ja) 半導体装置およびその製造方法
JP6269458B2 (ja) 半導体装置及びその製造方法
WO2016166834A1 (ja) 半導体装置
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008294275A (ja) 電力半導体装置
JP4526125B2 (ja) 大電力用半導体装置
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP2005167075A (ja) 半導体装置
JP3614079B2 (ja) 半導体装置及びその製造方法
JP6314433B2 (ja) 半導体装置及びその製造方法
JP5452210B2 (ja) 半導体装置及びその製造方法
JP5708044B2 (ja) 半導体装置、金属ブロック体及びその製造方法
JP4339660B2 (ja) 半導体装置
JP3812549B2 (ja) 半導体装置
JP4586508B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4254487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees