JP2002110893A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002110893A
JP2002110893A JP2000305228A JP2000305228A JP2002110893A JP 2002110893 A JP2002110893 A JP 2002110893A JP 2000305228 A JP2000305228 A JP 2000305228A JP 2000305228 A JP2000305228 A JP 2000305228A JP 2002110893 A JP2002110893 A JP 2002110893A
Authority
JP
Japan
Prior art keywords
conductor member
conductor
semiconductor chip
heat sink
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000305228A
Other languages
English (en)
Other versions
JP3601432B2 (ja
Inventor
Yutaka Fukuda
豊 福田
Yoshimi Nakase
中瀬　　好美
Kuniaki Masamitsu
真光　　邦明
Tomoatsu Makino
友厚 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000305228A priority Critical patent/JP3601432B2/ja
Priority to US09/717,227 priority patent/US6703707B1/en
Priority to FR0015130A priority patent/FR2801423B1/fr
Priority to DE10066443A priority patent/DE10066443B8/de
Priority to DE10058446A priority patent/DE10058446B8/de
Priority to DE10066445A priority patent/DE10066445B4/de
Priority to DE10066446A priority patent/DE10066446B4/de
Priority to DE10066442A priority patent/DE10066442B4/de
Priority to DE10066441A priority patent/DE10066441B4/de
Publication of JP2002110893A publication Critical patent/JP2002110893A/ja
Priority to US10/321,365 priority patent/US6693350B2/en
Priority to US10/699,744 priority patent/US20040089940A1/en
Priority to US10/699,954 priority patent/US6967404B2/en
Priority to US10/699,785 priority patent/US6891265B2/en
Priority to US10/699,837 priority patent/US6960825B2/en
Priority to US10/699,746 priority patent/US6998707B2/en
Priority to US10/699,838 priority patent/US6798062B2/en
Priority to US10/699,828 priority patent/US6992383B2/en
Priority to US10/699,784 priority patent/US20040089941A1/en
Application granted granted Critical
Publication of JP3601432B2 publication Critical patent/JP3601432B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱応力に起因する半導体チップと導体部材と
を接合している接合部材に対する応力の集中を緩和した
半導体装置を提供する。 【解決手段】 各半導体チップ１、２の表面１ａ、２
ａにＥヒートシンク３が半田４により接合され、裏面１
ｂ、２ｂに第２の導体部材５が半田４により接合され、
Ｅヒートシンク３の表面３ａに第３の導体部材６が半田
４により接合されている。Ｅヒートシンク３には段差部
３ｃが設けられて薄肉部３ｄが形成されており、Ｅヒー
トシンク３と各半導体チップ１、２との接合面積よりＥ
ヒートシンク３と第３の導体部材６との接合面積が小さ
くなっている。第２の導体部材５の裏面５ｂと第３の導
体部材６の表面６ａとが露出した状態で、各部材１〜８
が樹脂封止されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの両
面が導体部材と電気的に接続された構成を有する半導体
装置に関する。
【０００２】
【従来の技術】半導体チップの表裏両面から放熱して表
裏両面に電流を流す構成の半導体装置として、図６に示
す概略断面図のような構成が考えられる。図６に示すよ
うに、半導体チップ１０１の素子形成面（表面）１０１
ａには第１の導体部材１０２が配置され、表面１０１ａ
とは反対の面（裏面）１０１ｂには第２の導体部材１０
３が配置されている。また、第１の導体部材１０２にお
ける半導体チップ１０１が配置された面１０２ｂとは反
対側の面１０２ａには第３の導体部材１０４が配置され
ている。この第１の導体部材１０２は四角柱形状になっ
ている。
【０００３】これらの第１〜第３の導体部材１０２〜１
０４は、半導体チップ１０１からの放熱を行うと同時に
半導体チップ１０１との電気的な経路となっている。従
って、放熱性を確保し電気抵抗を小さくするために、半
導体チップ１０１と第１〜第３の導体部材１０２〜１０
４とは半田等の電気伝導性及び熱伝導性を有する接合部
材１０５により接合されている。なお、第１の導体部材
が四角柱形状であるため、半導体チップと第１の導体部
材との接合面積と第１の導体部材と第３の導体部材との
接合面積とはほぼ同じになっている。
【０００４】また、半導体チップ１０１の所望の位置は
制御用端子１０６とボンディングワイヤ１０７により電
気的に接続されている。また、第２及び第３の導体部材
１０３、１０４のうちの半導体チップ１０１又は第１の
導体部材１０２と接合されている面とは反対側の面１０
３ｂ、１０４ａが露出するようにして、半導体チップ１
０１、第１〜第３の導体部材１０２〜１０４、制御用端
子１０６及びボンディングワイヤ１０７が封止部材１０
８により封止されている。そして、第２及び第３の導体
部材１０３、１０４のうちの封止部材１０８から露出し
た部位を冷却部材などに当接させて半導体チップ１０１
からの放熱を促進するようにする。
【０００５】
【発明が解決しようとする課題】しかしながら、通常、
半導体チップ１０１はＳｉ（シリコン）からなるものを
用い、第１〜第３の導体部材１０２〜１０４としてはＣ
ｕ（銅）を主成分とする金属等を用い、封止部材１０８
としては樹脂を用いており、これらのＳｉ、Ｃｕ（Ｃｕ
合金）及び樹脂は熱膨張率が異なる。そのため、半導体
装置が冷熱サイクルに曝された場合、各部材１０１〜１
０４、１０８の変形量が異なることから各部材１０１〜
１０４、１０８の変形が部材同士で追従できない。
【０００６】その結果、第１〜第３の導体部材１０２〜
１０４と封止部材１０８との界面において第１〜第３の
導体部材１０２〜１０４と封止部材１０８との密着性が
劣化する。特に、半導体装置の外表面における第３の導
体部材１０４と封止部材１０８との界面からクラックが
入り易く、このクラックが各部材を接合している接合部
材１０５にまで達してしまう。
【０００７】接合部材１０５のうち熱膨張率の異なる部
材を接合している部位においてクラックが進展し易く、
また、第１の導体部材１０２は四角柱形状であり剛性が
大きいため、半導体チップ１０１と第１の導体部材１０
２とを接合している接合部材１０５にクラックが生じ易
い。
【０００８】そして、半導体チップ１０１と第１の導体
部材１０２とを接合している接合部材１０５にクラック
が生じると、半導体チップ１０１から第１〜第３の導体
部材１０２〜１０４への熱伝導が阻害されて放熱性が劣
化し半導体チップ１０１が熱破壊し易くなる。
【０００９】また、クラックが電気抵抗となり電流容量
が不足する。図７は、−４０℃と１２５℃の環境下に半
導体装置を各６０分間曝す冷熱サイクル試験を行った結
果である。横軸は冷熱サイクルのサイクル数であり、縦
軸は第３の導体部材１０４と制御用端子１０６との間の
電気抵抗を測定し、初期値を基準とした電気抵抗の変化
率で示したものである。
【００１０】図７に示すように、抵抗変化率は指数関数
的に変化し、１０００サイクル程度で急激に大きくなっ
ている。つまり、１０００サイクル程度で、半導体チッ
プ１０１と第３の導体部材１０４との間の接合部材１０
５にクラックが進展したことを示している。
【００１１】そして、半導体チップ１０１のうち第１の
導体部材１０２と接合している側には多数の素子が形成
されているため、接合部材１０５にクラックが生じるこ
とにより以下のような不具合が生じる。
【００１２】例えば、半導体チップ１０１としてＩＧＢ
Ｔ（Insulated Gate Bipolar Transistor）チップを用
いた場合の半導体装置の部分拡大図を図８に示す。図８
に示すように、半導体チップ１０１の表面１０１ａ側に
は多数（例えば、数万個）のセル（トランジスタ単位）
１０９ａ、１０９ｂが形成され、ゲート電極１１０が形
成されている。また、半導体チップ１０１の表面１０１
ａのうち、セル１０９ａ、１０９ｂ及びゲート電極１１
０上にはＡｌ電極１１１が形成され、Ａｌ電極１１１は
接合部材１０５を介して第１の導体部材１０２と接合さ
れている。
【００１３】半導体チップ１０１と第１の導体部材１０
２とを接続している接合部材１０５のうち周辺部に熱応
力が集中し易いため、接合部材１０５の周辺部にクラッ
ク１１２が形成され中央部はクラック１１２が形成され
ていない状態となる。
【００１４】その結果、半導体チップ１０１に形成され
ている複数のセル１０９ａ、１０９ｂのうち、周辺部に
配置されているセル（以下、周辺セルという）１０９ａ
は、クラック１１２が形成されている部位の接合部材１
０５を介して第１の導体部材１０２と電気的に接続され
た状態となる。
【００１５】従って、周辺セル１０９ａを流れる電流は
図８の矢印Ｉc1に示す経路となり、クラック１１２によ
り膜厚５μｍ程度のアルミ電極１１１を介してクラック
１１２を迂回する電流経路が形成され、その導通抵抗Ｒ
Alが発生する。一方、中央部に配置されているセル（以
下、中央セルという）１０９ｂを流れる電流は図８の矢
印Ｉc2で示される経路となる。この場合の半導体装置の
等価回路は図９のように示される。なお、図９では、黒
丸間が周辺セルの電気経路を示し白丸間が中央セルの電
気経路を示している。
【００１６】そして、トランジスタのターンオフ時の電
流と電圧が図１０に示す特性を有していることから、周
辺セル（図１０中黒丸で示す）１０９ａでは図９に示し
た抵抗ＲAlにより電流が減少し、中央セル（図１０中白
丸で示す）１０９ｂでは周辺セル１０９ａの分だけ電流
が増大する。その結果、中央セル１０９ｂでは電流が増
大するほど電圧が小さくなるため更に電流が増大し、周
辺セル１０９ａでは電流が減少するほど電圧が大きくな
るため更に電流が減少する。
【００１７】従って、電流が中央セル１０９ｂに集中
し、接合部材１０５にクラックが形成されていない場合
と比較して半導体チップ１０１に流れる電流が少ない状
態で中央セル１０９ｂが熱破壊し易くなってしまう。す
なわち、クラックの進展によりＩcの電流を数万個のセ
ルで分担していたものが、数千個のセルで分担すると該
セルの発熱密度が大きくなり、少ないＩcの電流で熱破
壊してしまうのである。
【００１８】本発明は、上記問題点に鑑み、熱応力に起
因する半導体チップと導体部材とを接合している接合部
材に対する応力の集中を緩和した半導体装置を提供する
ことを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、半導体チップ（１、
２）と、半導体チップの素子形成面（１ａ、２ａ）に電
気伝導性を有する第１の接合部材（４）を介して接合さ
れた第１の導体部材（３）と、半導体チップの素子形成
面とは反対側の面（１ｂ、２ｂ）に電気伝導性を有する
第２の接合部材（４）を介して接合された第２の導体部
材（５）と、第１の導体部材における半導体チップが接
合された面（３ｂ）とは反対側の面（３ａ）に電気伝導
性を有する第３の接合部材（４）を介して接合された第
３の導体部材（６）と、半導体チップ、第１の導体部
材、第２の導体部材における半導体チップと接合してい
る面（５ａ）、及び第３の導体部材における第１の導体
部材と接合している面（６ｂ）を封止する封止部材
（９）とを有し、第１の導体部材と第３の導体部材との
接合面積が、第１の導体部材と半導体チップとの接合面
積よりも小さくなっていることを特徴としている。
【００２０】各部材を接合している第１〜第３の接合部
材はその接合面積が小さいほど接合力が小さくなる。そ
のため、第１の導体部材が四角柱形状である場合と比較
して、半導体チップと第１の導体部材とを接合している
第１の接合部材よりも第１の導体部材と第３の導体部材
とを接合している第３の接合部材にクラックを発生し易
くすることができ、熱応力を第３の接合部材によって緩
和することができる。その結果、熱応力に起因する半導
体チップと導体部材（第１の導体部材）とを接合してい
る接合部材（第１の接合部材）に対する応力の集中を緩
和することができる。
【００２１】また、請求項２〜４に記載の発明では、第
１の導体部材に対して、封止部材の外周と対向している
部位に段差部（３ｃ）を設け、この段差部によりこの部
位において薄肉部（３ｄ）が形成されていることを特徴
としている。
【００２２】この第１の導体部材における薄肉部は剛性
が低下するため、半導体装置が冷熱サイクルに曝された
際に、この薄肉部が封止部材の変形に追従して熱応力を
吸収することができる。そのため、熱応力に起因する半
導体チップと第１の導体部材とを接合している接合部材
（第１の接合部材）に対する応力の集中を緩和すること
ができる。
【００２３】また、請求項２〜４の発明において、請求
項５に記載の発明のように、段差部を第１の導体部材の
うち封止部材と接触している部位に設けても良い。
【００２４】また、請求項２〜５の発明において、具体
的には、請求項６に記載の発明のように、第１の導体部
材を、段差部によって第３の導体部材側に突出した形状
を成しており、半導体チップ側に薄肉部が配置されるよ
うにすることができる。
【００２５】また 請求項７に記載の発明は、請求項１
〜６の発明において、第１の導体部材と半導体チップと
の接合面積が、半導体チップの素子形成面に形成された
電極と略同じ大きさであることを特徴としている。
【００２６】これにより、半導体チップの素子形成面に
形成された電極の外側に第１の導体部材と接触したくな
い部位が存在しても、好適に半導体チップと第１の導体
部材とを接合することができる。
【００２７】また、請求項８に記載の発明は、請求項１
〜７の発明において、第１の導体部材の外表面のうち、
封止部材と接触している部位が酸化されていることを特
徴としている。
【００２８】このように第１の導体部材を酸化させる
と、封止部材との密着性を向上させることができる。そ
の結果、熱応力に起因する封止部材の変形と第１の導体
部材の変形とが追従し、半導体チップと導体部材とを接
合している接合部材に対する応力の集中を緩和すること
ができる。
【００２９】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００３０】
【発明の実施の形態】（第１実施形態）以下、図に示す
実施形態について説明する。図１は本実施形態の半導体
装置の概略断面図である。図１に示すように、本実施形
態では半導体チップとしてＩＧＢＴが形成された半導体
チップ（以下、ＩＧＢＴチップと略す）１とＦＷＤ（フ
ライホイールダイオード）が形成された半導体チップ
（ＦＷＤチップ）２とを用いている。これらの半導体チ
ップ１、２は主としてＳｉからなり、厚みは０．５ｍｍ
程度である。
【００３１】以下、各半導体チップ１、２の外表面のう
ち、ＩＧＢＴチップ１の素子形成面側の面を表面１ａ、
２ａといい、表面１ａ、２ａとは反対側の面を裏面１
ｂ、２ｂという。図示しないが、ＩＧＢＴチップ１の表
面１ａにはエミッタ電極が形成されており裏面１ｂには
コレクタ電極が形成されている。
【００３２】各半導体チップ１、２の表面１ａ、２ａに
は、第１の導体部材としてのヒートシンク（以下、Ｅヒ
ートシンクという）３の裏面３ｂが電気伝導性を有する
接合部材（第１の接合部材）としての半田４を介して接
合されている。このＥヒートシンク３のうち、ＩＧＢＴ
チップ１とＥヒートシンク３との接合面積は、ＩＧＢＴ
チップ１のエミッタ電極と略同じ大きさになっている。
【００３３】ここで、略同じ大きさとはエミッタ電極と
可能な限り大きな面積で接合し、且つＩＧＢＴチップ１
のエミッタ電極の外側に形成されＥヒートシンク３とは
電気的に接続したくない部位とは接合されないようにす
ることを示す。
【００３４】ＩＧＢＴチップ１の表面には、ガードリン
グ等のエミッタ電極と同電位にすると不具合を生じる部
位が存在するため、この部位をＥヒートシンク３と接触
するとＥヒートシンク３を介してエミッタ電極と同電位
になってしまう。従って、ＩＧＢＴチップ１とＥヒート
シンク３との接合面積をＩＧＢＴチップ１のエミッタ電
極と略同じ大きさにすることにより、好適にＩＧＢＴチ
ップ１とＥヒートシンク３とを接合することができる。
【００３５】また、各半導体チップ１、２の裏面１ｂ、
２ｂには、第２の接合部材としての半田４を介して第２
の導体部材５の表面５ａが接合（電気的に接続）されて
いる。また、Ｅヒートシンク３の裏面３ｂとは反対側の
面である表面３ａには、第３の接合部材としての半田４
を介して第３の導体部材６の裏面６ｂが接合（電気的に
接続）されている。
【００３６】Ｅヒートシンク３と第２及び第３の導体部
材５、６としては電気伝導性を有する金属部材を用いる
ことができる。本実施形態ではＥヒートシンク３として
Ｃｕを用いており、第２及び第３の導体部材５、６とし
てＣｕ合金を用いている。
【００３７】第２及び第３の導体部材５、６は板状の部
材である。Ｅヒートシンク３は板状の部材であり、後述
の様に封止部材で封止した際に封止部材と接触している
部位に段差部３ｃが設けられている。
【００３８】この段差部３ｃによって、Ｅヒートシンク
３は第３の導体部材６側に突出した形状を成しており、
各半導体チップ１、２側に半導体チップ１の厚み方向に
厚みが薄くなっている薄肉部３ｄが配置されるようにな
っている。また、Ｅヒートシンク３と第３の導体部材６
との接合面積が各半導体チップ１、２とＥヒートシンク
３との接合面積よりも小さくなっている。
【００３９】また、Ｅヒートシンク３のうち各半導体チ
ップ１、２及び第３の導体部材６と接合されている部分
には、半田４の濡れ性を良くするためにＮｉメッキ等の
表面処理が施されおり、それ以外の外表面、つまり後述
の封止部材と接触している部位は酸化されている。ま
た、第２及び第３の導体部材５、６の外表面は全面がＮ
ｉメッキされている。なお、第２及び第３の導体部材
５、６及びＥヒートシンク３の最も厚い部位の厚みは１
ｍｍ程度となっている。また、薄肉部の厚みは０．４ｍ
ｍ程度となっている。
【００４０】また、ＩＧＢＴチップ１の表面に形成され
たランド（図示せず）とリードフレームに繋がっている
制御用端子７とがボンディングワイヤ８を介して電気的
に接続されている。
【００４１】そして、各半導体チップ１、２、Ｅヒート
シンク３、第２の導体部材５の表面５ａ、第３の導体部
材６の裏面６ｂ、ボンディングワイヤ８、及び制御用端
子７の一部が一括して封止部材としての樹脂９により封
止されている。この樹脂９としては、例えばエポキシ系
モールド樹脂を用いることができる。これにより、第２
の導体部材５の裏面５ｂと第３の導体部材６の表面６
ａ、及び制御用端子７の一部が露出した状態で各部材１
〜８が封止された構成となっている。
【００４２】このようにして、本実施形態の半導体装置
が構成されている。この半導体装置では、各半導体チッ
プ１、２からの発熱を熱伝導性にも優れた半田４を介し
てＥヒートシンク３と第２及び第３の導体部材５、６に
伝え、第２の導体部材５の裏面５ｂ及び第３の導体部材
６の表面６ａから放熱を行うことができるようになって
いる。
【００４３】また、第２の導体部材５の裏面５ｂ及び第
３の導体部材６の表面６ａに冷却部材等を当接させて、
更に放熱を促すようにすることができる。また、Ｅヒー
トシンク３と第２及び第３の導体部材５、６は各半導体
チップ１、２との電気的な経路となっている。つまり、
第２の導体部材５を介してＩＧＢＴチップ１のコレクタ
電極との導通を図り、第３の導体部材６及びＥヒートシ
ンク３を介してＩＧＢＴチップ１のエミッタ電極との導
通を図るようになっている。
【００４４】以上説明したように、本実施形態では、各
半導体チップ１、２の表面１ａ、２ａと接合しているＥ
ヒートシンク３に段差部３ｃを設け薄肉部３ｄを形成し
ている。この薄肉部３ｄでは剛性が低くなるため、半導
体装置を冷熱サイクルに曝した際に、薄肉部３ｄが周囲
の樹脂９の変形に追従して熱応力を吸収することができ
る。従って、熱応力に起因する半導体チップ１、２とＥ
ヒートシンク３とを接合している半田４に対する応力の
集中を緩和することができる。
【００４５】また、一般に、半田は接合面積が小さいほ
ど接合力が小さくなる。そのため、Ｅヒートシンクが四
角柱形状である半導体装置と比較して、本実施形態で
は、各半導体チップ１、２とＥヒートシンク３との接合
面積よりもＥヒートシンク３と第３の導体部材６との接
合面積を小さくすることにより、Ｅヒートシンク３と第
３の導体部材６とを接合している半田４にクラックを発
生し易くすることができる。
【００４６】その結果、熱応力が高くなった際に、先に
Ｅヒートシンク３と第３の導体部材６とを接合している
半田４にクラックを発生させて熱応力を緩和し、各半導
体チップ１、２とＥヒートシンク３とを接合している半
田４に加わる熱応力を低減することができる。
【００４７】なお、Ｅヒートシンク３と第３の導体部材
６とを接合している半田４に応力が集中してクラックが
発生しても、Ｅヒートシンク３と第３の導体部材６とは
共にＣｕを主成分とするため、冷熱サイクルによる変形
が近似しており、この半田４にクラックが進展していく
程度は低い。また、クラックが進展しても、Ｅヒートシ
ンク３と第３の導体部材６とは接合面全体で１つの電流
経路となっており、局所的又は全体的に抵抗性分が大き
くならないため重大な不具合は生じない。
【００４８】また、Ｅヒートシンク３のうち樹脂９と接
触する部位が酸化されているため樹脂９との密着性を向
上させることができる。その結果、熱応力に起因した樹
脂９の変形とＥヒートシンク３の変形とが追従し、半導
体チップ１、２とＥヒートシンク３とを接合している半
田４に対する応力の集中を緩和することができる。
【００４９】なお、Ｃｕ合金と樹脂９との密着性は、Ｃ
ｕ合金の表面をＮｉメッキした方が高いため、第２及び
第３の導体部材５、６の表面は酸化されておらずＮｉメ
ッキされている。
【００５０】以上のように、各半導体チップ１、２とＥ
ヒートシンク３とを接合している半田４に対する熱応力
の集中を抑制することができるため、この半田４にクラ
ックが達することを抑制することができる。従って、上
記課題で述べたようなＩＧＢＴチップ１の表面（素子形
成面）１ａ側に形成された複数のセルのうち、中央セル
に電流集中することを抑制することができ、セルの破壊
を低減することができる。
【００５１】また、Ｅヒートシンク３に段差部３ｃを設
けることにより、段差部を設けず四角柱形状のものを用
いる場合よりも、半導体装置の表面における第３の導体
部材６と樹脂９との界面から各半導体チップ１、２とＥ
ヒートシンク３との接合部までの延面距離を大きくする
ことができる。そのため、第３の導体部材６と樹脂９と
の界面で発生したクラックが各半導体チップ１、２とＥ
ヒートシンク３との接合部まで達するのを遅らせること
ができる。
【００５２】実際、本発明者らが、本実施形態のような
構成の半導体装置を用いて上記課題で述べ図７で結果を
示した冷熱サイクル試験を行ったところ、サイクル数が
２０００回程度においても抵抗変化率が急激に大きくな
ることはなく、図６に示す構成の半導体装置よりも回数
の多い冷熱サイクルに耐え得ることを確認した。
【００５３】次に、上記構成の半導体装置の製造方法に
ついて、本製造方法を概略断面にて示す工程図である図
２を参照して述べる。まず、第２及び第３の導体部材
５、６を板状のＣｕ合金部材等からパンチング等により
形成する。その後、第２及び第３の導体部材５、６の外
表面全面にＮｉメッキを施す。
【００５４】また、Ｅヒートシンク３を形成するための
板状のＣｕ部材を用意する。そして、このＣｕ部材の表
裏両面にＮｉメッキを施す。その後、パンチング等によ
り、Ｎｉメッキを施したＣｕ部材からＥヒートシンク３
の大きさのＣｕ部材を形成する。そして、このＣｕ部材
をプレスすることによりＥヒートシンク３の段差部３ｃ
を形成しＥヒートシンク３が完成する。
【００５５】これにより、Ｅヒートシンク３の外表面の
うち各半導体チップ１、２及び第３の導体部材６と接合
する部位はＮｉメッキが施され、それ以外の部位は、パ
ンチングによりメッキされていない部位が露出し、プレ
スによりメッキが剥がれた状態となる。
【００５６】図２（ａ）に示すように、第２の導体部材
５の表面５ａ上に半田４を介して各半導体チップ１、２
を接合する。次に、各半導体チップ１、２の表面１ａ、
２ａ上に半田４を介してＥヒートシンク３を接合する。
【００５７】これらの各半導体チップ１、２と第２の導
体部材５及びＥヒートシンク３との接合に用いられる半
田４は、比較的融点の高いものを用いており、例えば、
Ｓｎ（錫）１０ｗｔ％、Ｐｂ（鉛）９０ｗｔ％よりなる
融点が３２０℃である半田（以下、高温半田という）４
を用いることができる。これにより図２（ａ）に示す状
態となり、このものをワーク１０とする。
【００５８】次に、図２（ｂ）に示すように、第３の導
体部材６の裏面６ｂを上にして治具１１上に搭載し、第
３の導体部材６の裏面６ｂの所望の位置に半田４を配設
し、上記図２（ａ）に示すワーク１０を裏返しにして第
３の導体部材６上に搭載する。この第３の導体部材６と
各半導体チップ１、２との間の半田４は、上記高温半田
４よりも融点の低いものを用いている。例えば、Ｓｎが
９０ｗｔ％以上含有されてなり融点が２４０℃のものを
用いることができる。以下、この半田４を低温半田とい
う。
【００５９】さらに、第２の導体部材５の裏面５ｂ上に
板状の重り１２を載せる。また、治具１１には第２及び
第３の導体部材５、６間の距離を規定するために一定の
高さを持ったスペーサ１３が備えられている。この状態
が図２（ｂ）に示す状態である。そして、この状態で加
熱炉等に入れ、低温半田４のみをリフローさせる。
【００６０】その結果、重り１２によりワーク１０が加
圧され、図２（ｃ）に示すように、低温半田４が押しつ
ぶされ、第３の導体部材６の裏面６ｂと第２の導体部材
５の表面５ａとの距離がスペーサ１３の高さになる。こ
れにより、第２の導体部材５と第３の導体部材６の平行
度が調整される。
【００６１】また、各半導体チップ１、２とＥヒートシ
ンク３とを位置合わせ、つまりＩＧＢＴチップ１のエミ
ッタ電極のみとＥヒートシンク３とが接合するようにし
た状態で高温半田４により接合し、Ｅヒートシンク３と
第３の導体部材６とは低温半田４により接合している。
そのため、第３の導体部材６を接合する際に高温半田４
が溶融することはないため、好適に各半導体チップ１、
２とＥヒートシンク３との接合位置を維持することがで
きる。
【００６２】因みに、高温半田４及び低温半田４の融点
が、各々３２０℃、２４０℃である場合、低温半田４の
リフロー温度を２５０℃にすると好適である。
【００６３】その後、図示していないが、ＩＧＢＴチッ
プ１と制御用端子７とをボンディングワイヤ８により電
気的に接続し、各部材１〜８を上記図１に示すように樹
脂封止する。この樹脂封止は、１８０℃程度の樹脂９を
各部材間に注入するため、その際に、Ｅヒートシンク３
のうち各半導体チップ１、２及び第３の導体部材６と接
合されておらずＣｕが露出している部位が酸化される。
このようにして半導体装置が完成する。
【００６４】なお、一般にＥヒートシンクに対してＮｉ
メッキを施す場合は、半導体チップと第３の導体部材と
の間に配置する形状にＥヒートシンクを成形した後に、
Ｅヒートシンクをメッキ装置に入れてＥヒートシンクの
外表面にメッキを施すと考えられる。従って、この場合
にはＥヒートシンクの外表面全面にメッキが施されるこ
とになる。そのため、Ｅヒートシンクに配設される半田
は、半導体チップや第３の導体部材との接合部位以外の
部位にも容易に塗れ広がることができる状態になる。
【００６５】また、Ｅヒートシンク３の厚みは１ｍｍ程
度と非常に薄いため、低温半田４と高温半田４が近接し
て配置されることになる。そして、ＮｉメッキがＥヒー
トシンク３の全面に施されていると、低温半田４と高温
半田４が所望の部位以外の部位に濡れ広がり、低温半田
４と高温半田４が混合する場合がある。その結果、低温
半田４よりも更に融点の低い共晶半田が形成され、各部
材１〜８を樹脂封止する際に樹脂９の温度（例えば１８
０℃程度）により半田（共晶半田）４が溶融してしまう
場合がある。
【００６６】しかしながら、本実施形態ではＥヒートシ
ンク３のうち各半導体チップ１、２及び第３の導体部材
６と接合している部位のみＮｉメッキを施しており、低
温半田４と高温半田４とがＣｕの酸化面を挟んで配置さ
れた状態となる。Ｃｕの酸化面と半田４との濡れ性は低
いため、高温半田４或は低温半田４が所望の接合部以外
の部位に濡れ広がり、高温半田４と低温半田４が混合す
ることを抑制することができる。
【００６７】なお、接合部材（第１〜第３の接合部材）
としては半田を用いる例について示したが、Ａｇペース
ト等を用いることができる。また、各接合部材として必
ずしも同一のものを用いなくても良い。
【００６８】（第２実施形態）本実施形態の半導体装置
の概略断面図を図３に示す。本実施形態は、第１実施形
態と比較して第３の導体部材６の形状が異なる。以下、
主として第１実施形態と異なる部分について述べ、図３
中図１と同一部分は同一符号を付して説明を省略する。
【００６９】図３に示すように、第３の導体部材６の表
面６ａ側に段差部６ｃが形成されている。そして、この
段差部６ｃが樹脂９で覆われて封止されている。これに
より、半導体装置の表面における第３の導体部材６と樹
脂９との界面から各半導体チップ１、２とＥヒートシン
ク３との接合部までの延面距離を、第１実施形態の半導
体装置よりも更に大きくすることができる。その結果、
各半導体チップ１、２とＥヒートシンク３とを接合して
いる半田４にクラックが生じることを更に抑制できる。
【００７０】なお、第３の導体部材６の表面６ａのうち
樹脂９により覆われている部位を大きくするほど延面距
離を大きくすることができるが、第３の導体部材６の露
出面積が小さくなると放熱性が劣化する。従って、放熱
性を劣化しない程度に樹脂９で覆うようにする。
【００７１】（第３実施形態）図４に本実施形態の半導
体装置の概略断面図を示す。本実施形態は、第１実施形
態と比較して各半導体チップ１、２と第２の導体部材５
との間に導体部材を配置している点が異なる。以下、主
として第１実施形態と異なる部分について述べ、図４中
図１と同一部分は同一符号を付して説明を省略する。
【００７２】図４に示すように、各半導体チップ１、２
の裏面１ｂ、２ｂ側において、各半導体チップ１、２と
第２の導体部材５とに挟まれて導体部材であるコレクタ
ヒートシンク（以下、Ｃヒートシンクという）１４が配
置されている。Ｃヒートシンク１４は各半導体チップ
１、２の厚み方向に垂直な方向の面積が、各半導体チッ
プ１、２の同じ方向の面積とほぼ同じになっている。
【００７３】Ｃヒートシンク１４の各半導体チップ１、
２側の面（以下、表面という）１４ａと各半導体チップ
１、２の裏面１ｂ、２ｂとが半田４を介して接合されて
いる。また、Ｃヒートシンク１４の表面１４ａとは反対
側の面である裏面１４ｂが第２の導体部材５の表面５ａ
と半田４を介して接合されている。
【００７４】第２の導体部材５はその厚みに対して面積
が大きい場合が多く第２の導体部材５がたわむ可能性が
ある。また、樹脂９の封入は樹脂９の漏れを防ぐために
第２の導体部材５の裏面５ｂと第３の導体部材６の表面
６ａとを相当な圧力で挟んだ状態で行う。そのため、第
２の導体部材５上に各半導体チップ１、２が配置されて
いる状態で第２の導体部材５がたわんで各半導体チップ
１、２と形状が合わなくなると、樹脂９を封入する際に
第２の導体部材５と第３の導体部材６を挟む圧力によ
り、各半導体チップ１、２が機械的に破壊される可能性
がある。
【００７５】本実施形態では、各半導体チップ１、２の
裏面１ｂ、２ｂ側にＣヒートシンク１４を配置してお
り、Ｃヒートシンク１４は第２の導体部材５よりも小さ
いため第２の導体部材５よりもたわみを抑制できる。従
って、上記第１実施形態の効果に加えて、各半導体チッ
プ１、２が機械的に破壊されることを抑制することがで
きる。
【００７６】なお、第２実施形態のように第３の導体部
材６の表面６ａに段差部６ｃを設けてその段差部６ｃに
樹脂９を充填するようにした構成においても、Ｃヒート
シンク１４を配置するようにしても良い。
【００７７】（他の実施形態）上記各実施形態では、Ｅ
ヒートシンク３のうち各半導体チップ１、２側に薄肉部
３ｄを設けたが、図５の半導体装置の概略断面図に示す
ように、第３の導体部材６側に薄肉部３ｄを設ける構成
にしても良い。
【００７８】このような構成においても、Ｅヒートシン
クが四角柱形状である場合と比較して、剛性の低い薄肉
部３ｄにおいて熱応力を吸収して各半導体チップ１、２
とＥヒートシンク３との接合部の半田４に熱応力が集中
することを緩和することができる。
【００７９】また、上記各実施形態では、Ｅヒートシン
ク３に対して樹脂９と接触している部位全体に段差部３
ｃを設けた。しかし、半導体チップ１、２とＥヒートシ
ンク３とを接合している半田４に対しては、樹脂９の外
周側から中心に向けてクラックが進展しようとするた
め、樹脂９の外周と対向している部位のみに段差部３ｃ
を設けるようにしても良い。
【００８０】なお、樹脂９の外周とは第２の導体部材５
と第３の導体部材６とを取り囲んでいる部位の外周であ
り、図１等において、樹脂９が露出している面のうち各
半導体チップ１、２の厚み方向と略平行な面に相当す
る。
【図面の簡単な説明】
【図１】第１実施形態の半導体装置の概略断面図であ
る。
【図２】図１に示す半導体装置の製造方法を示す工程図
である。
【図３】第２実施形態の半導体装置の概略断面図であ
る。
【図４】第３実施形態の半導体装置の概略断面図であ
る。
【図５】他の実施形態の半導体装置の概略断面図であ
る。
【図６】本出願人が先に検討した半導体装置の概略断面
図である。
【図７】図６に示す半導体装置の冷熱サイクル試験の結
果を示す図である。
【図８】図６に示す半導体装置の部分拡大図である。
【図９】図８に示す半導体装置の等価回路を示す図であ
る。
【図１０】トランジスタのターンオフ時の電流と電圧の
特性を示す図である。
【符号の説明】
１…ＩＧＢＴチップ（半導体チップ）、２…ＦＷＤチッ
プ（半導体チップ）、３…Ｅヒートシンク（第１の導体
部材）、３ｃ…段差部、３ｄ…薄肉部、４…半田（接合
部材）、５…第２の導体部材、６…第３の導体部材、１
ａ、２ａ、３ａ、５ａ、６ａ…各部材の表面、１ｂ、２
ｂ、３ｂ、５ｂ、６ｂ…各部材の裏面、９…封止部材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 真光 邦明 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 牧野 友厚 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB21 BC06 BE06

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（１、２）と、 前記半導体チップの素子形成面（１ａ、２ａ）に電気伝
    導性を有する第１の接合部材（４）を介して接合された
    第１の導体部材（３）と、 前記半導体チップの素子形成面とは反対側の面（１ｂ、
    ２ｂ）に電気伝導性を有する第２の接合部材（４）を介
    して接合された第２の導体部材（５）と、 前記第１の導体部材における前記半導体チップが接合さ
    れた面（３ｂ）とは反対側の面（３ａ）に電気伝導性を
    有する第３の接合部材（４）を介して接合された第３の
    導体部材（６）と、 前記半導体チップ、前記第１の導体部材、前記第２の導
    体部材における前記半導体チップと接合している面（５
    ａ）、及び前記第３の導体部材における前記第１の導体
    部材と接合している面（６ｂ）を封止する封止部材
    （９）とを有し、 前記第１の導体部材と前記第３の導体部材との接合面積
    が、前記第１の導体部材と前記半導体チップとの接合面
    積よりも小さくなっていることを特徴とする半導体装
    置。
  2. 【請求項２】 前記第１の導体部材には、前記封止部材
    の外周と対向している部位に段差部（３ｃ）が設けら
    れ、この段差部により前記部位において薄肉部（３ｄ）
    が形成されていることを特徴とする請求項１に記載の半
    導体装置。
  3. 【請求項３】 半導体チップ（１、２）と、 前記半導体チップの素子形成面（１ａ、２ａ）に電気伝
    導性を有する接合部材（４）を介して接合された第１の
    導体部材（３）と、 前記半導体チップの素子形成面とは反対側の面（１ｂ、
    ２ｂ）に電気的に接続された第２の導体部材（５）と、 前記第１の導体部材における前記半導体チップが接合さ
    れた面（３ｂ）とは反対側の面（３ａ）に電気的に接続
    された第３の導体部材（６）と、 前記半導体チップ、前記第１の導体部材、前記第２の導
    体部材における前記半導体チップと電気的に接続してい
    る面（５ａ）、及び前記第３の導体部材における前記第
    １の導体部材と電気的に接続している面（６ｂ）を封止
    する封止部材（９）とを有し、 前記第１の導体部材のうち前記封止部材の外周と対向し
    ている部位に段差部（３ｃ）が設けられ、この段差部に
    より前記部位において薄肉部（３ｄ）が形成されている
    ことを特徴とする半導体装置。
  4. 【請求項４】 半導体チップ（１、２）と、 前記半導体チップの素子形成面（１ａ、２ａ）に電気伝
    導性を有する第１の接合部材（４）を介して接合された
    第１の導体部材（３）と、 前記半導体チップの素子形成面とは反対側の面（１ｂ、
    ２ｂ）に電気伝導性を有する第２の接合部材（４）を介
    して接合された第２の導体部材（５）と、 前記第１の導体部材における前記半導体チップが接合さ
    れた面（３ｂ）とは反対側の面（３ａ）に電気伝導性を
    有する第３の接合部材（４）を介して接合された第３の
    導体部材（６）と、 前記半導体チップ、前記第１の導体部材、前記第２の導
    体部材における前記半導体チップと接合している面（５
    ａ）、及び前記第３の導体部材における前記第１の導体
    部材と接合している面（６ｂ）を封止する封止部材
    （９）とを有し、 前記第１の導体部材のうち前記封止部材の外周と対向し
    ている部位に段差部（３ｃ）が設けられ、この段差部に
    より前記部位において薄肉部（３ｄ）が形成されている
    ことを特徴とする半導体装置。
  5. 【請求項５】 前記段差部は、前記第１の導体部材のう
    ち前記封止部材と接触している部位に設けられているこ
    とを特徴とする請求項２乃至４のいずれか１つに記載の
    半導体装置。
  6. 【請求項６】 前記第１の導体部材は、前記段差部によ
    って前記第３の導体部材側に突出した形状を成してお
    り、前記半導体チップ側に前記薄肉部が配置されるよう
    になっていることを特徴とする請求項２乃至５のいずれ
    か１つに記載の半導体装置。
  7. 【請求項７】 前記第１の導体部材と前記半導体チップ
    との接合面積が、前記半導体チップの素子形成面に形成
    された電極と略同じ大きさであることを特徴とする請求
    項１乃至６のいずれか１つに記載の半導体装置。
  8. 【請求項８】 前記第１の導体部材の外表面のうち、前
    記封止部材と接触している部位が酸化されていることを
    特徴とする請求項１乃至７のいずれか１つに記載の半導
    体装置。
JP2000305228A 1999-11-24 2000-10-04 半導体装置 Expired - Lifetime JP3601432B2 (ja)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP2000305228A JP3601432B2 (ja) 2000-10-04 2000-10-04 半導体装置
US09/717,227 US6703707B1 (en) 1999-11-24 2000-11-22 Semiconductor device having radiation structure
FR0015130A FR2801423B1 (fr) 1999-11-24 2000-11-23 Dispositif semi-conducteur a structure rayonnante, procede de fabrication d'un dispositif semi-conducteur et procede de fabrication d'un instrument electronique
DE10066443A DE10066443B8 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10058446A DE10058446B8 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10066445A DE10066445B4 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungs-Struktur
DE10066446A DE10066446B4 (de) 1999-11-24 2000-11-24 Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE10066442A DE10066442B4 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungs-Struktur
DE10066441A DE10066441B4 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungsbauteilen
US10/321,365 US6693350B2 (en) 1999-11-24 2002-12-18 Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US10/699,744 US20040089940A1 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,954 US6967404B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,785 US6891265B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,837 US6960825B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,746 US6998707B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,838 US6798062B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,828 US6992383B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,784 US20040089941A1 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000305228A JP3601432B2 (ja) 2000-10-04 2000-10-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2002110893A true JP2002110893A (ja) 2002-04-12
JP3601432B2 JP3601432B2 (ja) 2004-12-15

Family

ID=18786128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000305228A Expired - Lifetime JP3601432B2 (ja) 1999-11-24 2000-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JP3601432B2 (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347354A (ja) * 2002-05-28 2003-12-05 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
JP2005116875A (ja) * 2003-10-09 2005-04-28 Denso Corp 半導体装置
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2005303018A (ja) * 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
JP2006060255A (ja) * 2005-11-07 2006-03-02 Nec Electronics Corp リードレスパッケージ型半導体装置
US7145224B2 (en) 2004-01-28 2006-12-05 Renesas Technology Corp. Semiconductor device
JP2007088030A (ja) * 2005-09-20 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置
JP2008502158A (ja) * 2004-06-03 2008-01-24 インターナショナル レクティファイアー コーポレイション 平面性と放熱性の良好な高出力マルチチップモジュールパッケージ
JP2008147218A (ja) * 2006-12-06 2008-06-26 Denso Corp 半導体装置の製造方法
JP2009016507A (ja) * 2007-07-03 2009-01-22 Denso Corp 半導体装置
JP2012104606A (ja) * 2010-11-09 2012-05-31 Denso Corp 電子装置およびその製造方法
US8198104B2 (en) 2009-03-23 2012-06-12 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2013118353A (ja) * 2011-10-31 2013-06-13 Rohm Co Ltd 半導体装置
US8492256B2 (en) 2010-04-14 2013-07-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor apparatus
JP2014078616A (ja) * 2012-10-11 2014-05-01 Mitsubishi Electric Corp 電力用半導体装置
JP2016096267A (ja) * 2014-11-14 2016-05-26 株式会社デンソー 電子機器
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
US9666437B2 (en) 2013-09-27 2017-05-30 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
WO2018020729A1 (ja) 2016-07-27 2018-02-01 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
WO2018211681A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 チップモジュールの製造方法
JP2019016744A (ja) * 2017-07-10 2019-01-31 株式会社東芝 半導体装置
JP2019021684A (ja) * 2017-07-12 2019-02-07 株式会社東芝 半導体パッケージ
JP2019047094A (ja) * 2017-09-07 2019-03-22 トヨタ自動車株式会社 半導体装置
DE112017003831T5 (de) 2016-09-12 2019-04-18 Hitachi Automotive Systems, Ltd. Halbleitervorrichtung
JP2019149468A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体装置
JP2019212801A (ja) * 2018-06-06 2019-12-12 株式会社デンソー 半導体装置およびその製造方法
JP2020198388A (ja) * 2019-06-04 2020-12-10 株式会社デンソー 半導体装置およびその製造方法
JP2023054418A (ja) * 2021-10-04 2023-04-14 三菱電機株式会社 電力用半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142466A (ja) * 2011-01-04 2012-07-26 Mitsubishi Electric Corp 半導体装置

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347354A (ja) * 2002-05-28 2003-12-05 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
US7224045B2 (en) 2003-07-31 2007-05-29 Nec Electronics Corporation Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
JP2005051130A (ja) * 2003-07-31 2005-02-24 Nec Electronics Corp リードレスパッケージ型半導体装置とその製造方法
CN1322584C (zh) * 2003-07-31 2007-06-20 恩益禧电子股份有限公司 无引线型半导体封装及其制造方法
JP2005116875A (ja) * 2003-10-09 2005-04-28 Denso Corp 半導体装置
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
US7145224B2 (en) 2004-01-28 2006-12-05 Renesas Technology Corp. Semiconductor device
USRE43663E1 (en) 2004-01-28 2012-09-18 Renesas Electronics Corporation Semiconductor device
KR101127199B1 (ko) 2004-01-28 2012-03-29 르네사스 일렉트로닉스 가부시키가이샤 반도체장치
KR101127195B1 (ko) 2004-01-28 2012-03-29 르네사스 일렉트로닉스 가부시키가이샤 반도체장치
KR101100838B1 (ko) 2004-01-28 2012-01-02 르네사스 일렉트로닉스 가부시키가이샤 반도체장치
USRE41869E1 (en) 2004-01-28 2010-10-26 Renesas Electronics Corp. Semiconductor device
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2005303018A (ja) * 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
JP2008502158A (ja) * 2004-06-03 2008-01-24 インターナショナル レクティファイアー コーポレイション 平面性と放熱性の良好な高出力マルチチップモジュールパッケージ
JP2007088030A (ja) * 2005-09-20 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置
JP2006060255A (ja) * 2005-11-07 2006-03-02 Nec Electronics Corp リードレスパッケージ型半導体装置
JP2008147218A (ja) * 2006-12-06 2008-06-26 Denso Corp 半導体装置の製造方法
JP2009016507A (ja) * 2007-07-03 2009-01-22 Denso Corp 半導体装置
US8198104B2 (en) 2009-03-23 2012-06-12 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
US8492256B2 (en) 2010-04-14 2013-07-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor apparatus
JP2012104606A (ja) * 2010-11-09 2012-05-31 Denso Corp 電子装置およびその製造方法
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2013118353A (ja) * 2011-10-31 2013-06-13 Rohm Co Ltd 半導体装置
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
DE112013003902B4 (de) 2012-09-07 2022-05-12 Hitachi Astemo, Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2014078616A (ja) * 2012-10-11 2014-05-01 Mitsubishi Electric Corp 電力用半導体装置
US9666437B2 (en) 2013-09-27 2017-05-30 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
JP2016096267A (ja) * 2014-11-14 2016-05-26 株式会社デンソー 電子機器
US10937731B2 (en) 2016-07-27 2021-03-02 Hitachi, Ltd. Semiconductor module and method for manufacturing semiconductor module
WO2018020729A1 (ja) 2016-07-27 2018-02-01 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
US11056415B2 (en) 2016-09-12 2021-07-06 Hitachi Automotive Systems, Ltd. Semiconductor device
DE112017003831B4 (de) 2016-09-12 2021-10-21 Hitachi Automotive Systems, Ltd. Halbleitervorrichtung
DE112017003831T5 (de) 2016-09-12 2019-04-18 Hitachi Automotive Systems, Ltd. Halbleitervorrichtung
WO2018211681A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 チップモジュールの製造方法
JPWO2018211681A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 チップモジュールの製造方法
US11264351B2 (en) 2017-05-19 2022-03-01 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing chip module
JP2019016744A (ja) * 2017-07-10 2019-01-31 株式会社東芝 半導体装置
JP2019021684A (ja) * 2017-07-12 2019-02-07 株式会社東芝 半導体パッケージ
JP2019047094A (ja) * 2017-09-07 2019-03-22 トヨタ自動車株式会社 半導体装置
JP7130928B2 (ja) 2017-09-07 2022-09-06 株式会社デンソー 半導体装置
JP2019149468A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体装置
JP7017093B2 (ja) 2018-02-27 2022-02-08 株式会社デンソー 半導体装置
JP2019212801A (ja) * 2018-06-06 2019-12-12 株式会社デンソー 半導体装置およびその製造方法
JP2020198388A (ja) * 2019-06-04 2020-12-10 株式会社デンソー 半導体装置およびその製造方法
JP2023054418A (ja) * 2021-10-04 2023-04-14 三菱電機株式会社 電力用半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3601432B2 (ja) 2004-12-15

Similar Documents

Publication Publication Date Title
JP3601432B2 (ja) 半導体装置
US10727163B2 (en) Semiconductor device
US6448645B1 (en) Semiconductor device
JP6294110B2 (ja) 半導体装置
JP2001156219A (ja) 半導体装置
JP6269458B2 (ja) 半導体装置及びその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2001284525A (ja) 半導体チップおよび半導体装置
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP2001274177A (ja) 半導体装置及びその製造方法
JP5869285B2 (ja) 半導体装置
JP5899952B2 (ja) 半導体モジュール
JP2004134623A (ja) 半導体装置
JP3841007B2 (ja) 半導体装置
JP5708044B2 (ja) 半導体装置、金属ブロック体及びその製造方法
JP4620566B2 (ja) 半導体装置およびその製造方法
JP4586508B2 (ja) 半導体装置およびその製造方法
JP2000082721A (ja) 半導体装置の製造方法
JP2003188318A (ja) 半導体装置及びその製造方法
JP7147186B2 (ja) 半導体装置
JP2003046036A (ja) 半導体装置
JP5418654B2 (ja) 半導体装置
JP7322467B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040603

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040913

R150 Certificate of patent or registration of utility model

Ref document number: 3601432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250