JP2008502158A

JP2008502158A - 平面性と放熱性の良好な高出力マルチチップモジュールパッケージ

Info

Publication number: JP2008502158A
Application number: JP2007515599A
Authority: JP
Inventors: ピーシェイファークリストファー
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2004-06-03
Filing date: 2005-06-02
Publication date: 2008-01-24
Also published as: JP2011139088A

Abstract

【課題】平面性と放熱性を良好に保ちうる高出力マルチチップモジュールを提供する。
【解決手段】マルチチップモジュールに収容される回路素子の頂面に、凹部を形成する。回路素子の頂面を覆うようにフィルムを形成するとき、過剰なフィルム材料は、回路素子頂面の凹部に流れ込む。凹部は、回路素子頂面の周縁に、溝として形成するのが好ましい。回路素子の側面を取り囲むように成形材料が注入されたときに、この成形材料は、フィルムによって覆われている回路素子の頂面に被ることはない。この際、回路素子頂面の凹部が、過剰なフィルム材料を収容するため、過剰のフィルム材料が、回路素子の側面を覆って、回路素子と成形材料の間に気泡が生じることは避けられる。このマルチチップモジュールは、凹部が形成された回路素子の頂面が、同じ回路基板上の他の回路素子の頂面よりも高い位置にあるときに、特に有利な効果を奏する。
【選択図】図７

Description

本願は、米国特許出願第１０／６２０，０２９号（２００３年７月１４日出願）の一部継続出願である。右出願は、米国特許仮出願第６０／５７６，７６６号（２００４年６月３日出願）および同第６０／５８３，１０４号（２００４年６月２５日出願）に基づく優先権を主張している。本明細書は、上記各出願の内容を、参考として組み入れている。

本発明は、マルチチップモジュールパッケージに係り、より詳しくは、平面性と放熱性を改善したマルチチップモジュールパッケージに関する。

上記の米国特許出願第１０／６２０，０２９号および米国特許仮出願第６０／５７６，７６６号は、少なくとも２つのパワー半導体素子に電気的に接触する導電素子（コネクタとして働く）を含むマルチチップモジュールパッケージの実施形態をいくつか開示している。

このマルチチップモジュールパッケージに含まれる１つのマルチチップモジュールにおいて、上記の導電素子は、入力用または出力用のコネクタとして働く外に、パワー半導体素子で発生した熱を、このマルチチップモジュールの頂面を通じて、放散しやすくする。このタイプのマルチチップモジュールは、業界では、本出願人の商標にならって、Ｔ−ＰＡＣモジュールと呼ばれている。

図１は、上記出願に記載してあるＴ−ＰＡＣモジュール（符号54で表す）の実施形態の１つを示す。導電素子56は、通常のＭＯＳＦＥＴ30とフリップフロップＭＯＳＦＥＴ42に跨り、網状部60を介して、両者に電気的に接触している。導電素子56は、銅その他の熱伝導性の良好な金属（金、銀、スズ、チタン、黄銅、ニッケルまたはアルミニウム）から形成される。コネクタ64は、網状部60をプリント回路基板40に接続するためのものである。コネクタ64は、２つのＭＯＳＦＥＴ30と42の間に配置することもできる。

導電素子56の網状部60の頂面は、Ｔ−ＰＡＣモジュール54の外部に露出しているため、ＭＯＳＦＥＴ30,42で発生した熱は、ＭＯＳＦＥＴ30,42からＴ−ＰＡＣモジュール54の頂面を通じて、良好に放散される。

Ｔ−ＰＡＣモジュール54の各回路素子（導電素子56、コネクタ64、およびＭＯＳＦＥＴ30,42）を金型内に配置し、これらの間を充填するように、樹脂を注入することによって、これらを取り囲むハウジング58が形成される。しかし、樹脂は、導電素子56の頂面に被らないようにする。

図２は、マルチチップモジュールパッケージ55の典型的なレイアウト（回路配置）を示す。マルチチップモジュールパッケージ55は、Ｔ−ＰＡＣモジュール54を１つだけ含んでいる。Ｔ−ＰＡＣモジュール54とともに、プリント回路基板の他のパッケージ素子Ｃ１，Ｃ２，Ｃ３，Ｃ４が、ハウジング58内に配置されている。

上記の米国特許仮出願第６０／５７６，７６６号には、他のレイアウトも示されている。

上記のようなマルチチップモジュールパッケージにおける問題は、１つまたは複数のＴ−ＰＡＣモジュールを含む各回路素子の高さが、互いに異なることである。金型内に背の高いＴ−ＰＡＣモジュールが存在すると、樹脂が、背の低いＴ−ＰＡＣモジュールの頂面に被り、この頂面の外部への露出が断たれるおそれがある。

図３は、図２に示すマルチチップモジュールパッケージの製造過程における断面図である。スイッチング素子、受動素子、または図１に示すようなＭＯＳＦＥＴ等の回路素子を含むＴ−ＰＡＣモジュール54は、プリント回路基板40の中央に配置されている。Ｔ−ＰＡＣモジュール54以外のパッケージ素子Ｃ１，Ｃ４は、プリント回路基板40の他の領域に配置されている。

プリント回路基板40の代わりに、リードフレームや他のタイプの基板を用いることもできる。

ハウジング58を形成する前に、Ｔ−ＰＡＣモジュール54、およびパッケージ素子Ｃ１，Ｃ４の頂面を、この頂面の形状に沿って変形しうるプラスチック製フィルム70で覆う。このフィルム70の存在により、パッケージ素子相互の高さの違いは補償され、ハウジング形成用の樹脂を流し入れる際にも、各パッケージ素子の頂面と樹脂との接触は回避される。すなわち、フィルム70は、ハウジング形成用の樹脂が、パッケージ素子の頂面に被るのを防止する。フィルム70は、Kapton(登録商標)のような高融点プラスチックから形成される。フィルム70は、樹脂を注入してハウジング58を形成した後に、取り除かれる。

図４〜図６は、図２と図３に示すようなマルチチップモジュールパッケージの製造工程を示す。プリント回路基板40には、３つのＴ−ＰＡＣモジュール54,54a,54bが配置されている。これらのＴ−ＰＡＣモジュールのアセンブリとプリント回路基板の上に、ツール62と64を用いて、フィルム70が押し付けられる。より詳しくいうと、３つのＴ−ＰＡＣモジュールの間にハウジング形成用の樹脂が流し込まれている最中、フィルム70は、ツール62に設けられたスプリング付きプレート66によって、押し付けられる。

上記の方法によれば、ハウジング形成用の樹脂が、Ｔ−ＰＡＣモジュールの頂面を覆うことはない。

しかし、図３に示すように、Ｔ−ＰＡＣモジュール54における導電素子の頂面の位置が、プリント回路基板40よりも著しく高い場合には、フィルム70の材料が過剰であると、この材料が導電素子の頂面から食み出し、Ｔ−ＰＡＣモジュール54の側方に、凸部57を形成する。

これらの凸部57は、ハウジング58形成用の樹脂を流し込む際に、樹脂とＴ−ＰＡＣモジュールの間に気泡を発生させ、樹脂がＴ−ＰＡＣモジュールへ到達するのを妨げ、マルチチップモジュールパッケージの構造的な一体性、強度、および外部環境に対する抵抗力を低下させるおそれがある。

本発明は、上記事情に鑑み、平面性と放熱性を良好に保つことができる高出力マルチチップモジュールを提供することを目的とする。

本発明の一様相においては、上記目的を実現するため、回路基板と、上部電極、および前記回路基板と電気的に接触している下部電極をそれぞれ有する半導体装置ならびに回路素子と、前記半導体装置および前記回路素子の各上部電極に跨って、これらの上部電極と接触する、頂面が窪んでいる網状部を有し、かつ前記回路基板と電気的に接触している導電素子とを備える半導体モジュールにおいて、前記頂面が窪んでいる網状部には、凹部が形成されていることを特徴とする半導体モジュールを提供する。

前記凹部は、網状部の窪んでいる頂面の周縁に形成された溝であるのが好ましい。

本発明のもう一つの様相によれば、パッケージ基板と、前記パッケージ基板上に配置された半導体モジュールと、前記パッケージ基板上に配置されたパッケージ素子と、前記半導体モジュールおよびパッケージ素子の間を充填する成形材料とを有するマルチチップモジュールパッケージが提供される。

前記パッケージ素子は、半導体装置、受動素子、または他の半導体モジュールとすることができる。

本発明は、凹部が形成された回路素子の頂面が、同じ回路基板上の他の回路素子の頂面よりも高い位置にあるときに、特に有利な効果を奏する。凹部（好ましくは溝）が、以下に述べる製造過程においてフィルム材料が過剰となった場合に、過剰なフィルム材料を収容するからである。

本発明の他の様相によれば、パッケージ基板上に、頂面に凹部が形成されたパッケージ素子を含む、複数のパッケージ素子を配置する工程と、前記パッケージ素子の頂面を覆い、かつ前記凹部にも収容されるフィルムを被せる工程とを含むマルチチップモジュールパッケージの製造方法が提供される。

前記凹部は、頂面の周縁に形成された溝であるのが好ましい。

凹部を形成した後、前記フィルムによって覆われている頂面を避けつつ、前記複数のパッケージ素子の間を充填するよう、成形材料が注入される。

回路素子頂面の凹部は、過剰なフィルム材料を収容するようになっているため、過剰のフィルム材料が、回路素子の側面を覆って、回路素子と成形材料の間に気泡が生じることは避けられる。

本発明は、凹部が形成された回路素子の頂面が、同じ回路基板上の他の回路素子の頂面よりも高い位置にあるときに、特に有利な効果を奏する。

本発明においては、Ｔ−ＰＡＣモジュールにおける導電素子の頂面に、溝または堀を形成する。したがって、導電素子の高さとの関係で、導電素子の頂面を被覆するフィルム形成用の材料が過剰である場合にも、このフィルム材料は、溝に留まることとなり、導電素子の側方に流れ出て、その後のハウジング形成用樹脂の充填を妨げることはない。

したがって、本発明によれば、平面性と放熱性を良好に保つことができる高出力マルチチップモジュールが得られる。

上記以外の本発明の特徴と効果は、添付の図面を参照して行う、以下の実施形態の説明から明らかになると思う。

以下に、図７〜図１０を参照して、公知技術における問題を解消する、本発明に係るマルチチップモジュールパッケージを説明する。

Ｔ−ＰＡＣモジュール54における導電素子56の頂面には、溝75が形成されている。Ｔ−ＰＡＣモジュール54、および他のパッケージ素子Ｃ１，Ｃ４の頂面に、フィルム70を形成する際、背の高いＴ−ＰＡＣモジュール54の頂面に留まり切れなかった過剰なフィルム材料は、Ｔ−ＰＡＣモジュールの側方に食み出す代わりに、溝75に収容される。したがって、過剰なフィルム材料が、Ｔ−ＰＡＣモジュールの側方に凸部を形成することはなく、ハウジング58形成用の樹脂は、Ｔ−ＰＡＣモジュール54の側面を覆い尽くすことができる。

図９は、フィルム70を取り除いた後の本発明に係る最終的なマルチチップモジュールパッケージを示す。溝75には、フィルムの材料が、残留している。

以上、本発明を特定の実施形態に即して説明してきたが、当業者ならば、他の多くの変形例や設計変更を容易に想起しうると思われる。したがって、本発明の技術的範囲は、本明細書における開示内容に限定されるものではない。

公知のＴ−ＰＡＣモジュールの断面図である。図１に示すＴ−ＰＡＣモジュールを含むマルチチップモジュールパッケージの平面図である。図２に示すマルチチップモジュールパッケージの断面図である。マルチチップモジュールパッケージの公知の製造工程を示す断面図である。同じく断面図である。同じく断面図である。本発明に係るマルチチップモジュールパッケージの製造過程において得られる中間体の断面図である。図７に示す中間体におけるマルチチップモジュールパッケージに含まれる背の高いＴ−ＰＡＣモジュールの平面図である。図７に示す中間体から得られるマルチチップモジュールパッケージの断面図である。図９に示すマルチチップモジュールパッケージに含まれる背の高いＴ−ＰＡＣモジュールの平面図である。

符号の説明

30 通常のＭＯＳＦＥＴ
40 プリント回路基板
42 フリップフロップＭＯＳＦＥＴ
54,54a,54b Ｔ−ＰＡＣモジュール
55 マルチチップモジュールパッケージ
56 導電素子
58 ハウジング
60 網状部
62 ツール
64 コネクタ
66 スプリング付きプレート
70 フィルム
75 溝
Ｃ１，Ｃ２，Ｃ３，Ｃ４パッケージ素子

Claims

回路基板と、
上部電極、および前記回路基板と電気的に接触している下部電極をそれぞれ有する半導体装置ならびに回路素子と、
前記半導体装置および前記回路素子の各上部電極に跨って、これらの上部電極と接触する、頂面が窪んでいる網状部を有し、かつ前記回路基板と電気的に接触している導電素子とを備える半導体モジュールにおいて、
前記頂面が窪んでいる網状部には、凹部が形成されていることを特徴とする半導体モジュール。
前記凹部は、網状部の窪んでいる頂面の周縁に形成された溝であることを特徴とする請求項１記載の半導体モジュール。
前記半導体装置、回路素子、および導電素子の間を充填する成形材料を含むことを特徴とする請求項１記載の半導体モジュール。
前記導電素子の頂面には、前記成形材料が存在しないことを特徴とする請求項３記載の半導体モジュール。
前記回路素子も、半導体装置であることを特徴とする請求項１記載の半導体モジュール。
前記回路素子は、受動素子であることを特徴とする請求項１記載の半導体モジュール。
パッケージ基板と、
前記パッケージ基板上に配置された、請求項１記載の半導体モジュールと、
前記パッケージ基板上に配置されたパッケージ素子と、
前記半導体モジュールおよびパッケージ素子の間を充填する成形材料とを有するマルチチップモジュールパッケージ。
前記パッケージ素子も、半導体装置であることを特徴とする請求項７記載のマルチチップモジュールパッケージ。
前記パッケージ素子は、パワー半導体装置であることを特徴とする請求項７記載のマルチチップモジュールパッケージ。
前記パッケージ素子は、受動素子であることを特徴とする請求項７記載のマルチチップモジュールパッケージ。
前記半導体モジュールは、網状に窪んでいる頂面を有し、この頂面は、前記パッケージ素子の頂面よりも、高い位置にあることを特徴とする請求項７記載のマルチチップモジュールパッケージ。
前記網状部には凹部が形成されており、この凹部には、プラスチック製フィルムの材料が収容されていることを特徴とする請求項１１記載のマルチチップモジュールパッケージ。
パッケージ基板上に、頂面に凹部が形成された回路素子を含む、複数の回路素子を配置する工程と、
前記回路素子の頂面を覆い、かつ前記凹部にも収容されるフィルムを被せる工程とを含むマルチチップモジュールパッケージの製造方法。
前記回路素子の頂面における凹部として、この頂面の周縁に、溝を形成する工程をさらに含むことを特徴とする請求項１３記載のマルチチップモジュールパッケージの製造方法。
前記フィルムによって覆われている頂面を避けつつ、前記複数の回路素子の間を充填する成形材料を注入する工程をさらに含むことを特徴とする請求項１３記載のマルチチップモジュールパッケージの製造方法。
前記凹部は、前記フィルムの過剰な材料が、前記回路素子の側面を覆うのを回避するため、過剰なフィルム材料を収容することを特徴とする請求項１５記載のマルチチップモジュールパッケージの製造方法。
前記凹部を有する回路素子の頂面は、他の回路素子の頂面よりも高い位置にあることを特徴とする請求項１３記載のマルチチップモジュールパッケージの製造方法。
前記凹部は、前記フィルムの過剰な材料が、前記回路素子の側面を覆うのを回避するため、過剰なフィルム材料を収容するようになっていることを特徴とする請求項１７記載のマルチチップモジュールパッケージの製造方法。