JP3841007B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3841007B2 JP3841007B2 JP2002091101A JP2002091101A JP3841007B2 JP 3841007 B2 JP3841007 B2 JP 3841007B2 JP 2002091101 A JP2002091101 A JP 2002091101A JP 2002091101 A JP2002091101 A JP 2002091101A JP 3841007 B2 JP3841007 B2 JP 3841007B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductor member
- conductor
- semiconductor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップがその両面に設けられた導体部材により狭持された構造を有する半導体装置に関する。
【０００２】
【従来技術】
半導体チップの表裏両面から放熱するとともに表裏両面に電流を流す構成の半導体装置として、図３に示す概略断面図のような構成が考えられる。
【０００３】
図３に示されるように、この半導体装置は、２つの半導体チップ１０１、１０２を並列接続しつつ、第１の導体部材１０３及び第３の導体部材１０６と第２の導体部材１０５との間に、これら２つの半導体チップ１０１、１０２を狭持して、第２の導体部材１０５と第３の導体部材１０６との間を樹脂１０９でモールドしたものである。
【０００４】
そして、２つの半導体チップとしては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１０１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）１０２とを用いている。
【０００５】
また、上記第１の導体部材１０３は、半導体チップ１０１、１０２の素子形成面（表面）１０１ａ、１０２ａにそれぞれ配置されている。
【０００６】
尚、この第１の導体部材１０３のうち、ＩＧＢＴチップ１０１の表面１０１ａに配置された第１の導体部材１０３は、後述するボンディングワイヤ１０８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ１０２の表面１０２ａに配置された第１の導体部材１０３は、後述する第３の導体部材１０６が傾かないように高さを調整するために設けられている。
【０００７】
また、上記第２の導体部材１０５は、ＩＧＢＴチップ１０１の裏面１０１ｂ（コレクタ）及びＦＷＤチップ１０２の裏面１０２ｂ（カソード）に接続されており、上記第３の導体部材１０６は、ＩＧＢＴチップ１０１の表面１０１ａ（エミッタ）及びＦＷＤチップ１０２の表面１０２ａ（アノード）に接続されている。
【０００８】
これらの第１〜第３の導体部材１０３、１０５、１０６は、半導体チップ１０１、１０２からの放熱を行うと同時に、半導体チップ１０１、１０２との電気的な経路となっている。
【０００９】
従って、放熱性を確保し電気抵抗を小さくするために、半導体チップ１０１、１０２と第１〜第３の導体部材１０３、１０５、１０６とは、はんだなどの電気伝導性及び熱伝導性を有する接合部材１０４により接合されている。
【００１０】
また、図示しないが、ＩＧＢＴチップ１０１の表面１０１ａの所望の位置に形成されたゲート電極は、ボンディングワイヤ１０８により制御用端子１０７に電気的に接続されている。
【００１１】
そして、第２及び第３の導体部材１０５、１０６のうちの半導体チップ１０１、１０２又は第１の導体部材１０３と接合されている面とは反対側の面１０５ｂ、１０６ａが露出するようにして、半導体チップ１０１、１０２、第１〜第３の導体部材１０３、１０５、１０６、制御用端子１０７及びボンディングワイヤ１０８が封止部材１０９により封止されている。
【００１２】
さらに、第２及び第３の導体部材１０５、１０６のうちの封止部材１０９から露出した部位を冷却部材（図示せず）などに当接させて、半導体チップ１０１、１０２からの放熱を促進している。
【００１３】
【発明が解決しようとする課題】
ここで、上記従来技術のような半導体装置においては、ＩＧＢＴチップ１０１がオンオフ動作することによりＦＷＤチップ１０２から発生するサージ電圧が、半導体装置と外部とを接続するために設けられた配線に乗ってしまい、それによって、半導体装置の外部にサージ電圧が輻射され、周辺電子装置の誤作動やラジオの受信障害を誘引することが懸念される。
【００１４】
ここで、このサージ電圧について図４を用いて具体的に説明する。
【００１５】
まず、ＩＧＢＴチップ１０１のコレクタ―エミッタ間に電源（Ｖｃｃ）１１０から電圧が印加された状態で、ＩＧＢＴチップ１０１にゲート電圧が印加されるとＩＧＢＴチップ１０１はオン状態となり、図中▲１▼のように電流が流れる。
【００１６】
続いて、ＩＧＢＴチップ１０１のゲート電圧を低下させてＩＧＢＴチップ１０１をオフ状態にすると、負荷インダンスタンスの影響により、図中▲２▼のように電流が流れ、ＦＷＤチップ１０２はオン状態になる。
【００１７】
続いて、ＩＧＢＴチップ１０１にゲート電圧を印加してＩＧＢＴチップ１０１をオン状態にさせると、図中▲３▼−１のように電流が流れるが、オン状態のＦＷＤチップ１０２は逆バイアス状態になるため、ＦＷＤチップ１０２の内部に空乏層が広がり、図中▲３▼―２のように蓄積していたキャリアの放出が行われることにより、図中▲３▼のように電流が流れる。
【００１８】
この際に、ＦＷＤチップ１０２からＩＧＢＴチップ１０１に逆方向電流が流れることによって、浮遊インダクタンス成分１１１によりＦＷＤチップ１０２からサージ電圧が発生する。
【００１９】
そこで、本発明の目的は、上記問題点に鑑み、サージ電圧を抑制した半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
請求項１に記載の半導体装置は、一方の導体部材と、この導体部材の上に接続された半導体チップと、この半導体チップの上に接続された他方の導体部材とを備え、２つの導体部材により半導体チップを狭持しつつ、半導体チップに形成された素子と２つの導体部材とを各々電気的に接続した半導体装置において、半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されており、複数の半導体チップとして、少なくともＩＧＢＴチップと還流用ダイオードとを用いたものであって、２つの導体部材の間、且つ、ＩＧＢＴチップと還流用ダイオードとの間に介在されるとともに、ＩＧＢＴチップ及び還流用ダイオードに対して、２つの導体部材を介して並列に接続されたコンデンサを設けたことを特徴としている。
【００２１】
請求項１に記載の発明によれば、半導体チップから発生したサージ電圧をコンデンサによって吸収することができるため、サージ電圧が半導体装置の外部に輻射することを防止でき、周辺電子装置の誤作動やラジオの受信障害を防止することができる。
【００２２】
請求項２に記載の半導体装置は、半導体チップと一方の導体部材との間または半導体チップと他方の導体部材との間の少なくともどちらか一方には電極ブロックが設けられていることを特徴としている。
【００２３】
コンデンサと半導体チップの高さが異なると、コンデンサ及び半導体チップの両面に設けられる放熱板が傾いてしまうことが考えられるが、請求項２に記載の発明によれば、半導体チップと電極ブロックの高さとコンデンサの高さが同じになるように電極ブロックの高さを調整することにより、放熱板の傾きを防止することができる。
【００２４】
請求項３に記載の半導体装置は、２つの放熱板の間を樹脂で封止したことを特徴としている。
【００２５】
請求項３に記載の発明によれば、２つの放熱板の間を樹脂で封止したことによって、樹脂で半導体チップ及びコンデンサと放熱板を互いに拘束することができるため、両者の接合部のストレスを緩和することができる。また、半導体チップ、コンデンサ及び放熱板を外部環境から保護することができる。
【００２６】
請求項４に記載の半導体装置は、コンデンサは、半田を介して２つの導体部材と電気的に接続されていることを特徴としている。
【００２８】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を、図面に従って説明する。
【００２９】
図１には、本発明の一実施形態に係る半導体装置の概略断面図を示す。
【００３０】
この図１に示されるように、本実施形態の半導体装置は、２つの半導体チップ１、２を並列接続しつつ、第１の導体部材３及び第３の導体部材６と第２の導体部材５との間に各半導体チップ１、２を狭持して、第２の導体部材５と第３の導体部材６との間を樹脂９でモールドしたものである。
【００３１】
そして、本実施形態では、半導体チップとして、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）２とを用いている。尚、これらの半導体チップ１、２は、主としてシリコンからなり、厚みは０．５ｍｍ程度である。
【００３２】
以下、各半導体チップ１、２の外表面のうち、素子形成面側の面を表面１ａ、２ａといい、この表面１ａ、２ａとは反対側の面を裏面１ｂ、２ｂという。尚、図示しないが、ＩＧＢＴチップ１の表面１ａにはエミッタ電極、ゲート電極が形成されており、裏面１ｂにはコレクタ電極が形成されている。
【００３３】
各半導体チップ１、２の表面１ａ、２ａには、第１の導体部材としてのヒートシンク３の裏面３ｂが電気伝導性を有する接合部材としてのはんだ４を介して接合されている。
【００３４】
尚、このヒートシンク３のうち、ＩＧＢＴチップ１の表面１ａに配置されたヒートシンク３は、後述するボンディングワイヤ８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ２の表面２ａに配置されたヒートシンク３は、後述する第３の導体部材６が傾かないように高さを調整するために設けられている。
【００３５】
また、このヒートシンク３のうち、ＩＧＢＴチップ１とヒートシンク３との接合面積は、ＩＧＢＴチップ１のエミッタ電極とほぼ同じ大きさになっている。ここで、ほぼ同じ大きさとは、エミッタ電極と可能な限り大きな面積で接合し、且つＩＧＢＴチップ１のエミッタ電極の外側に形成されヒートシンク３とは電気的に接続したくない部位とは接合されないようにすることを示す。ここで、ヒートシンク３とは電気的に接続したくない部位とは、ＩＧＢＴチップ１の表面１ａにおいて、ヒートシンク３と接触すると、ヒートシンク３を介してエミッタ電極と同電位になってしまい不具合を生じる部位のことを示す。
【００３６】
従って、ＩＧＢＴチップ１とヒートシンク３との接合面積を、ＩＧＢＴチップ１のエミッタ電極とほぼ同じ大きさにすることにより、好適にＩＧＢＴチップ１とヒートシンク３とを接合することができる。
【００３７】
また、各半導体チップ１、２の裏面１ｂ、２ｂには、電気伝導性を有する接合部材としてのはんだ４を介して、第２の導体部材５の表面５ａが接合（電気的に接続）されており、ヒートシンク３の裏面３ｂとは反対側の面である表面３ａには、電気伝導性を有する接合部材としてのはんだ４を介して、第３の導体部材６の裏面が接合（電気的に接続）されている。
【００３８】
ヒートシンク３としては、電気導電性を有する金属部材を用いることができ、本実施形態では、ヒートシンク３としてＣｕを用いており、第２及び第３の導体部材５、６としてＣｕ合金を用いている。
【００３９】
また、ヒートシンク３のうち、各半導体チップ１、２及び第３の導体部材６と接合されている部分には、はんだ４の濡れ性を良くするためにＮｉメッキなどの表面処理が施されており、それ以外の外表面、つまり後述の封止部材と接触している部位は酸化されている。また、第２及び第３の導体部材５、６の外表面は全面がＮｉメッキされている。
【００４０】
また、第２の導体部材５と第３の導体部材６との間には、はんだ４を介して、各半導体チップ１、２の素子に対して並列に接続されたコンデンサ１４が設けられている。
【００４１】
また、図示しないが、ＩＧＢＴチップ１の表面１ａの所望の位置に形成されたゲート電極は、ボンディングワイヤ８により制御用端子７と電気的に接続されている。
【００４２】
そして、各半導体チップ１、２、ヒートシンク３、コンデンサ１４、第２の導体部材５の表面５ａ、第３の導体部材６の裏面６ｂ、ボンディングワイヤ８、及び制御用端子７の一部が、一括して封止部材としての樹脂９により封止されている。
【００４３】
これにより、第２の導体部材５の裏面５ｂと第３の導体部材６の表面６ａ、及び制御用端子７の一部が露出した状態で各部材１〜８、１４が封止された構成となっている。この樹脂９としては、例えば、エポキシ系モールド樹脂を用いることができる。尚、この場合、各部材１〜８、１４を樹脂９でモールドするに当たっては、上下型からなる成形型（図示しない）を使用している。
【００４４】
また、樹脂９と第２及び第３の導体部材５、６との密着力、樹脂９と各半導体チップ１、２との密着力、並びに、樹脂９とヒートシンク３との密着力、樹脂９とコンデンサ１４との密着力を強くするために、上記樹脂９をモールドする前に、ポリアミド樹脂などのコーティング樹脂（図示しない）を、第２及び第３の導体部材５、６、各半導体チップ１、２、ヒートシンク３及びコンデンサ１４の表面に塗布しておくことが好ましい。
【００４５】
尚、図１に図示しない位置において、第２の導体部材５、第３の導体部材６は樹脂９を図面横方向に貫通して延在する端子領域を有しており、各々コレクタ端子、エミッタ端子を構成している。
【００４６】
このようにして、本実施形態の半導体装置が構成されており、この半導体装置では、各半導体チップ１、２からの発熱を、熱伝導性にも優れたはんだ４を介してヒートシンク３と第２及び第３の導体部材５、６に伝え、第２の導体部材５の裏面５ｂ及び第３の導体部材６の表面６ａから放熱を行うことができるようになっている。
【００４７】
さらに、第２及び第３の導体部材５、６のうちの封止部材９から露出した部位を冷却部材（図示せず）などに当接させて、半導体チップ１、２からの放熱を促進している。
【００４８】
このように、本実施形態では、第２の導体部材５と第３の導体部材６との間に介在されるとともに、ＦＷＤチップ２の素子に対して並列に接続されたコンデンサ１４を、樹脂９によってＦＷＤチップ２などと一体的にモールドしている。
【００４９】
それにより、ＦＷＤチップ２から発生したサージ電圧をコンデンサ１４によって吸収することができるため、コンデンサ１４とＦＷＤチップ２とを接続するために設けられた配線に乗って半導体装置の外部に輻射することを防止でき、周辺電子装置の誤作動やラジオの受信障害を防止することができる。
【００５０】
また、本実施形態のように、コンデンサ１４をＦＷＤチップ２などと一体的にモールドしたことにより、コンデンサ１４とＦＷＤチップ２とを接続するための配線を短くすることができる。
【００５１】
それによって、配線における配線インダクタンスを小さくすることができるため、サージ電圧の輻射量を低減することができる。
【００５２】
このように、本実施形態によれば、ＦＷＤチップ２から発生したサージ電圧が配線に乗って半導体装置の外部に輻射することを防止できるとともに、コンデンサ１４とＦＷＤチップ２とを接続するための配線における配線長及び配線インダクタンスを小さくすることができるため、それによって、ＦＷＤチップ２から発生したサージ電圧を効果的に抑制することができる。
【００５３】
さらに、本実施形態によれば、コンデンサ１４からの発熱を、熱伝導性にも優れたはんだ４を介して第２及び第３の導体部材５、６に伝え、第２の導体部材５の裏面５ｂ及び第３の導体部材６の表面６ａから放熱を行うことができるようになっている。
【００５４】
次に、上記構成の半導体装置の製造方法について、本製造方法を概略断面図にて示す工程図である図２を参照して説明する。
【００５５】
まず、第２及び第３の導体部材５、６を板状のＣｕ合金部材などからパンチングなどにより形成する。その後、第２及び第３の導体部材５、６の外表面全面にＮｉメッキを施す。
【００５６】
また、ヒートシンク３を形成するための板状のＣｕ部材を用意する。そして、このＣｕ部材の表裏両面にＮｉメッキを施す。その後、パンチングなどにより、Ｎｉメッキを施したＣｕ部材からヒートシンク３の大きさのＣｕ部材を形成し、このＣｕ部材をプレスすることにより、ヒートシンク３が完成する。
【００５７】
これにより、ヒートシンク３の外表面のうち、各半導体チップ１、２及び第３の導体部材６と接合する部位はＮｉメッキが施され、それ以外の部位は、パンチングによりメッキされていない部位が露出し、プレスによりメッキが剥がれた状態となる。
【００５８】
続いて、図２（ａ）に示されるように、第２の導体部材５の表面５ａ上にはんだ４を介して各半導体チップ１、２及びコンデンサ１４を接合する。次に、各半導体チップ１、２の表面１ａ、２ａ上にはんだ４を介してヒートシンク３を接合する。
【００５９】
これらの各半導体チップ１、２と第２の導体部材５及びヒートシンク３との接合及び第２の導体部材５とコンデンサ１４との接合に用いられるはんだ４は、比較的融点の高いものを用いており、例えば、Ｓｎ（錫）１０ｗｔ％、Ｐｂ（鉛）９０ｗｔ％よりなる融点が３２０℃であるはんだ（以下、高温はんだという）４を用いることができる。これにより、図２（ａ）に示す状態となり、このものをワーク１０とする。その後、図示していないが、ＩＧＢＴチップ１と制御用端子７とをボンディングワイヤ８により電気的に接続する。
【００６０】
次に、図２（ｂ）に示されるように、第３の導体部材６の裏面６ｂを上にして治具１１上に搭載し、第３の導体部材６の裏面６ｂの所望の位置にはんだ４を配設し、上記図２（ａ）に示すワーク１０を裏返しにして第３の導体部材６上に搭載する。この第３の導体部材６とヒートシンク３及びコンデンサ１４との間のはんだ４は、上記高温はんだ４よりも融点の低いものを用いている。例えば、Ｓｎが９０ｗｔ％以上含有され融点が２４０℃のものを用いることができる。以下、このはんだ４を低温はんだ４という。
【００６１】
さらに、第２の導体部材５の裏面５ｂ上に板状の重り１２を載せる。また、治具１１には、第２及び第３の導体部材５、６間の距離を規定するために一定の高さを持ったスペーサ１３が備えられる。この状態が図２（ｂ）に示す状態である。そして、この状態で加熱炉などに入れ、低温はんだ４のみをリフローさせる。
【００６２】
その結果、重り１２によりワーク１０が加圧され、図２（ｃ）に示されるように、低温はんだ４が押しつぶされ、第３の導体部材６の裏面６ｂと第２の導体部材５の表面５ａとの距離がスペーサ１３の高さになる。これにより、第２の導体部材５と第３の導体部材６の平行度が調整される。
【００６３】
また、各半導体チップ１、２とヒートシンク３とを位置合わせ、つまりＩＧＢＴチップ１のエミッタ電極のみとヒートシンク３とが接合するようにした形状で高温はんだ４により接合し、ヒートシンク３と第３の導体部材６とは低温はんだ４により接合している。そのため、第３の導体部材６を接合する際に、高温はんだ４が溶融することはないため、好適に各半導体チップ１、２とヒートシンク３との接合位置を維持することができる。
【００６４】
因みに、高温はんだ４及び低温はんだ４の融点が、各々３２０℃、２４０℃である場合、低温はんだ４のリフロー温度を２５０℃にすると好適である。
【００６５】
続いて、ポリアミド樹脂を、第２及び第３の導体部材５、６、各半導体チップ１、２、ヒートシンク３及びコンデンサ１４の表面に塗布する。この場合、例えばディッピング（浸漬）により塗布しても良いし、ポリアミド樹脂塗布用のディスペンサのノズルから滴下（または噴霧）することにより塗布しても良い。尚、制御用端子７やボンディングワイヤ８の表面にも、ポリアミド樹脂を塗布しておくことが好ましい。
【００６６】
その後、各部材１〜８、１４を上記図１に示すように樹脂封止することによって半導体装置が完成する。
【００６７】
ここで、この樹脂封止する際に、Ｎｉメッキがヒートシンク３の全面に施されている場合、低温はんだ４と高温はんだ４が所望の部位以外の部位に濡れ広がり、低温はんだ４と高温はんだ４が混合してしまい、その結果、低温はんだ４よりも更に融点の低い共晶はんだが形成され、樹脂９の温度（例えば、１８０℃程度）によりはんだ（共晶はんだ）４が溶融してしまうことがある。
【００６８】
一般に、ヒートシンク３に対してＮｉメッキを施す場合は、各半導体チップ１、２と第３の導体部材６との間に配置する形状にヒートシンク３を成形した後に、ヒートシンク３をメッキ装置に入れてヒートシンク３の外表面にメッキを施す方法が考えられるが、この方法を用いると、ヒートシンク３の外表面全面にメッキが施されてしまう。
【００６９】
そこで、本実施形態では、ヒートシンク３のうち、各半導体チップ１、２及び第３の導体部材６と接合している部位のみにＮｉメッキを施すようにしている。従って、低温はんだ４と高温はんだ４とは、Ｃｕの酸化面を挟んで配置された状態となる。Ｃｕの酸化面とはんだ４との濡れ性は低いため、高温はんだ４あるいは低温はんだ４が所望の接合部以外の部位に濡れ広がって、高温はんだ４と低温はんだ４が混合することを抑制できる。
【００７０】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００７１】
例えば、上記実施形態では、接合部材としては、はんだ４を用いる例について示したが、これに限られるものではなく、その他にＡｇペーストなどを用いることができる。また、各接合部材として必ずしも同一のものを用いなくてもよい。
【００７３】
また、半導体チップ１、２と第１の導体部材３との高さとコンデンサ１４の高さを均一にするために、以下のような構成にしてもよい。例えば、半導体チップ１、２と第１の導体部材３との高さよりもコンデンサ１４の高さの方が低い場合には、コンデンサ１４と第２の導体部材５及び第３の導体部材６との間に、高さ調整用の導体部材を設けることが考えられる。また、コンデンサ１４の高さよりも半導体チップ１、２と第１の導体部材３との高さの方が低い場合には、第２の導体部材５または第３の導体部材６の少なくともどちらか一方におけるコンデンサ１４が搭載される領域に凹部を設け、この凹部にコンデンサ１４を搭載することが考えられる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の概略断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程図である。
【図３】従来技術の半導体装置の概略断面図である。
【図４】サージ電圧の発生を説明するための回路図である。
【符号の説明】
１…ＩＧＢＴチップ（半導体チップ）、
２…ＦＷＤチップ（半導体チップ）
３…ヒートシンク（第１の導体部材）、
４…はんだ（接合部材）、
５…第２の導体部材、
６…第３の導体部材、
１ａ、２ａ、３ａ、５ａ、６ａ…各部材の表面、
１ｂ、２ｂ、３ｂ、５ｂ、６ｂ…各部材の裏面、
７…制御用端子、
８…ボンディングワイヤ、
９…樹脂（封止部材）、
１０…ワーク、
１２…重り、
１３…スペーサ、
１４…コンデンサ。
【発明の属する技術分野】
本発明は、半導体チップがその両面に設けられた導体部材により狭持された構造を有する半導体装置に関する。
【０００２】
【従来技術】
半導体チップの表裏両面から放熱するとともに表裏両面に電流を流す構成の半導体装置として、図３に示す概略断面図のような構成が考えられる。
【０００３】
図３に示されるように、この半導体装置は、２つの半導体チップ１０１、１０２を並列接続しつつ、第１の導体部材１０３及び第３の導体部材１０６と第２の導体部材１０５との間に、これら２つの半導体チップ１０１、１０２を狭持して、第２の導体部材１０５と第３の導体部材１０６との間を樹脂１０９でモールドしたものである。
【０００４】
そして、２つの半導体チップとしては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１０１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）１０２とを用いている。
【０００５】
また、上記第１の導体部材１０３は、半導体チップ１０１、１０２の素子形成面（表面）１０１ａ、１０２ａにそれぞれ配置されている。
【０００６】
尚、この第１の導体部材１０３のうち、ＩＧＢＴチップ１０１の表面１０１ａに配置された第１の導体部材１０３は、後述するボンディングワイヤ１０８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ１０２の表面１０２ａに配置された第１の導体部材１０３は、後述する第３の導体部材１０６が傾かないように高さを調整するために設けられている。
【０００７】
また、上記第２の導体部材１０５は、ＩＧＢＴチップ１０１の裏面１０１ｂ（コレクタ）及びＦＷＤチップ１０２の裏面１０２ｂ（カソード）に接続されており、上記第３の導体部材１０６は、ＩＧＢＴチップ１０１の表面１０１ａ（エミッタ）及びＦＷＤチップ１０２の表面１０２ａ（アノード）に接続されている。
【０００８】
これらの第１〜第３の導体部材１０３、１０５、１０６は、半導体チップ１０１、１０２からの放熱を行うと同時に、半導体チップ１０１、１０２との電気的な経路となっている。
【０００９】
従って、放熱性を確保し電気抵抗を小さくするために、半導体チップ１０１、１０２と第１〜第３の導体部材１０３、１０５、１０６とは、はんだなどの電気伝導性及び熱伝導性を有する接合部材１０４により接合されている。
【００１０】
また、図示しないが、ＩＧＢＴチップ１０１の表面１０１ａの所望の位置に形成されたゲート電極は、ボンディングワイヤ１０８により制御用端子１０７に電気的に接続されている。
【００１１】
そして、第２及び第３の導体部材１０５、１０６のうちの半導体チップ１０１、１０２又は第１の導体部材１０３と接合されている面とは反対側の面１０５ｂ、１０６ａが露出するようにして、半導体チップ１０１、１０２、第１〜第３の導体部材１０３、１０５、１０６、制御用端子１０７及びボンディングワイヤ１０８が封止部材１０９により封止されている。
【００１２】
さらに、第２及び第３の導体部材１０５、１０６のうちの封止部材１０９から露出した部位を冷却部材（図示せず）などに当接させて、半導体チップ１０１、１０２からの放熱を促進している。
【００１３】
【発明が解決しようとする課題】
ここで、上記従来技術のような半導体装置においては、ＩＧＢＴチップ１０１がオンオフ動作することによりＦＷＤチップ１０２から発生するサージ電圧が、半導体装置と外部とを接続するために設けられた配線に乗ってしまい、それによって、半導体装置の外部にサージ電圧が輻射され、周辺電子装置の誤作動やラジオの受信障害を誘引することが懸念される。
【００１４】
ここで、このサージ電圧について図４を用いて具体的に説明する。
【００１５】
まず、ＩＧＢＴチップ１０１のコレクタ―エミッタ間に電源（Ｖｃｃ）１１０から電圧が印加された状態で、ＩＧＢＴチップ１０１にゲート電圧が印加されるとＩＧＢＴチップ１０１はオン状態となり、図中▲１▼のように電流が流れる。
【００１６】
続いて、ＩＧＢＴチップ１０１のゲート電圧を低下させてＩＧＢＴチップ１０１をオフ状態にすると、負荷インダンスタンスの影響により、図中▲２▼のように電流が流れ、ＦＷＤチップ１０２はオン状態になる。
【００１７】
続いて、ＩＧＢＴチップ１０１にゲート電圧を印加してＩＧＢＴチップ１０１をオン状態にさせると、図中▲３▼−１のように電流が流れるが、オン状態のＦＷＤチップ１０２は逆バイアス状態になるため、ＦＷＤチップ１０２の内部に空乏層が広がり、図中▲３▼―２のように蓄積していたキャリアの放出が行われることにより、図中▲３▼のように電流が流れる。
【００１８】
この際に、ＦＷＤチップ１０２からＩＧＢＴチップ１０１に逆方向電流が流れることによって、浮遊インダクタンス成分１１１によりＦＷＤチップ１０２からサージ電圧が発生する。
【００１９】
そこで、本発明の目的は、上記問題点に鑑み、サージ電圧を抑制した半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
請求項１に記載の半導体装置は、一方の導体部材と、この導体部材の上に接続された半導体チップと、この半導体チップの上に接続された他方の導体部材とを備え、２つの導体部材により半導体チップを狭持しつつ、半導体チップに形成された素子と２つの導体部材とを各々電気的に接続した半導体装置において、半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されており、複数の半導体チップとして、少なくともＩＧＢＴチップと還流用ダイオードとを用いたものであって、２つの導体部材の間、且つ、ＩＧＢＴチップと還流用ダイオードとの間に介在されるとともに、ＩＧＢＴチップ及び還流用ダイオードに対して、２つの導体部材を介して並列に接続されたコンデンサを設けたことを特徴としている。
【００２１】
請求項１に記載の発明によれば、半導体チップから発生したサージ電圧をコンデンサによって吸収することができるため、サージ電圧が半導体装置の外部に輻射することを防止でき、周辺電子装置の誤作動やラジオの受信障害を防止することができる。
【００２２】
請求項２に記載の半導体装置は、半導体チップと一方の導体部材との間または半導体チップと他方の導体部材との間の少なくともどちらか一方には電極ブロックが設けられていることを特徴としている。
【００２３】
コンデンサと半導体チップの高さが異なると、コンデンサ及び半導体チップの両面に設けられる放熱板が傾いてしまうことが考えられるが、請求項２に記載の発明によれば、半導体チップと電極ブロックの高さとコンデンサの高さが同じになるように電極ブロックの高さを調整することにより、放熱板の傾きを防止することができる。
【００２４】
請求項３に記載の半導体装置は、２つの放熱板の間を樹脂で封止したことを特徴としている。
【００２５】
請求項３に記載の発明によれば、２つの放熱板の間を樹脂で封止したことによって、樹脂で半導体チップ及びコンデンサと放熱板を互いに拘束することができるため、両者の接合部のストレスを緩和することができる。また、半導体チップ、コンデンサ及び放熱板を外部環境から保護することができる。
【００２６】
請求項４に記載の半導体装置は、コンデンサは、半田を介して２つの導体部材と電気的に接続されていることを特徴としている。
【００２８】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を、図面に従って説明する。
【００２９】
図１には、本発明の一実施形態に係る半導体装置の概略断面図を示す。
【００３０】
この図１に示されるように、本実施形態の半導体装置は、２つの半導体チップ１、２を並列接続しつつ、第１の導体部材３及び第３の導体部材６と第２の導体部材５との間に各半導体チップ１、２を狭持して、第２の導体部材５と第３の導体部材６との間を樹脂９でモールドしたものである。
【００３１】
そして、本実施形態では、半導体チップとして、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）２とを用いている。尚、これらの半導体チップ１、２は、主としてシリコンからなり、厚みは０．５ｍｍ程度である。
【００３２】
以下、各半導体チップ１、２の外表面のうち、素子形成面側の面を表面１ａ、２ａといい、この表面１ａ、２ａとは反対側の面を裏面１ｂ、２ｂという。尚、図示しないが、ＩＧＢＴチップ１の表面１ａにはエミッタ電極、ゲート電極が形成されており、裏面１ｂにはコレクタ電極が形成されている。
【００３３】
各半導体チップ１、２の表面１ａ、２ａには、第１の導体部材としてのヒートシンク３の裏面３ｂが電気伝導性を有する接合部材としてのはんだ４を介して接合されている。
【００３４】
尚、このヒートシンク３のうち、ＩＧＢＴチップ１の表面１ａに配置されたヒートシンク３は、後述するボンディングワイヤ８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ２の表面２ａに配置されたヒートシンク３は、後述する第３の導体部材６が傾かないように高さを調整するために設けられている。
【００３５】
また、このヒートシンク３のうち、ＩＧＢＴチップ１とヒートシンク３との接合面積は、ＩＧＢＴチップ１のエミッタ電極とほぼ同じ大きさになっている。ここで、ほぼ同じ大きさとは、エミッタ電極と可能な限り大きな面積で接合し、且つＩＧＢＴチップ１のエミッタ電極の外側に形成されヒートシンク３とは電気的に接続したくない部位とは接合されないようにすることを示す。ここで、ヒートシンク３とは電気的に接続したくない部位とは、ＩＧＢＴチップ１の表面１ａにおいて、ヒートシンク３と接触すると、ヒートシンク３を介してエミッタ電極と同電位になってしまい不具合を生じる部位のことを示す。
【００３６】
従って、ＩＧＢＴチップ１とヒートシンク３との接合面積を、ＩＧＢＴチップ１のエミッタ電極とほぼ同じ大きさにすることにより、好適にＩＧＢＴチップ１とヒートシンク３とを接合することができる。
【００３７】
また、各半導体チップ１、２の裏面１ｂ、２ｂには、電気伝導性を有する接合部材としてのはんだ４を介して、第２の導体部材５の表面５ａが接合（電気的に接続）されており、ヒートシンク３の裏面３ｂとは反対側の面である表面３ａには、電気伝導性を有する接合部材としてのはんだ４を介して、第３の導体部材６の裏面が接合（電気的に接続）されている。
【００３８】
ヒートシンク３としては、電気導電性を有する金属部材を用いることができ、本実施形態では、ヒートシンク３としてＣｕを用いており、第２及び第３の導体部材５、６としてＣｕ合金を用いている。
【００３９】
また、ヒートシンク３のうち、各半導体チップ１、２及び第３の導体部材６と接合されている部分には、はんだ４の濡れ性を良くするためにＮｉメッキなどの表面処理が施されており、それ以外の外表面、つまり後述の封止部材と接触している部位は酸化されている。また、第２及び第３の導体部材５、６の外表面は全面がＮｉメッキされている。
【００４０】
また、第２の導体部材５と第３の導体部材６との間には、はんだ４を介して、各半導体チップ１、２の素子に対して並列に接続されたコンデンサ１４が設けられている。
【００４１】
また、図示しないが、ＩＧＢＴチップ１の表面１ａの所望の位置に形成されたゲート電極は、ボンディングワイヤ８により制御用端子７と電気的に接続されている。
【００４２】
そして、各半導体チップ１、２、ヒートシンク３、コンデンサ１４、第２の導体部材５の表面５ａ、第３の導体部材６の裏面６ｂ、ボンディングワイヤ８、及び制御用端子７の一部が、一括して封止部材としての樹脂９により封止されている。
【００４３】
これにより、第２の導体部材５の裏面５ｂと第３の導体部材６の表面６ａ、及び制御用端子７の一部が露出した状態で各部材１〜８、１４が封止された構成となっている。この樹脂９としては、例えば、エポキシ系モールド樹脂を用いることができる。尚、この場合、各部材１〜８、１４を樹脂９でモールドするに当たっては、上下型からなる成形型（図示しない）を使用している。
【００４４】
また、樹脂９と第２及び第３の導体部材５、６との密着力、樹脂９と各半導体チップ１、２との密着力、並びに、樹脂９とヒートシンク３との密着力、樹脂９とコンデンサ１４との密着力を強くするために、上記樹脂９をモールドする前に、ポリアミド樹脂などのコーティング樹脂（図示しない）を、第２及び第３の導体部材５、６、各半導体チップ１、２、ヒートシンク３及びコンデンサ１４の表面に塗布しておくことが好ましい。
【００４５】
尚、図１に図示しない位置において、第２の導体部材５、第３の導体部材６は樹脂９を図面横方向に貫通して延在する端子領域を有しており、各々コレクタ端子、エミッタ端子を構成している。
【００４６】
このようにして、本実施形態の半導体装置が構成されており、この半導体装置では、各半導体チップ１、２からの発熱を、熱伝導性にも優れたはんだ４を介してヒートシンク３と第２及び第３の導体部材５、６に伝え、第２の導体部材５の裏面５ｂ及び第３の導体部材６の表面６ａから放熱を行うことができるようになっている。
【００４７】
さらに、第２及び第３の導体部材５、６のうちの封止部材９から露出した部位を冷却部材（図示せず）などに当接させて、半導体チップ１、２からの放熱を促進している。
【００４８】
このように、本実施形態では、第２の導体部材５と第３の導体部材６との間に介在されるとともに、ＦＷＤチップ２の素子に対して並列に接続されたコンデンサ１４を、樹脂９によってＦＷＤチップ２などと一体的にモールドしている。
【００４９】
それにより、ＦＷＤチップ２から発生したサージ電圧をコンデンサ１４によって吸収することができるため、コンデンサ１４とＦＷＤチップ２とを接続するために設けられた配線に乗って半導体装置の外部に輻射することを防止でき、周辺電子装置の誤作動やラジオの受信障害を防止することができる。
【００５０】
また、本実施形態のように、コンデンサ１４をＦＷＤチップ２などと一体的にモールドしたことにより、コンデンサ１４とＦＷＤチップ２とを接続するための配線を短くすることができる。
【００５１】
それによって、配線における配線インダクタンスを小さくすることができるため、サージ電圧の輻射量を低減することができる。
【００５２】
このように、本実施形態によれば、ＦＷＤチップ２から発生したサージ電圧が配線に乗って半導体装置の外部に輻射することを防止できるとともに、コンデンサ１４とＦＷＤチップ２とを接続するための配線における配線長及び配線インダクタンスを小さくすることができるため、それによって、ＦＷＤチップ２から発生したサージ電圧を効果的に抑制することができる。
【００５３】
さらに、本実施形態によれば、コンデンサ１４からの発熱を、熱伝導性にも優れたはんだ４を介して第２及び第３の導体部材５、６に伝え、第２の導体部材５の裏面５ｂ及び第３の導体部材６の表面６ａから放熱を行うことができるようになっている。
【００５４】
次に、上記構成の半導体装置の製造方法について、本製造方法を概略断面図にて示す工程図である図２を参照して説明する。
【００５５】
まず、第２及び第３の導体部材５、６を板状のＣｕ合金部材などからパンチングなどにより形成する。その後、第２及び第３の導体部材５、６の外表面全面にＮｉメッキを施す。
【００５６】
また、ヒートシンク３を形成するための板状のＣｕ部材を用意する。そして、このＣｕ部材の表裏両面にＮｉメッキを施す。その後、パンチングなどにより、Ｎｉメッキを施したＣｕ部材からヒートシンク３の大きさのＣｕ部材を形成し、このＣｕ部材をプレスすることにより、ヒートシンク３が完成する。
【００５７】
これにより、ヒートシンク３の外表面のうち、各半導体チップ１、２及び第３の導体部材６と接合する部位はＮｉメッキが施され、それ以外の部位は、パンチングによりメッキされていない部位が露出し、プレスによりメッキが剥がれた状態となる。
【００５８】
続いて、図２（ａ）に示されるように、第２の導体部材５の表面５ａ上にはんだ４を介して各半導体チップ１、２及びコンデンサ１４を接合する。次に、各半導体チップ１、２の表面１ａ、２ａ上にはんだ４を介してヒートシンク３を接合する。
【００５９】
これらの各半導体チップ１、２と第２の導体部材５及びヒートシンク３との接合及び第２の導体部材５とコンデンサ１４との接合に用いられるはんだ４は、比較的融点の高いものを用いており、例えば、Ｓｎ（錫）１０ｗｔ％、Ｐｂ（鉛）９０ｗｔ％よりなる融点が３２０℃であるはんだ（以下、高温はんだという）４を用いることができる。これにより、図２（ａ）に示す状態となり、このものをワーク１０とする。その後、図示していないが、ＩＧＢＴチップ１と制御用端子７とをボンディングワイヤ８により電気的に接続する。
【００６０】
次に、図２（ｂ）に示されるように、第３の導体部材６の裏面６ｂを上にして治具１１上に搭載し、第３の導体部材６の裏面６ｂの所望の位置にはんだ４を配設し、上記図２（ａ）に示すワーク１０を裏返しにして第３の導体部材６上に搭載する。この第３の導体部材６とヒートシンク３及びコンデンサ１４との間のはんだ４は、上記高温はんだ４よりも融点の低いものを用いている。例えば、Ｓｎが９０ｗｔ％以上含有され融点が２４０℃のものを用いることができる。以下、このはんだ４を低温はんだ４という。
【００６１】
さらに、第２の導体部材５の裏面５ｂ上に板状の重り１２を載せる。また、治具１１には、第２及び第３の導体部材５、６間の距離を規定するために一定の高さを持ったスペーサ１３が備えられる。この状態が図２（ｂ）に示す状態である。そして、この状態で加熱炉などに入れ、低温はんだ４のみをリフローさせる。
【００６２】
その結果、重り１２によりワーク１０が加圧され、図２（ｃ）に示されるように、低温はんだ４が押しつぶされ、第３の導体部材６の裏面６ｂと第２の導体部材５の表面５ａとの距離がスペーサ１３の高さになる。これにより、第２の導体部材５と第３の導体部材６の平行度が調整される。
【００６３】
また、各半導体チップ１、２とヒートシンク３とを位置合わせ、つまりＩＧＢＴチップ１のエミッタ電極のみとヒートシンク３とが接合するようにした形状で高温はんだ４により接合し、ヒートシンク３と第３の導体部材６とは低温はんだ４により接合している。そのため、第３の導体部材６を接合する際に、高温はんだ４が溶融することはないため、好適に各半導体チップ１、２とヒートシンク３との接合位置を維持することができる。
【００６４】
因みに、高温はんだ４及び低温はんだ４の融点が、各々３２０℃、２４０℃である場合、低温はんだ４のリフロー温度を２５０℃にすると好適である。
【００６５】
続いて、ポリアミド樹脂を、第２及び第３の導体部材５、６、各半導体チップ１、２、ヒートシンク３及びコンデンサ１４の表面に塗布する。この場合、例えばディッピング（浸漬）により塗布しても良いし、ポリアミド樹脂塗布用のディスペンサのノズルから滴下（または噴霧）することにより塗布しても良い。尚、制御用端子７やボンディングワイヤ８の表面にも、ポリアミド樹脂を塗布しておくことが好ましい。
【００６６】
その後、各部材１〜８、１４を上記図１に示すように樹脂封止することによって半導体装置が完成する。
【００６７】
ここで、この樹脂封止する際に、Ｎｉメッキがヒートシンク３の全面に施されている場合、低温はんだ４と高温はんだ４が所望の部位以外の部位に濡れ広がり、低温はんだ４と高温はんだ４が混合してしまい、その結果、低温はんだ４よりも更に融点の低い共晶はんだが形成され、樹脂９の温度（例えば、１８０℃程度）によりはんだ（共晶はんだ）４が溶融してしまうことがある。
【００６８】
一般に、ヒートシンク３に対してＮｉメッキを施す場合は、各半導体チップ１、２と第３の導体部材６との間に配置する形状にヒートシンク３を成形した後に、ヒートシンク３をメッキ装置に入れてヒートシンク３の外表面にメッキを施す方法が考えられるが、この方法を用いると、ヒートシンク３の外表面全面にメッキが施されてしまう。
【００６９】
そこで、本実施形態では、ヒートシンク３のうち、各半導体チップ１、２及び第３の導体部材６と接合している部位のみにＮｉメッキを施すようにしている。従って、低温はんだ４と高温はんだ４とは、Ｃｕの酸化面を挟んで配置された状態となる。Ｃｕの酸化面とはんだ４との濡れ性は低いため、高温はんだ４あるいは低温はんだ４が所望の接合部以外の部位に濡れ広がって、高温はんだ４と低温はんだ４が混合することを抑制できる。
【００７０】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００７１】
例えば、上記実施形態では、接合部材としては、はんだ４を用いる例について示したが、これに限られるものではなく、その他にＡｇペーストなどを用いることができる。また、各接合部材として必ずしも同一のものを用いなくてもよい。
【００７３】
また、半導体チップ１、２と第１の導体部材３との高さとコンデンサ１４の高さを均一にするために、以下のような構成にしてもよい。例えば、半導体チップ１、２と第１の導体部材３との高さよりもコンデンサ１４の高さの方が低い場合には、コンデンサ１４と第２の導体部材５及び第３の導体部材６との間に、高さ調整用の導体部材を設けることが考えられる。また、コンデンサ１４の高さよりも半導体チップ１、２と第１の導体部材３との高さの方が低い場合には、第２の導体部材５または第３の導体部材６の少なくともどちらか一方におけるコンデンサ１４が搭載される領域に凹部を設け、この凹部にコンデンサ１４を搭載することが考えられる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の概略断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程図である。
【図３】従来技術の半導体装置の概略断面図である。
【図４】サージ電圧の発生を説明するための回路図である。
【符号の説明】
１…ＩＧＢＴチップ（半導体チップ）、
２…ＦＷＤチップ（半導体チップ）
３…ヒートシンク（第１の導体部材）、
４…はんだ（接合部材）、
５…第２の導体部材、
６…第３の導体部材、
１ａ、２ａ、３ａ、５ａ、６ａ…各部材の表面、
１ｂ、２ｂ、３ｂ、５ｂ、６ｂ…各部材の裏面、
７…制御用端子、
８…ボンディングワイヤ、
９…樹脂（封止部材）、
１０…ワーク、
１２…重り、
１３…スペーサ、
１４…コンデンサ。
Claims (4)
- 一方の導体部材と、この導体部材の上に接続された半導体チップと、この半導体チップの上に接続された他方の導体部材とを備え、前記２つの導体部材により前記半導体チップを狭持しつつ、前記半導体チップに形成された素子と前記２つの導体部材とを各々電気的に接続した半導体装置において、
前記半導体チップは、それぞれ並列に接続された複数の半導体チップから構成されており、前記複数の半導体チップとして、少なくともＩＧＢＴチップと還流用ダイオードとを用いたものであって、
前記２つの導体部材の間、且つ、前記ＩＧＢＴチップと前記還流用ダイオードとの間に介在されるとともに、前記ＩＧＢＴチップ及び前記還流用ダイオードに対して、前記２つの導体部材を介して並列に接続されたコンデンサを設けたことを特徴とする半導体装置。 - 前記半導体チップと前記一方の導体部材との間または前記半導体チップと前記他方の導体部材との間の少なくともどちらか一方には電極ブロックが設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記２つの放熱板の間を樹脂で封止したことを特徴とする請求項１または２に記載の半導体装置。
- 前記コンデンサは、半田を介して前記２つの導体部材と電気的に接続されていることを特徴とする請求項１乃至３何れか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002091101A JP3841007B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002091101A JP3841007B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003289129A JP2003289129A (ja) | 2003-10-10 |
| JP3841007B2 true JP3841007B2 (ja) | 2006-11-01 |
Family
ID=29236271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002091101A Expired - Fee Related JP3841007B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3841007B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020152898A1 (ja) * | 2019-01-22 | 2020-07-30 | 株式会社日立製作所 | パワー半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4816214B2 (ja) * | 2006-04-13 | 2011-11-16 | 株式会社デンソー | 半導体装置及びその製造方法 |
| US7999369B2 (en) | 2006-08-29 | 2011-08-16 | Denso Corporation | Power electronic package having two substrates with multiple semiconductor chips and electronic components |
| JP5212088B2 (ja) * | 2008-12-25 | 2013-06-19 | 株式会社デンソー | 半導体モジュール冷却装置 |
| DE102012202765B3 (de) * | 2012-02-23 | 2013-04-18 | Semikron Elektronik Gmbh & Co. Kg | Halbleitermodul |
| JP5915350B2 (ja) * | 2012-04-19 | 2016-05-11 | 富士電機株式会社 | パワー半導体モジュール |
| JP2014072305A (ja) * | 2012-09-28 | 2014-04-21 | Sanken Electric Co Ltd | 半導体モジュールの製造方法、接合装置、半導体モジュール |
| JP5737272B2 (ja) | 2012-11-14 | 2015-06-17 | トヨタ自動車株式会社 | 半導体装置 |
| JP6196931B2 (ja) * | 2014-04-23 | 2017-09-13 | 株式会社豊田中央研究所 | スナバ回路内蔵モジュール |
| JPWO2022210616A1 (ja) * | 2021-03-31 | 2022-10-06 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3630070B2 (ja) * | 2000-03-30 | 2005-03-16 | 株式会社デンソー | 半導体チップおよび半導体装置 |
| JP3826667B2 (ja) * | 2000-04-19 | 2006-09-27 | 株式会社デンソー | 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置 |
-
2002
- 2002-03-28 JP JP2002091101A patent/JP3841007B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020152898A1 (ja) * | 2019-01-22 | 2020-07-30 | 株式会社日立製作所 | パワー半導体装置 |
| JP2020120455A (ja) * | 2019-01-22 | 2020-08-06 | 株式会社日立製作所 | パワー半導体装置 |
| JP7290420B2 (ja) | 2019-01-22 | 2023-06-13 | 株式会社日立製作所 | パワー半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003289129A (ja) | 2003-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297522B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| JP3601432B2 (ja) | 半導体装置 | |
| US6448645B1 (en) | Semiconductor device | |
| JP5241177B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4438489B2 (ja) | 半導体装置 | |
| JP5525024B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3841007B2 (ja) | 半導体装置 | |
| EP1729343B1 (en) | A power semiconductor device | |
| US20200135691A1 (en) | Semiconductor device manufacturing method and soldering support jig | |
| KR102163662B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| JP5899952B2 (ja) | 半導体モジュール | |
| US11637052B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP6054345B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5826234B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20230051389A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| JP2003188318A (ja) | 半導体装置及びその製造方法 | |
| US11756923B2 (en) | High density and durable semiconductor device interconnect | |
| JP7404726B2 (ja) | 半導体装置 | |
| US11069643B2 (en) | Semiconductor device manufacturing method | |
| US20230269868A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20210041425A (ko) | 다층 접합 전력 모듈 및 그 제조 방법 | |
| WO2023036406A1 (en) | Semiconductor package | |
| JP2023038533A (ja) | 半導体装置 | |
| JP2020088030A (ja) | 板はんだおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |