JP2004134623A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004134623A
JP2004134623A JP2002298626A JP2002298626A JP2004134623A JP 2004134623 A JP2004134623 A JP 2004134623A JP 2002298626 A JP2002298626 A JP 2002298626A JP 2002298626 A JP2002298626 A JP 2002298626A JP 2004134623 A JP2004134623 A JP 2004134623A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor
external
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002298626A
Other languages
English (en)
Other versions
JP3761857B2 (ja
Inventor
Yukitaka Hori
保利　幸隆
Katsumi Sato
佐藤　克己
Norihisa Asano
浅野　徳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002298626A priority Critical patent/JP3761857B2/ja
Priority to US10/669,558 priority patent/US7012332B2/en
Publication of JP2004134623A publication Critical patent/JP2004134623A/ja
Application granted granted Critical
Publication of JP3761857B2 publication Critical patent/JP3761857B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】耐熱性の向上を図り半導体チップと外部接続端子との接触抵抗が良好な半導体装置を提供する。
【解決手段】半導体チップ（２０１）と外部電極の接続端部は、ガラスを主成分とする封止部材（２１１）で封止され、半導体チップはワイドギャップの半導体素子からなり、半導体チップの電極板（２０２，　２０３，　２０４）と外部電極（２０５，　２０６，　２０７）の接続端部とが圧接子により圧着接合された。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、炭化ケイ素または窒化ガリウムから成る半導体チップを基板に搭載し、チップ電極の接合を改善した高温動作可能な半導体装置に関する。
【０００２】
【従来の技術】
各種半導体を利用したダイオード、トランジスタ、半導体レーザ、集積回路等の半導体デバイスが種々の分野で広く使用されていが、これらの半導体材料としては、汎用されているケイ素（Ｓｉ）等の単一元素の半導体を用いたものが一般的に使用されていた。
【０００３】
このような半導体デバイスの代表例として、家電機器やスイッチング電源に使用されている従来構成のデスクリートＭＯＳＦＥＴの場合について説明する。
半導体材料として単一元素のケイ素で作成されたＭＯＳＦＥＴチップの表面にはソース電極とゲート電極が形成され、チップ裏面にはドレイン電極が形成されている。このドレイン電極は金属フレーム上に錫を主成分とする半田材により半田付けされ、その後、超音波溶着等により接続された金属ワイヤを介して、ソース電極は外部ソース電極に、ゲート電極は外部ゲート電極に電気的に接続される。次に、半田材の融点より低い温度で硬化するエポキシ樹脂等のモールド樹脂材により、ＭＯＳＦＥＴチップの表面及び金属ワイヤが露出しないように被覆して封止され、その後、樹脂硬化のための熱処理が施される。
【０００４】
このように、半導体チップ材料としては従来から単一元素のケイ素が汎用されているが、単一元素の半導体は熱的および化学的安定性、機械的強度等の耐環境性が低いという問題があった。
【０００５】
近年、耐環境性に優れた半導体材料として、ケイ素（Ｓｉ）等の単一元素の半導体の代わりに、例えば、炭化ケイ素（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）等の化合物半導体を用いたものが開発、実用化されつつある。
【０００６】
例えば、炭化ケイ素からなる半導体の環境温度とショットキー特性に関する技術において、炭化ケイ素半導体が熱に対して安定性があり、高温における素子の使用を可能にする技術が開示されている（例えば、特許文献１参照）。
【０００７】
また、炭化ケイ素からなる半導体が熱的に安定した特性を有し、高温における素子の使用を可能にし、大電力素子への適用を可能とする技術が開示されている（例えば、特許文献２参照）。
【０００８】
このように、炭化ケイ素や窒化ガリウムなどの化合物半導体はケイ素単体の半導体に比べてバンド間のエネルギーギャップが大きいために熱的に安定性が大きく、炭化ケイ素や窒化ガリウム材で作成された半導体デバイスは、１０００ケルビンまでの高温で動作することができ、高密度で配置することができる利点がある。
【０００９】
また、炭化ケイ素や窒化ガリウムは降伏電界がケイ素単体より約１０倍も大きいので、ある電圧阻止能力に必要な空乏層の幅は非常に薄くできる。従って、半導体デバイスの電圧阻止状態において、高電圧が発生する可能性のある条件の下で動作する半導体デバイスにおいては、半導体材料として炭化ケイ素や窒化ガリウムを使用することが望ましい。換言すれば、ある電圧を維持するために必要とするデバイスの厚みは、炭化ケイ素や窒化ガリウムを材料とした半導体デバイスでは、ケイ素単体を材料としたデバイスの厚みより大幅に薄くできる利点がある。
【００１０】
したがって、カソード電極とアノード電極の距離は短くできるので、電極間距離にほぼ比例した電流通電時の電圧降下は小さくなる。即ち、電流通電時に発生する電圧降下による定常損失は小さくできる。この効果により、炭化ケイ素や窒化ガリウムを材料としたダイオードやスイッチングデバイスは、ケイ素単体を材料としたデバイスに比べて、スイッチング動作時の変換損失と上記定常損失を大幅に改善できることが期待される。また、炭化ケイ素等はケイ素単体の場合よりも高温で動作可能であるので、パワースイッチングデバイス等においてヒートシンクなどの素子冷却機構を簡素化できることが期待される。
【００１１】
一方、従来構成の半導体チップを被覆する封止部材の材料はエポキシ等の有機系樹脂であり、約２００°Ｃ以上の温度では組成分解を起こし、これによって発生したイオンなどが半導体チップに付着し、半導体チップの特性を変化させるといった課題があった。また、ある限界温度以上の高温状態にさらされると発火するので、半導体チップが本来もつ耐熱性能を最大限に活かすことができなかった。
【００１２】
これに対して、半導体チップおよびその電極を封止するための部材として、エポキシ樹脂の代わりにガラス材を使用することにより、従来のエポキシ樹脂で封止していた場合の使用可能な温度限界１７０°Ｃを３５０°Ｃ〜４５０°Ｃの高温まで使用可能とする技術が開示されている（例えば、特許文献３参照）。
【００１３】
【特許文献１】
特開２０００−１０６４４４号公報（段落００３４−００４９、図１〜図８）
【特許文献２】
特開昭６４−６５８７０号公報（１ページ目、従来の技術）
【特許文献３】
特開昭６２−２０５６３５号公報（図１〜図４に図示のガラス層４）
【００１４】
【発明が解決しようとする課題】
しかしながら、上述のような従来の半導体デバイスにおいては、単に炭化ケイ素や窒化ガリウムの化合物半導体で作られた半導体デバイスに改善したとしても、ケイ素単体で作られたデバイスよりスイッチング動作時の変換損失と定常損失の二律背反の関係については改善できるものの、大電流を制御するデバイスの場合は発熱量はかなり大きくなる。
【００１５】
また、従来の構成では、半導体チップの電極と外部接続端子との接合を半田付構成としたので、作業工程に手間がかかり、生産性及び製造コストの観点から問題があった。
【００１６】
更には、半導体チップの電極と、外部接続端子との接合部において、半導体チップと外部接続端子との接触不良が起こらないように考慮する必要があり、また、大電流を制御する場合は発熱量が大きくなるので、半導体チップの電極と外部接続端子との接合部において、高い放熱性を有するように構成する必要がある。また、金属線に流れる電流が大きくなった場合、金属線の発熱や金属線の電圧降下が生じるといった問題があり、大型の半導体パワーモジュールを組み立てる場合は金属配線の数量が増加し、配線のために必要な時間が大きくなり、生産効率が低下するといった問題があった。
【００１７】
そこで、炭化ケイ素や窒化ガリウムの化合物半導体で作成された半導体チップがその高温動作可能である本来の特性を活かすには、半導体チップおよびその電極を封止する封止材料を高温耐熱性にするとともに、半導体チップ表面の電極と外部取り出し電極との接合部も高温に耐える構成とすることが必要であり、且つ、上記接合部の構成において放熱効果の高い構成とすることが要請される。
【００１８】
本発明は上記課題を解決するためになされたもので、電流通電時の電圧降下を抑制し、半導体チップの持つ高耐熱性能を最大限に引き出すことができ、小型、軽量化を達成した、信頼性の高い半導体装置を提供することを目的とする。
【００１９】
また、半導体チップ表面の電極と外部取り出し電極接続端子との接合を改良して、作業工程を簡略にし、生産性及び製造コストの向上を図ることを目的とする。
【００２０】
更には、半導体チップ表面の電極と、外部取り出し電極接続端子との接合部において、半導体チップと外部接続端子との接触抵抗を良好にするとともに、半導体チップが高温動作可能である本来の特性を活かすために、半導体チップ表面の電極と外部取り出し電極との接合部も高温に耐える構成とし、且つ、接合部の構成において高い放熱性を実現した半導体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置は、炭化ケイ素または窒化ガリウムからなる半導体チップと、チップ表面の電極等をガラスを主成分とする封止材料で封止し、チップの電極と外部取り出し電極端子部とを圧着または高温ロウ材で一体化することにより放熱性を高めたものである。
【００２２】
本発明の第１の態様に係る半導体装置は、半導体チップと、半導体チップの表主面上の主電極に電気的に接続された外部電極と、半導体チップおよび主電極と前記外部電極との接続端部を、ガラスを主成分とする封止部材で封止した封止構造とを有する半導体装置であって、半導体チップはワイドギャップの半導体素子からなり、主電極の一部と前記外部電極間の接続は、銀を主成分とする高温融着ロー材を介して一体的に接合された構成であり、ガラス封止部材の融点は高温融着ロー材の融点よりも低いことを特徴とする。
【００２３】
本発明の第２の態様に係る半導体装置は、外部電極と電気的に接続された半導体チップと、半導体チップと外部電極の接続端部を、ガラスを主成分とする封止部材で封止した構造とを有する半導体装置であって、半導体チップはワイドギャップの半導体素子からなり、半導体チップと外部電極の接続端部との間が圧着接合されたことを特徴とする。
【００２４】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態について説明する。本発明の実施の形態では、半導体装置として家電機器やスイッチング電源等に使用されるデスクリートＭＯＳＦＥＴの場合を例示して説明しているが、本発明はこれに限定されるものではなく、ＭＥＳＦＥＴ等の他の種々の半導体装置を用いた場合にも適用可能である。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００２５】
（実施の形態１）
図１（ａ）は本発明の実施の形態１に係るＭＯＳＦＥＴを示す上面図であり、図１（ｂ）は図１（ａ）の線Ａ−Ａ’における断面図である。
同図に示すＭＯＳＦＥＴにおいて、参照番号１０１は炭化ケイ素または窒化ガリウム材料で作成されたＭＯＳＦＥＴチップであり、本実施の形態では、半導体チップはワイドギャップの半導体素子からなるチップとした。チップの表面にはソース電極１０２とゲート電極１０３が形成され、裏面にはドレイン電極１０４が形成されている。
【００２６】
このドレイン電極１０４は、外部ドレイン電極を構成する金属フレーム１０７の一端側上面上に高温融点のロー材１０８と一体的にロー付け接合される。このロー材１０８としては例えば銀を主成分とする高温融着材または共晶合金等が用いられ、通常の半田に比べ耐熱性に優れ、通電時に発生する熱を冷却機構（不図示）を介して効果的に外部に放熱する経路の一部を構成している。
【００２７】
ロー付けされた後、外部取り出し電極線となる金属ワイヤ１０９，１１０を超音波溶着等によりワイヤボンディングすることにより、ソース電極１０２は外部ソース電極１０５に、ゲート電極１０３は外部ゲート電極１０６に、それぞれ金属ワイヤ１０９，１１０を介して接続される。このように本実施の形態では、半導体チップ上の電極と外部電極との接続において通常の半田付けを使用しない接続構成としている。
【００２８】
次に、モールド材１１１として５００°Ｃ程度の融点を持つ多成分ガラス等のガラス材１１１を加熱装置（不図示）等により加熱溶融させることにより、ＭＯＳＦＥＴチップ１０１の表面及び金属ワイヤ１０９，１１０が露出しないようにこれらの部材を被覆し、これを徐々に冷却、硬化させて封止処理を行う。このとき、ガラスモールド材１１１の融点（及び硬化点）は上述のロー材１０８の融点（及び硬化点）よりも充分低い温度である。これにより、ＭＯＳＦＥＴは４００°Ｃ程度の高温度状態でも動作可能となる。
【００２９】
このように、本実施の形態によれば、炭化ケイ素または窒化ガリウムからなる半導体チップと、チップ表面の電極等をガラスを主成分とする封止材料で封止し耐熱性を高め、チップのドレイン電極と外部取り出し電極端子部とを高温ロー材で一体化したことにより効果的に放熱を行い、さらに、半導体チップと外部接続端子との接触抵抗を良好にするとともに、半導体チップが高温動作可能である本来の利点を活かすことできる。また、半導体チップをワイドギャップの半導体チップとしたことにより耐熱性を向上させている。
【００３０】
また、半導体チップ表面の電極と外部取り出し電極との接合部も高温ロー材で一体化したことにより、接合部自体も高温に耐える構成となり、且つ、接合部の構成において高い放熱性を実現できる。よって、高耐圧で低損失の利点をもち、さらに小型軽量化を可能にする半導体装置を実現できる。
【００３１】
（実施の形態２）
図２（ａ）は本発明の実施の形態２に係る半導体装置を示す上面図であり、図２（ｂ）は図２（ａ）の線Ｂ−Ｂ’における断面図である。同図に示すＭＯＳＦＥＴにおいて、炭化ケイ素または窒化ガリウムの化合物半導体材料で作成されたＭＯＳＦＥＴチップ２０１の表面にはソース電極２０２とゲート電極２０３が形成され、チップ裏面にはドレイン電極２０４が形成されている。このドレイン電極２０４は外部ドレイン電極を構成する金属フレーム２０７の一端部側の上面に密着して接するように配置されている。
【００３２】
ソース電極２０２上には外部ソース電極２０５の接続端部面２０５ａが後述する荷重付加手段により押圧された状態で接続され、同様に、ゲート電極２０３上には外部ゲート電極２０６の接続端部面２０６ａが荷重付加手段により押圧された状態で接続される。なお、本実施の形態では、実施の形態１の場合と同様に、半導体チップはワイドギャップの半導体素子からなるチップとした。
【００３３】
次に、このような各外部電極をチップ面上の各電極板に密着配置した状態で、５００°Ｃ程度の融点を持つ多成分ガラス材をモールド材２１１として実施の形態１と同様に溶融させることにより、ＭＯＳＦＥＴチップ２０１の表面が露出しないように、外部電極２０５、２０６、２０７の一部である接続端子部分を含めてこれら部材を被覆し封止処理を行う。このように半導体チップの各電極と、外部電極の接続端子とを圧接した状態でガラス材で樹脂封止している。
【００３４】
ガラス材２１１による被覆、封止処理後は、ガラス材の熱収縮作用により、外部ソース電極２０５及び外部ゲート電極２０６に付加した荷重を取り去っても押圧された状態が保持されるので、ＭＯＳＦＥＴのソース２０２、ゲート２０３及びドレイン２０４の各電極は外部電極２０５，２０６及び２０７とそれぞれ電気的接触状態が良好に保持されている。
【００３５】
（実施の形態３）
以下、図３（ａ），（ｂ），（ｃ）を参照して本実施の形態２で説明した半導体装置の製造方法について説明する。図３（ａ），（ｂ），（ｃ）は図２（ｂ）に示す半導体装置の各製造工程を模式的に説明するための断面図であり、同図に示す工程では、ソース電極２０２（またはゲート電極２０３）に外部ソース電極２０５（または外部ゲート電極２０６）の接続端部を押圧する手段として圧接子３１２を用いて荷重をかけることにより、各半導体チップの電極と外部電極接続端子とを電気的に接続状態としている。図３（ａ）は半導体チップと各電極とを圧接子により押圧し、封止樹脂を注入した状態を示し、図３（ｂ）は封止樹脂が完全に硬化した段階で圧接子を抜き去った状態を示し、図３（ｃ）は封止樹脂が完全に硬化する前の半硬化状態で圧接子を抜いた後、封止樹脂が完全に硬化した状態を示す。
【００３６】
即ち、図３（ａ）に示すように、ドレイン外部電極接続端子として機能する金属フレーム２０７の上面上にドレイン電極２０４を介して半導体チップ２０１の下面を当接するように載置する。次に、半導体チップ２０１の上面のソース電極２０２（またはゲート電極２０３）の上面に板状の外部電極接続端子２０５（または２０６）の一端側２０５ａ（２０６ａ）の下面を当接させる。次に、外部電極接続端子２０５（または２０６）の一端側２０５ａ（２０６ａ）の上面を圧接子３１２で圧接し、これらが圧接された状態で少なくとも半導体チップ２０１をガラス材２１１で封止する。好ましくは、半導体チップ２０１とともに、ソース、ゲートおよびドレインの各電極と、上記外部電極接続端子２０５，２０６，２０７の上記一端側も含めてガラス封止材２１１で封止する。封止部材により各電極と外部電極接続端子部も封止されることにより、良好な接続状態が保持されるとともに、機械的強度も向上できる。
【００３７】
次に、図３（ｂ）に示すように、ガラス封止材２１１が完全に硬化した段階で圧接子３１２を抜き去って圧接を解除する。このときガラス封止材２１１内に圧接子３１２の挿入および抜き去りにより孔部３１３が形成され、この孔部３１３は外部電極接続端子２０５（または２０６）の一端側２０５ａ（２０６ａ）の上面部まで達する深さとなる。
【００３８】
または、好ましくは図３（ｃ）に示すように、ガラス封止材２１１が完全に硬化する前の硬化途中の適当な段階で圧接子３１２を抜き去って圧接を解除してもよい。この場合は、ガラス封止材２１１内に圧接子３１２の挿入および抜き去りにより形成された孔部３１３’は、図３（ｂ）の場合よりも浅く形成され、外部電極接続端子２０５（または２０６）の一端側２０５ａ（２０６ａ）の上面部は、ガラス封止材２１１が完全に硬化するにつれて封止材で充填、被覆される。
【００３９】
上記構成により、実施の形態１で使用した金属ワイヤの超音波溶着等を必要とせず、加工が簡単で、電流通電によるワイヤ線の金属疲労のない半導体装置を提供できる。また、圧着部の温度サイクル等による疲労がない高温動作が可能で、且つ、信頼性の高い半導体装置を提供できる。
【００４０】
半導体チップの電極と、外部接続端子との接合を半田レスとしたので、作業工程の省略による、生産性の向上、または、耐熱性の向上を図れるだけでなく、製造コストの低減を図ることができ、更には、半導体チップの電極と、外部接続端子とを圧接した状態で樹脂封止するので、前記半導体チップと前記外部接続端子との接触抵抗も良好な半導体装置を提供できる。
【００４１】
また、チップの電極と外部取り出し電極端子部とを圧着したことにより、放熱性を高めることができる。
【００４２】
また、外部電極取り出し部として金属線を用いないので、大電流を制御する場合でも、金属線の発熱や金属線の電圧降下が生じることがない。
【００４３】
また、大型の半導体パワーモジュールを組み立てる場合でも、金属配線のために必要な時間が削減され、生産効率が向上できる。
【００４４】
また、半導体チップをワイドギャップの半導体チップとしたことにより、耐熱性を更に向上させることができる。
【００４５】
なお、好ましい実施の形態では、半導体チップ面に形成された電極板と外部電極の接続端部面との接続を、圧接子を用いて荷重をかける代わりに、実施の形態１で説明したように、銀を主成分とする高温融着ロー材を介在させて一体的に接合してもよい。
【００４６】
【発明の効果】
以上説明したように、本発明の第１の態様によれば、炭化ケイ素または窒化ガリウムからなる半導体チップと、チップ表面の電極等をガラスを主成分とする封止材料で封止し耐熱性を高め、チップの電極と外部電極端子部とを高温ロウ材で一体化したことにより放熱効果を高め、半導体チップと外部接続端子との接触抵抗を良好にするとともに、半導体チップが高温動作可能である本来の利点を活かすことができる。また、半導体チップをワイドギャップの半導体チップとしたことにより耐熱性を更に向上させることができる。
【００４７】
また、本発明の第２の態様によれば、半導体チップの電極と、外部接続端子との接合を半田レスとしたので、作業工程の省略による、生産性の向上が図れるとともに、耐熱性の高め、製造コストの低減を図ることができ、更には、半導体チップの電極と、外部接続端子との圧接した状態で封止部材で封止するので、半導体チップと外部接続端子との接触抵抗も良好な半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明にかかる１実施の形態の半導体装置を示し、（ａ）は実施の形態１に係る半導体装置を示す上面図であり、（ｂ）は（ａ）の線Ａ−Ａ’における断面図である。
【図２】本発明にかかる他の実施の形態の半導体装置を示し、（ａ）は実施の形態２に係る半導体装置を示す上面図であり、（ｂ）は（ａ）の線Ｂ−Ｂ’における断面図である。
【図３】図２に示す半導体装置の各製造工程を模式的に説明するための断面図であり、（ａ）は半導体チップと各電極とを圧接子により押圧し封止樹脂を注入した状態を示し、（ｂ）は封止樹脂が完全に硬化した段階で圧接子を抜き去った状態を示し、（ｃ）は封止樹脂が完全に硬化する前に圧接子を抜いた場合を示す。
【符号の説明】
１０１，２０１　半導体チップ、　　１０２，２０２　ソース電極、　　１０３，２０３　ゲート電極、　　１０４，２０４　ドレイン電極、
１０５，２０５　外部ソース電極、　　１０６，２０６　外部ゲート電極、１０７，２０７　金属フレーム、　　１０８　高融点ロー材、　　１０９，１１０　金属ワイヤ、　　１１１，２１１　封止部材、　　２０５ａ，２０６ａ外部電極の接続端子部。

Claims (2)

  1. 半導体チップと、前記半導体チップの表主面上の主電極に電気的に接続された外部電極と、前記半導体チップおよび前記主電極と前記外部電極との接続端部を、ガラスを主成分とする封止部材で封止した封止構造とを有する半導体装置であって、
    前記半導体チップはワイドギャップの半導体素子からなり、
    前記主電極の一部と前記外部電極間の接続は、銀を主成分とする高温融着ロー材を介して一体的に接合された構成であり、
    前記ガラス封止部材の融点は前記高温融着ロー材の融点よりも低いことを特徴とする半導体装置。
  2. 外部電極と電気的に接続された半導体チップと、前記半導体チップと前記外部電極の接続端部を、ガラスを主成分とする封止部材で封止した構造とを有する半導体装置であって、
    前記半導体チップはワイドギャップの半導体素子からなり、
    前記半導体チップと前記外部電極の接続端部との間が圧着接合されたことを特徴とする半導体装置。
JP2002298626A 2002-10-11 2002-10-11 半導体装置 Expired - Lifetime JP3761857B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002298626A JP3761857B2 (ja) 2002-10-11 2002-10-11 半導体装置
US10/669,558 US7012332B2 (en) 2002-10-11 2003-09-25 Semiconductor device having sealing structure for wide gap type semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002298626A JP3761857B2 (ja) 2002-10-11 2002-10-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2004134623A true JP2004134623A (ja) 2004-04-30
JP3761857B2 JP3761857B2 (ja) 2006-03-29

Family

ID=32064221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002298626A Expired - Lifetime JP3761857B2 (ja) 2002-10-11 2002-10-11 半導体装置

Country Status (2)

Country Link
US (1) US7012332B2 (ja)
JP (1) JP3761857B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038644A1 (ja) * 2004-10-06 2006-04-13 The Kansai Electric Power Co., Inc. 樹脂で被覆した高耐電圧半導体装置及びその製造方法
JP2006319213A (ja) * 2005-05-13 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP2007200982A (ja) * 2006-01-24 2007-08-09 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2010016679A (ja) * 2008-07-04 2010-01-21 Audio Technica Corp コンデンサマイクロホンユニットおよびその製造方法
JP2012227438A (ja) * 2011-04-21 2012-11-15 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP6006895B1 (ja) * 2016-02-16 2016-10-12 有限会社 ナプラ 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310844A (ja) * 2004-04-16 2005-11-04 Toshiba Corp パワー半導体モジュール
DE102005024321B8 (de) * 2005-05-27 2012-10-04 Infineon Technologies Ag Absicherungsschaltung
US7589420B2 (en) * 2006-06-06 2009-09-15 Hewlett-Packard Development Company, L.P. Print head with reduced bonding stress and method
JP5376982B2 (ja) 2008-06-30 2013-12-25 キヤノン株式会社 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
DE102012222679A1 (de) * 2012-12-10 2014-06-12 Robert Bosch Gmbh Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
US11328973B2 (en) * 2020-06-26 2022-05-10 General Electric Company Power semiconductor devices with high temperature electrical insulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205635A (ja) 1986-03-06 1987-09-10 Sharp Corp ハイブリツド集積回路の製造方法
JPS6465870A (en) 1987-09-07 1989-03-13 Sharp Kk Semiconductor element of silicon carbide
JPH05144853A (ja) 1991-10-23 1993-06-11 Oki Electric Ind Co Ltd 半導体チツプのダイボンデイング方法
JPH08102553A (ja) 1994-09-30 1996-04-16 Rohm Co Ltd 素子封止型発光デバイス
US6140906A (en) * 1996-11-08 2000-10-31 Tdk Corporation Resistive temperature sensor and manufacturing method therefor
JP2000106444A (ja) 1998-07-31 2000-04-11 Sanyo Electric Co Ltd ショットキー電極、ショットキー電極の形成方法、半導体素子、及び半導体素子の製造方法
JP2001024004A (ja) 1999-07-05 2001-01-26 Rohm Co Ltd Ｌｅｄチップの取付構造
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038644A1 (ja) * 2004-10-06 2006-04-13 The Kansai Electric Power Co., Inc. 樹脂で被覆した高耐電圧半導体装置及びその製造方法
JP2006108437A (ja) * 2004-10-06 2006-04-20 Kansai Electric Power Co Inc:The 樹脂で被覆した高耐電圧半導体装置及びその製造方法
JP4596875B2 (ja) * 2004-10-06 2010-12-15 関西電力株式会社 樹脂で被覆した高耐電圧半導体装置及びその製造方法
JP2006319213A (ja) * 2005-05-13 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP2007200982A (ja) * 2006-01-24 2007-08-09 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2010016679A (ja) * 2008-07-04 2010-01-21 Audio Technica Corp コンデンサマイクロホンユニットおよびその製造方法
JP2012227438A (ja) * 2011-04-21 2012-11-15 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP6006895B1 (ja) * 2016-02-16 2016-10-12 有限会社 ナプラ 半導体装置
KR101745294B1 (ko) 2016-02-16 2017-06-08 유겐가이샤 나프라 반도체 장치
US9735074B1 (en) 2016-02-16 2017-08-15 Napra Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3761857B2 (ja) 2006-03-29
US20040070059A1 (en) 2004-04-15
US7012332B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
JP6234630B2 (ja) パワーモジュール
US10727163B2 (en) Semiconductor device
JP3601432B2 (ja) 半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
JP3761857B2 (ja) 半導体装置
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
JP2001291823A (ja) 半導体装置
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP5023604B2 (ja) 半導体装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP5899952B2 (ja) 半導体モジュール
JP2017174927A (ja) パワーモジュール及びその製造方法
US10475721B2 (en) Power semiconductor device and method for manufacturing same
JP4096741B2 (ja) 半導体装置
JP2000082721A (ja) 半導体装置の製造方法
CN111354709A (zh) 半导体装置及其制造方法
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP7097933B2 (ja) 半導体装置の製造方法
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP4283137B2 (ja) 半導体装置
JP2015167171A (ja) 半導体装置
JP2022165251A (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
JP2023162108A (ja) 樹脂封止型半導体装置及び電力変換装置
JP2023054418A (ja) 電力用半導体装置及びその製造方法
JP2002124613A (ja) パワーｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3761857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term