WO2006038644A1 - 樹脂で被覆した高耐電圧半導体装置及びその製造方法 - Google Patents

樹脂で被覆した高耐電圧半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2006038644A1
WO2006038644A1 PCT/JP2005/018420 JP2005018420W WO2006038644A1 WO 2006038644 A1 WO2006038644 A1 WO 2006038644A1 JP 2005018420 W JP2005018420 W JP 2005018420W WO 2006038644 A1 WO2006038644 A1 WO 2006038644A1
Authority
WO
WIPO (PCT)
Prior art keywords
withstand voltage
high withstand
resin
siloxane
electrodes
Prior art date
Application number
PCT/JP2005/018420
Other languages
English (en)
French (fr)
Inventor
Shinichi Okada
Yoshitaka Sugawara
Katsunori Asano
Daisuke Takayama
Yoshikazu Shoji
Tadashi Janado
Takashi Sueyoshi
Ken-Ichiro Hiwatari
Original Assignee
The Kansai Electric Power Co., Inc.
Adeka Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by The Kansai Electric Power Co., Inc., Adeka Corporation filed Critical The Kansai Electric Power Co., Inc.
Priority to EP05790544A priority Critical patent/EP1801873A1/en
Priority to US11/664,586 priority patent/US20070262472A1/en
Publication of WO2006038644A1 publication Critical patent/WO2006038644A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device in which a high withstand voltage semiconductor element is covered with a resin to increase the withstand voltage.
  • Wide-gap semiconductor materials such as silicon carbide (hereinafter referred to as SiC) have superior physical properties such as a larger energy gap and a breakdown electric field strength that is about an order of magnitude higher than silicon (hereinafter referred to as Si). It has attracted attention as a semiconductor material suitable for use in a semiconductor device having characteristics and high heat resistance and high withstand voltage.
  • a SiC semiconductor element having a high reverse withstand voltage is housed in a metal knocker.
  • the package is filled with an insulating gas such as sulfur hexafluoride gas.
  • Sulfur hexafluoride gas is currently the best insulating gas as an insulating gas, but it contains fluorine, which is a cause of ozone layer destruction, so avoid using it from the perspective of preventing global warming There is a need.
  • a synthetic polymer compound containing polymethylphenol siloxane having a linear structure of siloxane (Si—O—Si conjugate) can be used.
  • a method of covering a semiconductor element with a synthetic polymer compound (which is generally called silicon rubber) or a synthetic polymer compound containing a polysiloxane having a siloxane bridge structure are used. These synthetic polymer compounds are applied so as to cover the entire semiconductor element (semiconductor chip) in a high-viscosity liquid state, and are cured by heating to room temperature or a temperature of about 100 ° C. to 200 ° C. Thereby, a relatively high insulating property can be maintained.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-356617
  • Patent Document 2 JP 2000-198930 A
  • a reverse voltage of 3 kV to 5 kV is applied between the anode electrode and the force sword electrode.
  • a large leakage current of 8 ⁇ A such as 2 ⁇
  • the leakage current which was 1 ⁇ at room temperature as shown by curve a, increases to 2 A as shown by curve b when the temperature of the semiconductor device is 200 ° C.
  • An object of the present invention is to provide a semiconductor device having a high withstand voltage in which a semiconductor element constituting the semiconductor device is covered with a substance having a high withstand voltage.
  • the high withstand voltage semiconductor device of the present invention includes at least two high withstand voltage semiconductor elements each having a high withstand voltage and a first connected to one of the at least two electrodes.
  • a lead wire, a second lead wire connected to the other of the at least two electrodes, and a connection portion of the high voltage semiconductor element, the electrode and the first and second lead wires with the electrode A resin coating material is applied so as to cover the vicinity, and is cured while applying a predetermined DC voltage to the first and second lead wires.
  • an electric field is applied to the uncured resin by applying a DC voltage between at least two electrodes covered with the uncured resin.
  • the orientation of the uncured resin molecules is aligned in the direction of the electric field, and the alignment direction is aligned.
  • a method of manufacturing a high withstand voltage semiconductor device includes a high withstand voltage semiconductor element provided with at least two electrodes requiring high withstand voltage between each other, and a first connected to one of the at least two electrodes.
  • a first lead wire and a second lead wire connected to the other of the at least two electrodes, the high withstand voltage semiconductor element, the electrode, and the electrode of the first and second lead wires.
  • a step of applying a resin so as to cover the vicinity of the connection part and a step of curing the resin while applying a predetermined DC voltage to the first and second lead wires. The cured polymer compound softens when heated.
  • the molecules of the polymer compound are aligned in a certain direction.
  • the orientation direction of the molecules is fixed in a certain direction.
  • the resistance of the polymer compound is kept at the maximum value.
  • a method of manufacturing a high withstand voltage semiconductor device includes a high withstand voltage semiconductor element including at least two electrodes that require high withstand voltage between each other, and one of the at least two electrodes. And a second lead wire connected to the other of the at least two electrodes, the high withstand voltage semiconductor element, the electrode, and the first and second electrodes.
  • a resin is applied so as to cover a semiconductor element, and the resin is cured while applying a predetermined reverse voltage between at least two electrodes that require a high withstand voltage of the semiconductor element.
  • the reverse voltage resistance between the at least two electrodes can be increased.
  • the effect similar to the above can be obtained by heating the resin while applying a predetermined reverse voltage between the two electrodes after curing.
  • FIG. 1 is a cross-sectional view of a high withstand voltage SiC diode device according to a first embodiment of the present invention.
  • FIG. 2 shows a circuit in a method of manufacturing a high withstand voltage SiC diode device according to the first embodiment of the present invention.
  • FIG. 3 is a graph showing measurement results of the high withstand voltage SiC diode device according to the first embodiment of the present invention in comparison with the conventional example.
  • FIG. 4 is a graph showing the relationship between the applied reverse voltage and the leakage current measured by changing the temperature of the SiC diode device of the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of another example of a high withstand voltage SiC diode device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a high withstand voltage SiC diode device of still another example of the first embodiment of the present invention.
  • FIG. 7 shows a high withstand voltage SiC diode device of still another example of the first embodiment of the present invention.
  • Sectional view [Fig. 8] A graph showing the relationship between the time of high-temperature voltage application and the leakage current of the high withstand voltage SiC diode device of the second embodiment of the present invention.
  • FIG. 9 A graph showing a comparison of leakage current before and after high-temperature voltage application in the second embodiment of the present invention.
  • FIG. 10 A graph showing the relationship between applied reverse voltage and leakage current of a conventional SiC diode device.
  • a high withstand voltage semiconductor device according to a first embodiment of the present invention and a manufacturing method thereof will be described with reference to FIGS.
  • FIG. 1 is a sectional view of a high withstand voltage SiC diode device having a withstand voltage of 5 kV, which is a high withstand voltage semiconductor device according to a first embodiment of the present invention.
  • a SiC diode element (chip) 2 is bonded to the center of a metal substrate 1 constituting the package with high-temperature solder or the like.
  • the anode electrode 4 of the SiC diode element 2 is connected to the anode terminal 5 by a lead wire 4a.
  • the force sword electrode 6 of the SiC diode element 2 is connected to the force sword terminal 7 by a lead wire 6a.
  • the anode terminal 5 and the force sword terminal 7 are insulated from the metal substrate 1 by an insulating material 8 such as glass.
  • Thermosetting so as to cover the protruding portion of the upper surface force of the metal substrate 1 of the SiC semiconductor element 2, the lead wires 4a and 6a, the anode terminal 5 and the force sword terminal 7 configured on the metal substrate 1 as described above.
  • Apply the grease 9 for sealing As shown in Fig. 1, the viscosity of the resin 9 is selected to an appropriate value so that the coating layer swells up and no bubbles are generated inside. If the viscosity is too low, the coating layer does not rise in a mountain shape, the lead wires 4a and 6a protrude outside the coating layer, and the thickness of the resin 9 that covers the surface of the SiC diode element 2 decreases. If the viscosity is too high, bubbles may form inside.
  • thermosetting resin a general thermosetting resin can be used.
  • An example of a thermosetting resin is epoxy resin. More preferred resins include the following three resins. 1. Synthetic polymer compound consisting of polydimethylsiloxane having a linear structure of siloxane (Si-O-Si conjugate) called Si rubber
  • Organosilicon polymer A having a crosslinked structure with siloxane and organosilicon polymer B having a linearly connected structure with siloxane are alternately connected in a linear fashion through siloxane bonds.
  • Any of these synthetic polymer compounds can be used in combination with any one or more of these having good heat resistance.
  • the substrate 1 coated with the resin 9 is placed in a heating furnace 10 such as an electric furnace as schematically shown in FIG. Connect anode terminal 5 and force sword terminal 7 to the negative terminal and positive terminal of DC power supply 11 (voltage lkV), respectively, and apply a reverse voltage of lkV to SiC diode 2.
  • This reverse voltage is in the range of 100V to 5kV, and an appropriate value may be determined by experiment depending on the type of resin and the distance between the anode terminal 5 and the force sword terminal 7.
  • the temperature of the heating furnace 10 is raised to 200 ° C and heated for about 5 hours (curing time). Slowly cool to room temperature after curing time. The slow cooling time was about 3 hours.
  • the temperature of heating furnace 10 is selected between 30 ° C and 300 ° C depending on the type of resin.
  • the leakage current between the anode terminal 5 and the force sword terminal 7 was measured by applying a reverse voltage from OV to 5 kV at room temperature to the anode terminal 5 and the force sword terminal 7 of the SiC diode device 12 thus obtained. .
  • the results are shown in Fig. 3.
  • the horizontal axis represents the applied reverse voltage (kV), and the vertical axis represents the leakage current A).
  • the curve c in FIG. 3 is almost the same as the curve a in FIG. 10 described in the background section. This is measurement data of a sample cured without applying a reverse voltage between the anode terminal 5 and the force sword terminal 7 of the SiC semiconductor device 12 for comparison with the SiC semiconductor device 12 of this example.
  • a curve d in FIG. 3 is a measurement result at room temperature of the SiC semiconductor device 12 of the present example. Comparing curve c and curve d, when the applied reverse voltage is 3 kV, the leakage current is 1 A in curve c, while it is 0.3 A in curve d, decreasing to about one third. Yes. When the applied reverse voltage was kV, the leakage current increased significantly to about 6 A in curve c, while it was a low value of about 1 ⁇ in curve d. Curve d does not have unevenness like curve c and is extremely smooth. From this point, it can be seen that in the SiC diode device 12 of this example, the value of the leakage current stably changes with respect to the applied reverse voltage value.
  • the leakage current does not increase so much even when a high reverse voltage is applied. Therefore, high voltage resistance can be maintained.
  • Fig. 4 shows the results of measuring leakage current by raising the temperature of the SiC diode device 12 of this example. Shown in 4.
  • curve d is the measurement result at room temperature and is the same as curve d in Fig. 3.
  • Curve e in Fig. 4 shows the measurement results at a temperature of 200 ° C
  • curve f shows the measurement results at a temperature of 300 ° C.
  • the SiC diode device 12 of this example was placed in a calo heat furnace and kept at a predetermined temperature.
  • the leakage current at room temperature is about 0.3 A and 200 o C, and the leakage current is about 0.6 / z A and 300 o C.
  • the leakage current was about 1.0 A.
  • the leakage current at the reverse voltage of 5 kV in the conventional SiC diode device is 8 ⁇ . It can be seen that the leakage current of the SiC diode device 12 of the example at a reverse voltage of 5 kV is 2 ⁇ , which is significantly low.
  • the SiC diode device of this embodiment as shown in FIG. 1, all of the SiC diode element 2, the lead wires 4a and 6a, the anode terminal 5 and the force sword terminal 7 projecting upward from the substrate 1 are all formed. Most preferably, it is covered with rosin 9. However, in order to simplify the configuration, the effect of the present invention can be obtained to the extent that the SiC diode element 2 and the lead wires 4a and 6a are partially covered with the resin 15 as shown in FIG.
  • FIG. 6 is a cross-sectional view of another example of the SiC diode device of this example.
  • a frame 17 made of a metal or a heat-resistant resin large enough to surround the periphery of the SiC diode element 2 is provided on the substrate 1.
  • the anode electrode 4 of the SiC diode element 2 is connected to the anode terminal 5 by the lead wire 4a, and the force sword electrode 6 is connected to the force sword terminal 7 by the lead wire 6a.
  • the resin 16 is poured into the frame 17 and cured by applying a reverse voltage between the anode terminal 5 and the anode terminal 7 as shown in FIG.
  • FIG. 7 is a cross-sectional view of a SiC diode device 14 of another example of the present embodiment.
  • the example shown in FIG. 7 shows a case where the SiC diode element 2 is mounted on the printed wiring board 20.
  • the SiC diode element 2 is bonded to the insulating wiring board 20 with a heat-resistant adhesive.
  • the anode electrode 4 of the SiC diode 2 is connected to the circuit conductor 21 having a predetermined wiring pattern by the lead wire 4a, and the force sword electrode 6 is connected to the circuit conductor 22 by the lead wire 6a.
  • a resin 18 is applied so as to cover the region including the connection portion between the SiC diode element 2, the lead wires 4a and 6a, and the lead wires 4a and 6a and the circuit conductors 21 and 22, respectively.
  • circuit conductors 21 and 22 are connected to a DC power source 11 and applied with reverse voltage to SiC diode element 2 and heated to room temperature or a predetermined high temperature to cure resin 18. .
  • Other configurations and operational effects are the same as those shown in Fig. 1.
  • the present invention is not limited to the SiC diode element 2. It can be applied to all semiconductor devices such as bipolar devices such as FETs and FETs other than bipolar devices.
  • semiconductor elements with 3 or more terminals such as bipolar transistors and FETs, connect the two terminals to which the highest reverse voltage may be applied to the DC power supply 11 as shown in Fig. 2 and reverse them.
  • the resin is cured by heating to a predetermined high temperature while applying voltage.
  • the force described for the method of heating to about 200 ° C. when curing the resin 9, 15, 16, 18 may be cured at a temperature of 200 ° C. or less or at room temperature depending on the type of the resin.
  • a high withstand voltage semiconductor device according to a second embodiment of the present invention and a manufacturing method thereof will be described with reference to FIGS.
  • the manufacturing method of the second embodiment no high voltage is applied between the electrodes in the curing process of the sealing resin 9 described in the first embodiment.
  • a high withstand voltage SiC diode 2 is used as the semiconductor element 2.
  • the SiC diode device 12 is heated to, for example, about 200 ° C. while applying a reverse voltage of, for example, lkV between the anode terminal 5 and the force sword terminal 7 according to the configuration shown in FIG.
  • the above processing is referred to as “high temperature electric power application”.
  • the duration of the high-temperature voltage application is in the range of about 10 minutes to 2 hours, and can be determined according to the type of semiconductor element 2 and sealing resin 9. Appropriate reverse voltage should be selected in the range of 100V to 5kV!
  • FIG. 8 is a graph showing the relationship between the processing time of high temperature power application and the leakage current after the processing is performed in the manufacturing method of the SiC diode device 12 of this example.
  • an ammeter (not shown) is connected between the DC power source 11 and the anode terminal 5 in FIG.
  • the SiC diode device 12 was placed in a heating furnace and heated to 200 ° C.
  • the leakage current at the start of high-temperature charging was about 0.4 A, and it was found that the leakage current gradually decreased as the time of high-temperature charging increased as shown by curve g. After 30 minutes, the leakage current was about 0.15 A, and after that, the force hardly decreased.
  • FIG. 9 is a graph showing characteristics when a reverse voltage is applied between the anode terminal 5 and the force sword terminal 7 before and after the SiC diode device 12 is subjected to the high-temperature voltage application process.
  • the leakage current is approximately 1 A when the applied reverse voltage is 3 kV, and when the applied reverse voltage exceeds 3.5 kV, the leakage current becomes the applied reverse voltage. It fluctuates accordingly and becomes unstable.
  • Curve j shows the characteristics when reverse voltage is applied after high-temperature power is applied for 30 minutes. When the applied reverse voltage was 3 kV, the leakage current was 0.3 A or less, a sufficiently small value.
  • the present invention can be used for a grease sealed high withstand voltage semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

　パッケージもしくは基板に搭載された高耐電圧半導体チップに封止用樹脂を塗布し、硬化させる際に、チップの電極もしくはチップからワイヤ等の配線によって接続された電極端子の少なくとも１つと、この電極端子との間で絶縁耐電圧を必要とする他の電極との間に高電圧を印加しながら樹脂を硬化させる。封止用樹脂は、シロキサンによる橋かけ構造を有する有機珪素ポリマーＡと、シロキサン（Ｓｉ－Ｏ－Ｓｉ結合体）による線状連結構造を有する有機珪素ポリマーＢとを交互にシロキサン結合により線状に連結させて有機珪素ポリマーＣを構成し、共有結合で三次元的に連結させた合成高分子化合物を用いる。これによって、基板やパッケージに搭載し樹脂で封止した高耐電圧の半導体チップにおいて、高い逆電圧を印加した場合にもリーク電流の増大を抑え安定で設計値どおりの絶縁耐電力を得ることができる。

Description

明 細 書
樹脂で被覆した高耐電圧半導体装置及びその製造方法
技術分野
[0001] 本発明は、高耐電圧半導体素子を榭脂で覆って高耐電圧化をはカゝつた半導体装 置に関する。
背景技術
[0002] 炭化珪素（以下、 SiCと記す)等のワイドギャップ半導体材料は、シリコン (以下、 Si と記す）に比べて、エネルギーギャップが大きく絶縁破壊電界強度も約 1桁大きい等 の優れた物理特性を有しており、高耐熱かつ高耐電圧の半導体装置に用いるのに 好適な半導体材料として注目されて 、る。
SiCを用いた従来の高耐電圧半導体装置では、高逆耐電圧を有する SiC半導体 素子を金属製のノ ッケージ内に収納して 、る。 SiC半導体素子の高電圧が印加され る電極間の、周囲の空間における耐絶縁性を高めるために、パッケージ内には六弗 化硫黄ガス等の絶縁用ガスを充填して 、る。
六弗化硫黄ガスは絶縁用ガスとしては現在のところ最も優れた絶縁性を持つが、ォ ゾン層破壊の原因物質である弗素を含んでいるため、地球温暖化防止の観点力 使 用を避ける必要がある。
[0003] 六弗化硫黄ガスの充填以外で優れた絶縁性を保つ方法としては、シロキサン (Si— O— Si結合体)の線状構造をもつポリメチルフエ-ルシロキサンを含む合成高分子化 合物（一般にシリコンゴムと呼ばれている）や、シロキサンの橋かけ構造をもつポリフエ 二ルシルセスキォキサンを含む合成高分子化合物で半導体素子を覆う方法がある。 これらの合成高分子化合物を高粘度の液体の状態で半導体素子 (半導体チップ)全 体を覆うように塗布し、常温又は 100°Cから 200°C程度の温度に加熱して硬化させる 。これにより比較的高い絶縁性を保つことができる。
特許文献 1 :特開 2002— 356617号公報
特許文献 2 :特開 2000— 198930号公報
発明の開示 発明が解決しょうとする課題
[0004] 前記のシリコンゴム等の液状の高分子化合物を塗布して硬化させた被覆を有する 定格 5kVの半導体装置の、例えばダイオードでは、アノード電極と力ソード電極間に 3kVから 5kVの逆電圧を印加すると、図 10に示すように両電極間に 2 μ Α力ら 8 μ A の大きなリーク電流が流れる。印加逆電圧が 3kVのとき、室温では曲線 aで示すよう に 1 μ Αであったリーク電流は、半導体装置の温度が 200°Cでは曲線 bで示すように 2 Aに増カロする。また室温では 3. 5kV以上、 200°Cでは 2. 5kV以上の逆電圧を 印加すると、曲線 a及び bの凹凸で示すように印加逆電圧によってリーク電流が変動 し、絶縁性が不安定になる。このため設計時に想定した所定の逆耐電圧特性が得ら れないことがある。この原因について発明者等は種々の実験、分析、調査を行った。 その結果液状の高分子化合物が硬化するとき、分子の配向方向が不規則になり、そ のために硬化後の高分子化合物の組織に局部的な不均一が生じて 、る可能性があ ることが判った。このような組織の不均一が存在すると、逆電圧の印加時に生じる電 界によって電気抵抗が低下してリーク電流が流れるものと思われる。
[0005] 本発明は、半導体装置を構成する半導体素子を高耐電圧を有する物質で覆った 高耐電圧の半導体装置を提供することを目的としている。
課題を解決するための手段
[0006] 本発明の高耐電圧半導体装置は、少なくとも 2つの、相互間に高い耐電圧を要す る電極を備えた高耐電圧半導体素子、前記少なくとも 2つの電極の一方に接続され た第 1のリード線、前記少なくとも 2つの電極の他方に接続された第 2のリード線、及 び前記高耐電圧半導体素子、前記電極及び前記第 1及び第 2のリード線の前記電 極との接続部近傍を覆うように塗布され、前記第 1及び第 2のリード線に所定の直流 電圧を印加しつつ硬化させた榭脂の被膜材を有する。
本発明によれば、未硬化の榭脂で覆われた少なくとも 2つの電極間に直流電圧を 印加することにより、未硬化の榭脂に電界が加えられる。この電界によって、未硬化 の榭脂の分子の配向が電界の方向に向いて配向方向が揃い、配向方向が揃った状 態で硬化させることにより、榭脂の誘電率が高くなるとともに直流抵抗が大きくなると 発明者は推測している力 現時点では理論的な解析はなされていない。いずれにし ても実測した結果ではリーク電流が減少する。
[0007] 本発明の高耐電圧半導体装置の製造方法は、少なくとも 2つの、相互間に高い耐 電圧を要する電極を備えた高耐電圧半導体素子、前記少なくとも 2つの電極の一方 に接続された第 1のリード線、及び前記少なくとも 2つの電極の他方に接続された第 2 のリード線を有し、前記高耐電圧半導体素子、前記電極及び前記第 1及び第 2のリ ード線の前記電極との接続部近傍を覆うように榭脂を塗布する工程、前記第 1及び 第 2のリード線に所定の直流電圧を印カロしつつ前記榭脂を硬化させる工程を有する 本発明によれば、硬化後の高分子化合物は加熱すると軟化する。軟化した高分子 化合物に電界を加えることにより、高分子化合物の分子の配向が一定の方向に向い て揃う。この状態で常温に戻すと、分子の配向方向は一定の方向に固定される。そ の結果高分子化合物の抵抗は極大値に保たれる。
[0008] 本発明の他の観点の高耐電圧半導体装置の製造方法は、少なくとも 2つの、相互 間に高 ヽ耐電圧を要する電極を備えた高耐電圧半導体素子、前記少なくとも 2つの 電極の一方に接続された第 1のリード線、及び前記少なくとも 2つの電極の他方に接 続された第 2のリード線を有する半導体装置の、前記高耐電圧半導体素子、前記電 極及び前記第 1及び第 2のリード線の前記電極との接続部近傍を覆うように榭脂を塗 布し硬化させる工程、前記第 1及び第 2のリード線に所定の直流電圧を印加しつつ 前記榭脂を所定の温度に加熱する工程を有する。
発明の効果
[0009] 本発明によれば、半導体素子を覆うように榭脂を塗布し、半導体素子の高耐電圧 を必要とする少なくとも 2つの電極間に所定の逆電圧を印加しつつ前記榭脂を硬化 させることにより、前記少なくとも 2つの電極間の耐逆電圧を高くすることができる。ま た、前記榭脂の硬化後に、前記 2つの電極間に所定の逆電圧を印加しつつ加熱す ることにより、上記と同様の効果を得ることができる。
図面の簡単な説明
[0010] [図 1]本発明の第 1実施例の高耐電圧 SiCダイオード装置の断面図
[図 2]本発明の第 1実施例の高耐電圧 SiCダイオード装置の製造方法における回路 図
[図 3]本発明の第 1実施例の高耐電圧 SiCダイオード装置の測定結果を従来例と比 較して示すグラフ
[図 4]本発明の第 1実施例の SiCダイオード装置の温度を変えて測定した、印加逆電 圧とリーク電流との関係を示すグラフ
[図 5]本発明の第 1実施例の他の例の高耐電圧 SiCダイオード装置の断面図
[図 6]本発明の第 1実施例の更に他の例の高耐電圧 SiCダイオード装置の断面図 [図 7]本発明の第 1実施例の更に他の例の高耐電圧 SiCダイオード装置の断面図 [図 8]本発明の第 2実施例の高耐電圧 SiCダイオード装置の、高温課電の時間とリー ク電流の関係を示すグラフ
[図 9]本発明の第 2実施例の、高温課電の前後のリーク電流の比較を示すグラフ [図 10]従来の SiCダイオード装置の印加逆電圧とリーク電流との関係を示すグラフ 符号の説明
[0011] 1 基板
2 SiCダイオード素子
4 アノード電極
5 アノード端子
6 力ソード電極
7 力ソード端子
8 絶縁材
9、 16、 18 榭脂
10 加熱炉
11 直流電源
12、 13、 14 SiCダイオード装置
20 プリント配線基板
21、 22 回路導体
発明を実施するための最良の形態
[0012] 以下本発明の好適な実施例の高耐電圧半導体装置及びその製造方法について 図 1から図 9を参照して説明する。
[0013] 《第 1実施例》
本発明の第 1実施例の高耐電圧半導体装置及びその製造方法について図 1から 図 7を参照して説明する。
図 1は本発明の第 1実施例の高耐電圧半導体装置である、耐電圧 5kVの高耐電圧 SiCダイオード装置の断面図である。図 1において、パッケージを構成する金属基板 1の中央部に SiCダイオード素子 (チップ） 2が高温半田等で接着されている。 SiCダ ィオード素子 2のアノード電極 4はリード線 4aでアノード端子 5に接続されている。 SiC ダイオード素子 2の力ソード電極 6はリード線 6aで力ソード端子 7に接続されている。 アノード端子 5及び力ソード端子 7は金属基板 1からガラス等の絶縁材 8により絶縁さ れている。
上記のように金属基板 1上に構成された SiC半導体素子 2、リード線 4a、 6a及びァ ノード端子 5及び力ソード端子 7の金属基板 1の上面力 の突出部分を覆うように、熱 硬化性の封止用の榭脂 9を塗布する。榭脂 9の粘度は、図 1に示すように塗布層が山 状に盛り上がり、かつ内部に気泡が生じないように適切な値に選定する。粘度が低す ぎると、塗布層が山状に盛り上がらず、リード線 4a、 6aが塗布層の外へはみ出したり 、 SiCダイオード素子 2の表面を覆う榭脂 9の厚みが薄くなる。また粘度が高すぎると 内部に気泡ができることがある。
[0014] 榭脂 9としては一般的な熱硬化性榭脂を用いることができる。熱硬化性榭脂の例と してはエポキシ榭脂がある。より好適な榭脂としては、以下の 3つの樹脂がある。 1. Siゴムと呼ばれるシロキサン（Si— O— Si結合体)の線状構造を持つポリジメチル シロキサン力 なる合成高分子化合物
2.シロキサンの橋かけ構造を持つポリフエ-ルシルセスキォキサン力もなる合成高 分子化合物
3.シロキサンによる橋かけ構造を有する有機珪素ポリマー Aとシロキサン (Si— O— Si結合体）による線状連結構造を有する有機珪素ポリマー Bとを交互にシロキサン結 合により線状に連結させて有機珪素ポリマー Cを構成し、この上記有機珪素ポリマー C同士を付加反応により生成される共有結合で三次元的に連結させた合成高分子 化合物。
これらの合成高分子化合物はいずれも耐熱性が良ぐこれらのいずれか 1つ又は複 数のものを組み合わせて用いることができる。
[0015] 榭脂 9を塗布した基板 1を、図 2に略図で示すように電気炉などの加熱炉 10の中に 入れる。アノード端子 5及び力ソード端子 7を直流電源 11 (電圧 lkV)の負端子及び 正端子にそれぞれ接続し、 SiCダイオード 2に lkVの逆電圧を印加する。この逆電圧 は 100Vから 5kVの範囲で、榭脂の種類や、アノード端子 5と力ソード端子 7との間の 距離などに応じて適切な値を実験によって定めればよい。この状態で加熱炉 10の温 度を 200°Cに上昇させて約 5時間（硬化時間)加熱する。硬化時間経過後室温まで 徐冷する。徐冷時間は約 3時間とした。加熱炉 10の温度は 30°Cから 300°C程度の 間で樹脂の種類に応じて選定する。
このようにして得られた SiCダイオード装置 12のアノード端子 5と力ソード端子 7に室 温で OVから 5kVまでの逆電圧を印加してアノード端子 5と力ソード端子 7間のリーク 電流を測定した。その結果を図 3に示す。図 3において、横軸は印加逆電圧 (kV)を 示し、縦軸はリーク電流 A)を示す。図 3の曲線 cは、前記背景技術の項で説明し た図 10の曲線 aとほぼ同じものである。これは本実施例の SiC半導体装置 12と比較 するために、 SiC半導体装置 12のアノード端子 5と力ソード端子 7間に逆電圧を印加 せずに硬化させたサンプルの測定データである。
[0016] 図 3の曲線 dは、本実施例の SiC半導体装置 12の室温での測定結果である。曲線 cと曲線 dとを比較すると、印加逆電圧が 3kVのとき、曲線 cではリーク電流が 1 Aで あるのに対し、曲線 dでは 0. 3 Aであり約 3分の 1に低下している。また印加逆電圧 力 kVのとき、曲線 cではリーク電流が約 6 Aと大幅に増加するのに対して、曲線 d では約 1 μ Αと低い値であった。また曲線 dは曲線 cのような凹凸を有しておらず極め て滑らかである。この点から本実施例の SiCダイオード装置 12ではリーク電流の値が 印加逆電圧値に対して安定して変化することが判る。
本実施例の SiCダイオード装置 12では、高い逆電圧を印加したときでもリーク電流 がそれほど増加しな 、。そのため高!、耐電圧性を維持することができる。
[0017] 本実施例の SiCダイオード装置 12の温度を上げてリーク電流を測定した結果を図 4に示す。図 4において、曲線 dは室温における測定結果であり、図 3の曲線 dと同じ である。図 4の曲線 eは温度 200°Cにおける測定結果であり、曲線 fは温度 300°Cに おける測定結果である。各測定においては、本実施例の SiCダイオード装置 12をカロ 熱炉に入れて所定の温度に保った。
[0018] 図 4から判るように、印加逆電圧が 3kVのとき、室温でのリーク電流は約 0. 3 A、 200oCでのリーク電流は約 0. 6 /z A、 300oCでのリーク電流は約 1. 0 Aであった。 図 4の曲線 eを、同じ温度 200°Cにおける従来のものの図 10の曲線 bと比較すると、 従来例の SiCダイオード装置の逆電圧 5kVでのリーク電流は 8 μ Αであるのに対し、 本実施例の SiCダイオード装置 12の逆電圧 5kVでのリーク電流は 2 μ Αであり大幅 に低いことが判る。
[0019] 本実施例の SiCダイオード装置では図 1に示すように、 SiCダイオード素子 2、リード 線 4a、 6a及びアノード端子 5及び力ソード端子 7の基板 1から上方への突出部分、の すべてを榭脂 9で覆うのが最も好ましい。しかし構成を簡単にするために、図 5に示す ように SiCダイオード素子 2とリード線 4a、 6aの一部を榭脂 15で覆う構成でもある程 度本発明の効果を得ることができる。
[0020] 図 6は本実施例の他の例の SiCダイオード装置の断面図である。図 6に示す SiCダ ィオード装置 13では、基板 1の上に SiCダイオード素子 2の周囲を囲むに十分な大き さの金属製又は耐熱榭脂製の枠 17を設ける。枠 17の中央部に SiCダイオード素子 2 を位置決めして、基板 1に高温半田等で接着する。 SiCダイオード素子 2のアノード 電極 4をリード線 4aでアノード端子 5に接続し、力ソード電極 6をリード線 6aで力ソード 端子 7に接続する。枠 17内に榭脂 16を流し込み、図 2に示すようにアノード端子 5と アノード端子 7間に逆電圧を印加しつつ加熱して硬化させる。
図 6に示す例では、枠 17があるため、榭脂 16に粘度の低い榭脂を用いることが出 来る。粘度の低い榭脂を用いると、榭脂 16の内部に気泡などが入り難い。気泡が入 ると絶縁性が低下するおそれがあるので気泡は極力入らな 、ようにするのが好ま ヽ
[0021] 図 7は本実施例の他の例の SiCダイオード装置 14の断面図である。図 7に示す例 は、 SiCダイオード素子 2をプリント配線基板 20に実装する場合を示している。図に ぉ 、て、絶縁物の配線基板 20に SiCダイオード素子 2を耐熱接着剤により接着する 。 SiCダイオード 2のアノード電極 4はリード線 4aによって所定の配線パターンの回路 導体 21に接続され、力ソード電極 6はリード線 6aによって回路導体 22に接続される。 SiCダイオード素子 2、リード線 4a及び 6a、及びリード線 4a、 6aとそれぞれの回路導 体 21、 22との接続部を含む領域を覆うように、榭脂 18を塗布する。次に図 2に示す ものと同様に回路導体 21と 22を直流電源 11に接続して SiCダイオード素子 2に逆電 圧を印加しつつ常温又は所定の高温に加熱して榭脂 18を硬化させる。その他の構 成及び作用効果は図 1に示すものと同様である。
[0022] 本実施例の図 1から図 7の半導体装置では、半導体素子として SiCダイオード素子 2を用いた例について説明したが、本発明は SiCダイオード素子 2に限定されるもの ではなぐ IGBT、 GTOなどのバイポーラ素子、バイポーラ素子以外の FETなどあら ゆる半導体素子に適用可能である。バイポーラトランジスタや FETなど、 3端子又は それ以上の端子を有する半導体素子では、最も高い逆電圧が印加される可能性の ある 2つの端子を、図 2に示すように直流電源 11に接続して逆電圧を印加しつつ所 定の高温に加熱して榭脂を硬化させる。
本実施例では榭脂 9、 15、 16、 18を硬化させるとき 200°C程度に加熱する方法に ついて説明した力 榭脂の種類によっては 200°C以下の温度又は常温で硬化させて ちょい。
[0023] 《第 2実施例》
本発明の第 2実施例の高耐電圧半導体装置及びその製造方法について図 8及び 図 9を参照して説明する。第 2実施例の製造方法では、前記第 1実施例で説明した 封止用の榭脂 9の硬化過程において電極間に高電圧を印加しない。
本実施例では、例えば図 1を参照して説明すると、金属基板 1の上の半導体素子 2 、リード線 4a、 6a及びアノード端子 5と力ソード端子 7の金属基板 1の上面の突出部 分を覆うように封止用の榭脂 9を塗布してそのまま硬化させる。榭脂 9としては、ェポ キシ系榭脂、又はシロキサンによる橋かけ構造を有する有機珪素ポリマー Aと、シロ キサン（Si— O— Si結合体）による線状連結構造を有する有機珪素ポリマー Bとを交 互にシロキサン結合により線状に連結させて有機珪素ポリマー Cを構成し、この有機 珪素ポリマー c同士を付加反応により生成される共有結合で三次元的に連結させた 合成高分子化合物を用いる。半導体素子 2としては高耐電圧の SiCダイオード 2を用 いる。榭脂 9の硬化後、図 2に示す構成によって、アノード端子 5と力ソード端子 7との 間に、例えば lkVの逆電圧を印加しつつ SiCダイオード装置 12を例えば約 200°Cに 加熱する。上記の処理を以下、「高温課電」という。高温課電の時間は 10分から 2時 間程度の範囲で、半導体素子 2や封止用の榭脂 9の種類に応じて決めればよい。印 加逆電圧も 100Vから 5kVの範囲で適宜選定すればよ!、。
[0024] 図 8は本実施例の SiCダイオード装置 12の製造方法における高温課電の処理時 間と、処理をカ卩えた後のリーク電流との関係を示すグラフである。リーク電流を測定す るために、図 2の直流電源 11とアノード端子 5との間に図示を省略した電流計を接続 する。アノード端子 5と力ソード端子 7との間に lkVの逆電圧を印加しつつ SiCダイォ ード装置 12を加熱炉に入れて 200°Cに加熱した。高温課電の開始時のリーク電流 は約 0. 4 Aであり、高温課電の時間が長くなると曲線 gに示すようにリーク電流が漸 減することが判った。 30分を経過するとリーク電流は約 0. 15 Aとなり、それ以後は ほとんど減少しな力 た。
[0025] 図 9は SiCダイオード装置 12に高温課電の処理を行う前と行った後での、アノード 端子 5と力ソード端子 7間への逆電圧印加時の特性を示すグラフである。高温課電の 処理前では、曲線 hに示すように、印加逆電圧が 3kVのときのリーク電流は約 1 A であり、印加逆電圧が 3. 5kV以上になると、リーク電流が印加逆電圧に応じて変動 し不安定な状態となる。曲線 jは、 30分間の高温課電を行った後の逆電圧印加時の 特性を示す。印加逆電圧が 3kVでのリーク電流は 0. 3 A以下であり、十分小さな 値となった。また印加逆電圧が変化したときのリーク電流の変動もほとんどなぐ良好 な逆電圧印加特性が得られた。発明者の実験によると、高温課電処理における印加 逆電圧及び温度は高 、方がリーク電流の低減効果が高 、ことが判った。高温課電に よるリーク電流の減少は以下の作用によるものと思われる。高温課電の処理前の硬 化した榭脂の中には微量のイオンが含まれており、そのためアノードと力ソード間に 電圧をかけるとリーク電流が流れる。硬化した榭脂を高温にすることにより榭脂の粘 度が下がり、その状態で課電を行った場合、榭脂中のイオンはそれぞれ帯電してい る符号と逆の電極に集まり、榭脂を冷却するとそのまま固定される。その結果榭脂中 に移動できるイオンはほとんどなくなり、リーク電流が減少する。
産業上の利用可能性
本発明は、榭脂封止型の高耐電圧半導体装置に利用可能である。

Claims

請求の範囲
[1] 少なくとも 2つの、相互間に高い耐電圧を要する電極を備えた高耐電圧半導体素 子、
前記少なくとも 2つの電極の一方に接続された第 1のリード線、
前記少なくとも 2つの電極の他方に接続された第 2のリード線、及び
前記高耐電圧半導体素子、前記電極及び前記第 1及び第 2のリード線の前記各電 極との接続部近傍を覆うように塗布され、前記第 1及び第 2のリード線に所定の直流 電圧を印カロしつつ硬化させた榭脂の被膜材
を有する高耐電圧半導体装置。
[2] 前記樹脂が、 Siゴムと呼ばれるシロキサン (Si— O— Si結合体)の線状構造を持つ ポリジメチルシロキサン力もなる合成高分子化合物、シロキサンの橋かけ構造を持つ ポリフエ-ルシルセスキォキサン力 なる合成高分子化合物、及びシロキサンによる 橋かけ構造を有する有機珪素ポリマー Aとシロキサン (Si— O— Si結合体）による線 状連結構造を有する有機珪素ポリマー Bとを交互にシロキサン結合により線状に連 結させて有機珪素ポリマー Cを構成し、この上記有機珪素ポリマー C同士を付加反応 により生成される共有結合で三次元的に連結させた合成高分子化合物、から選択し た少なくとも 1つを含むことを特徴とする請求項 1記載の高耐電圧半導体装置。
[3] 前記直流電圧が 100Vから 5kVの範囲である請求項 1に記載の高耐電圧半導体 装置。
[4] 少なくとも 2つの、相互間に高い耐電圧を要する電極を備えた高耐電圧半導体素 子、
前記少なくとも 2つの電極の一方に接続された第 1のリード線、及び
前記少なくとも 2つの電極の他方に接続された第 2のリード線を有する半導体装置 の、
前記高耐電圧半導体素子、前記電極及び前記第 1及び第 2のリード線の前記各電 極との接続部近傍を覆うように榭脂を塗布する工程、
前記第 1及び第 2のリード線に所定の直流電圧を印加しつつ前記榭脂を硬化させ る工程 を有する高耐電圧半導体装置の製造方法。
[5] 少なくとも 2つの、相互間に高い耐電圧を要する電極を備えた高耐電圧半導体素 子、
前記少なくとも 2つの電極の一方に接続された第 1のリード線、及び
前記少なくとも 2つの電極の他方に接続された第 2のリード線を有する半導体装置 の、
前記高耐電圧半導体素子、前記電極及び前記第 1及び第 2のリード線の前記各電 極との接続部近傍を覆うように榭脂を塗布し硬化させる工程、
前記第 1及び第 2のリード線に所定の直流電圧を印加しつつ前記榭脂を所定の温 度に加熱する工程
を有する高耐電圧半導体装置の製造方法。
[6] 前記樹脂が、 Siゴムと呼ばれるシロキサン (Si— O— Si結合体)の線状構造を持つ ポリジメチルシロキサン力もなる合成高分子化合物、シロキサンの橋かけ構造を持つ ポリフエ-ルシルセスキォキサン力 なる合成高分子化合物及びシロキサンによる橋 かけ構造を有する有機珪素ポリマー Aとシロキサン (Si— O— Si結合体）による線状 連結構造を有する有機珪素ポリマー Bとを交互にシロキサン結合により線状に連結さ せて有機珪素ポリマー Cを構成し、この上記有機珪素ポリマー C同士を付加反応によ り生成される共有結合で三次元的に連結させた合成高分子化合物、から選択した少 なくとも 1つを含むことを特徴とする請求項 4又は 5記載の高耐電圧半導体装置の製 造方法。
[7] 前記直流電圧が 100Vから 5kVである請求項 4から 6のいずれかに記載の高耐電 圧半導体装置の製造方法。
[8] 前記加熱する温度が 30°Cから 300°Cである請求項 5に記載の高耐電圧半導体装 置の製造方法。
PCT/JP2005/018420 2004-10-06 2005-10-05 樹脂で被覆した高耐電圧半導体装置及びその製造方法 WO2006038644A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05790544A EP1801873A1 (en) 2004-10-06 2005-10-05 High withstand voltage semiconductor device covered with resin and process for producing the same
US11/664,586 US20070262472A1 (en) 2004-10-06 2005-10-05 High Withstand Voltage Semiconductor Device Covered with Resin and Manufacturing Method Therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-293873 2004-10-06
JP2004293873A JP4596875B2 (ja) 2004-10-06 2004-10-06 樹脂で被覆した高耐電圧半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2006038644A1 true WO2006038644A1 (ja) 2006-04-13

Family

ID=36142716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018420 WO2006038644A1 (ja) 2004-10-06 2005-10-05 樹脂で被覆した高耐電圧半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US20070262472A1 (ja)
EP (1) EP1801873A1 (ja)
JP (1) JP4596875B2 (ja)
KR (1) KR20070083889A (ja)
CN (1) CN101053078A (ja)
TW (1) TW200627558A (ja)
WO (1) WO2006038644A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066848A (ja) * 2008-09-09 2010-03-25 Toshiba Storage Device Corp 記憶装置の管理方法及び記憶装置、並びに記憶システム
JP2014207444A (ja) * 2013-03-26 2014-10-30 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化珪素装置および炭化珪素装置の形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5707316B2 (ja) * 2009-03-12 2015-04-30 ナミックス株式会社 電子部品の実装方法
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
DE102015210061A1 (de) * 2015-06-01 2016-12-01 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung eines Bauteils und Bauteilmodul
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000198930A (ja) * 1998-12-28 2000-07-18 Shin Etsu Chem Co Ltd 付加硬化型シリコ―ン組成物
JP2001002922A (ja) * 1999-06-21 2001-01-09 Shin Etsu Chem Co Ltd 半導体装置封止用付加硬化型シリコーン組成物及び半導体装置
JP2004134623A (ja) * 2002-10-11 2004-04-30 Mitsubishi Electric Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317196A (en) * 1992-08-28 1994-05-31 At&T Bell Laboratories Encapsulant method and apparatus
US5589129A (en) * 1993-02-19 1996-12-31 Kabushiki Kaisha Toshiba Method of manufacturing a molding using a filler or an additive concentrated on an arbitrary portion or distributed at a gradient concentration
JP2002064165A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd ダイオード及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000198930A (ja) * 1998-12-28 2000-07-18 Shin Etsu Chem Co Ltd 付加硬化型シリコ―ン組成物
JP2001002922A (ja) * 1999-06-21 2001-01-09 Shin Etsu Chem Co Ltd 半導体装置封止用付加硬化型シリコーン組成物及び半導体装置
JP2004134623A (ja) * 2002-10-11 2004-04-30 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066848A (ja) * 2008-09-09 2010-03-25 Toshiba Storage Device Corp 記憶装置の管理方法及び記憶装置、並びに記憶システム
JP2014207444A (ja) * 2013-03-26 2014-10-30 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化珪素装置および炭化珪素装置の形成方法

Also Published As

Publication number Publication date
JP2006108437A (ja) 2006-04-20
EP1801873A1 (en) 2007-06-27
KR20070083889A (ko) 2007-08-24
US20070262472A1 (en) 2007-11-15
TW200627558A (en) 2006-08-01
CN101053078A (zh) 2007-10-10
JP4596875B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
Donzel et al. Nonlinear resistive electric field control for power electronic modules
WO2006038644A1 (ja) 樹脂で被覆した高耐電圧半導体装置及びその製造方法
US9818687B2 (en) Semiconductor module and method of manufacturing semiconductor module
JP4339267B2 (ja) 高耐熱電力用静止機器
Locatelli et al. Evaluation of encapsulation materials for high-temperature power device packaging
CN110249426B (zh) 半导体装置及电力转换装置
WO2010092905A1 (ja) 絶縁回路基板、インバータ装置、及びパワー半導体装置
KR20120109510A (ko) 비선형 저항형 전계 그레이딩을 갖는 전력 전자 모듈 및 그것의 제조 방법
JP2019520715A (ja) 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法
Zhang et al. Electrical properties of silicone gel for WBG-based power module packaging at high temperatures
JP6790226B2 (ja) 半導体装置
Wang et al. Experimental and finite element analysis of epoxy-based composites for packaging materials to reduce electric field and power loss under AC and DC conditions
JP2012009815A (ja) パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2015053322A (ja) 半導体装置の製造方法
JP7454129B2 (ja) 半導体装置
US10892203B2 (en) Power semiconductor module
JP4381047B2 (ja) 半導体装置
JP2017224778A (ja) 半導体装置
JP3822321B2 (ja) 半導体装置
US10968529B2 (en) Insulation systems and methods of depositing insulation systems
Okubo et al. Evaluation of Dielectric Strength of Tricyclopentadiene/Silica Microcomposites
US12125756B2 (en) Semiconductor device
US20220310466A1 (en) Semiconductor device
JP2021176160A (ja) 半導体装置の製造方法および半導体装置ならびに電力変換装置
CN118805328A (zh) 电力转换装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11664586

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580033930.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005790544

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077009933

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005790544

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11664586

Country of ref document: US