JP4381047B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4381047B2 JP4381047B2 JP2003194515A JP2003194515A JP4381047B2 JP 4381047 B2 JP4381047 B2 JP 4381047B2 JP 2003194515 A JP2003194515 A JP 2003194515A JP 2003194515 A JP2003194515 A JP 2003194515A JP 4381047 B2 JP4381047 B2 JP 4381047B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- insulating layer
- heat insulating
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に半導体素子の高温動作を行うことができるようにした信頼性の高い半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子を搭載したパワーモジュールのような半導体装置においては、絶縁基板上に金属平板からなる電極を付け、その上に半導体素子を搭載し、素子の上部に他の主電極及びゲート用のリード線を接続する構造を採用している。絶縁基板は金属製の放熱板に取付けられ、ケースで囲われる。ケースには外部接続用リード線のついたターミナルホルダーを取付け、一方ケース内に充填物、例えばシリコーンゲルを流し込み硬化させ封止部材で密封する。
【０００３】
ケース内にシリコーンゲルを充填する理由は、絶縁・封止のためであり、外部のゴミやチリの進入を防ぐだけでなく、空気と比べて絶縁特性を向上させることができる。短い絶縁距離で所定の製品の絶縁仕様を満足することができるので、よりコンパクトな構造を提供できる。また、シリコーンゲルは柔軟であるので、温度サイクルの膨張収縮によるリード線等への機械的な負荷が与えられることがなく、従って構成部品を破損させる危険性を少なくできる。
【０００４】
このようなパワーモジュールの通電容量は年々増大している。すなわちより高電圧で大電流を流すような仕様に適合していく必要がある。一方、よりコンパクトな構造を実現するため、半導体素子の実装密度はますます高くなりつつある。半導体素子に大電流を流そうとすると発熱が大きくなる。最も一般的なＳｉ(シリコン)半導体素子は通常１２５℃を上限として設計されており、冷却を強化することにより、この上限を超えないようなパッケージ構成を採用している。このために、金属製の放熱板への熱伝導を改善して冷却を強化する等の技術が提案されている（例えば特許文献１参照。）。
【０００５】
【特許文献１】
特開２００３−７９２８号公報（第３−５頁、図３）
【０００６】
【発明が解決しようとする課題】
近年ＳｉＣ(炭化ケイ素)等、Ｓｉよりもさらに高温で動作する半導体素子が実用化されてきた。この素子は５００℃程度まで動作可能であるので、より電流密度を上げたパワーモジュールを構成することが可能となる。
【０００７】
しかしながら、半導体素子に接触する材料のうち、充填物としてのシリコーンゲルは有機物であり、１５０℃を超える状態で使用すると酸化・分解により次第に柔軟性が失われ、硬くもろくなっていく。その結果、リード線に損傷を与え、また剥離・き裂が発生する。更に、絶縁特性も低下するため、パワーモジュール全体の電気絶縁特性が初期値から大きく低下してしまう。このような高温動作形半導体素子の場合に、シリコーンゲルの温度上昇を防ぐようにするには、上述した従来のような金属製の放熱板への熱伝導を改善する技術だけでは不充分である。
【０００８】
本発明は、上記に鑑みて為されたもので、半導体素子の高温動作を行うことが可能な信頼性の高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために本発明の半導体装置は、絶縁基板と、この絶縁基板の一方の側面に金属層を介して配置した半導体素子と、この半導体素子の表面を直接覆うように設け、この半導体素子から絶縁基板方向への熱伝導率よりも熱伝導率の低い断熱層と、前記絶縁基板の他方の側面にその一方の側面を接合配置した放熱板と、前記絶縁基板、前記半導体素子及び前記断熱層を包囲するように前記放熱板に設けられ、内部を充填物で充填したケースとから構成している。
【００１０】
本発明の半導体装置によれば、半導体素子の高温動作を行うことが可能な信頼性の高い半導体装置を提供することができる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下に本発明による半導体装置の第１の実施の形態を図１及び図２を参照して説明する。図１は本発明の半導体装置の断面図である。
【００１２】
絶縁基板１をはさんでその両側に金属平板から成る電極２を配置し、その一方の電極２上に複数個の半導体素子３を互いに離間して配置し、この半導体素子３同士をリ−ド線４で結んでいる。電極２と半導体素子３の下部は通常ハンダ等により電気的及び機械的に接続固定される。またリード線４は、ワイヤーボンディングまたは導体バーによる配線を用いるのが普通である。リード線４は主回路配線とゲート配線の両方があるが、ここではこれらをまとめてリ−ド線４として図示した。
【００１３】
絶縁基板１は他方の電極２を介して金属製の放熱板５上に取付けられ、放熱板５の外周部分を起点として樹脂性のケース６が前記絶縁基板１、電極２、半導体素子３及びリ−ド線４を包囲するように設けてある。ケース６の上部は、外部接続用リード線７、７ａを接続したターミナルホルダー８及び後述する封止部材１０により閉塞されている。外部接続用リード線７、７ａは夫々主回路配線用、ゲート配線用であり、何れも絶縁基板１上に設けられた図示しない電極に接続されている。更に、各々の半導体素子３の表面を覆うように、例えば樹脂をポッティングする等の方法により断熱層１１が形成されている。そしてケース６の内部にはシリコーンゲル９を流し込み、シリコーンゲル９が硬化した後に封止部材１０により全体を密封している。
【００１４】
図２は、図１の半導体素子３の周辺を拡大した模式図である。図２において、図１と同一部分は同一符号で示し、その説明は省略する。また、リード線４は図示を省略してある。図２に示すように、一方の電極２上に載置された半導体素子３は、熱伝導性の低い断熱層１１に覆われた構造となっている。以下にこの断熱層１１の機能について説明する。
【００１５】
図１のパッケージ構造において、通電時に半導体素子３には電流が流れ、半導体素子３は発熱状態となる。半導体素子３は所定の温度以下でないと正常な動作ができないので、発生した熱を速やかに逃がし、所定の温度以下に保つ工夫がなされている。すなわち、半導体素子３は、放熱板５上に電極２を介して載置して、この向きに積極的に熱を逃がそうとしている。しかし放熱板５は通常接地されているため、高圧に保たれた半導体素子３と放熱板５の間は絶縁が必要となる。この絶縁を確保するため、両者の間には絶縁基板１が挿入されている。絶縁基板１には絶縁性の他に、高い熱伝導性が要求される。このように通電時に半導体素子３に発生した熱のほとんどは下方の放熱板５方向に逃がされるが、断熱層１１を設けない場合は、上面側で半導体素子３に接触するシリコーンゲル９は高い温度にさらされるので、熱的なストレスを受ける。
【００１６】
半導体素子３が最も標準的に用いられているＳｉ系の場合、その動作温度の上限から１２５−１５０℃以下に抑えるようにする。この温度範囲では、シリコーンゲル９に損傷はなく、長期的に使用可能である。しかしながら、ＳｉＣのように２００℃を超える温度で使用可能な高温動作形半導体素子を適用する場合は、半導体素子３はより高温となる。この温度にさらされるとシリコーンゲル９が劣化し、機器が損傷を受ける。
【００１７】
上述の問題点を防ぐため、本発明の半導体装置においては、半導体素子３とシリコーンゲル９の間に断熱層１１を挿入し、シリコーンゲル９が直接高い温度にさらされないように構成している。この断熱層１１を付与する最も簡便な方法は、断熱性樹脂によるポッティングである。この断熱性樹脂は熱硬化性のものを用いるのが普通であるが熱可塑性材料を用いても良い。
【００１８】
以上説明したように、断熱性樹脂による断熱層１１を半導体素子３とシリコーンゲル９の間に設ければ、半導体素子の高温動作を可能とした信頼性の高い半導体装置を実現できる。
【００１９】
（第２の実施の形態）
以下に本発明に係る半導体装置の第2の実施の形態を図３乃至図５を参照して説明する。図３は本発明の第2の実施の形態に係る半導体装置に使用される断熱層の断面図である。
【００２０】
図３に示すように断熱層１１を形成する樹脂１２に多数の空孔１３を付与すれば、樹脂の断熱性を高めることが可能となる。空孔１３の内部は空気、窒素等のガス成分から構成されているが、樹脂１２という固体に比較して、非常に熱伝導性が低くなる。樹脂１２に対する空孔１３の割合が増加するにつれて全体の熱伝導率が低下し、断熱効果が高くなる。
【００２１】
樹脂１２中に空孔１３を付与する具体的方法として、樹脂１２の硬化反応過程でガスが発生するいわゆる発泡性樹脂を活用することができる。細かい泡を発生させながら、樹脂１２を固めると、固まった後の樹脂１２中に、図３に示したように多数の空孔１３が残存した状態となる。
【００２２】
発泡性樹脂としては多種のものが商品化されているが、液状の樹脂を半導体素子３の上部から流し込んで固めるという、いわゆるポッティング性、また、半導体素子３の発熱に耐える耐熱性の観点から、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ウレタン樹脂及びシリコーン樹脂等の熱硬化性樹脂、またはフッ素樹脂等の耐熱性熱可塑性樹脂をベースとした発泡性材料を用いるのが良い。また、樹脂が硬化する際に、非常に大きな硬化収縮を発生する材料も適用可能である。この材料は樹脂が硬化するときの体積変化により、樹脂内部に非常に小さな気孔を発生することが知られており、マイクロボイド生成材料として市販されている。
【００２３】
図４は本発明の第２の実施の形態に係る半導体装置に使用される断熱層の変形例の断面図である。図４に示した例では、気泡を充填材の形で外部から樹脂１２中に添加して断熱層１１を形成する。例えば、中心部が空孔、周囲が固体という中空粒子が市販されている。中空粒子１４の内部は空孔１３を内蔵しており、この空孔１３の大きさは既知であるので、中空粒子１４の充填量を制御することにより、空孔量を調節し、断熱層１１に任意の断熱性を付与できる。樹脂としては、耐熱性に優れたエポキシ、フェノール、ウレタン、ポリイミド、シリコーン、フッ素樹脂を用いるのが良い。
【００２４】
こうした空孔１３の内部を構成するガス成分(空気、窒素)等の誘電率は通常樹脂１２の誘電率より低いため、電気的ストレスが加わると空孔１３の部分に電界が集中し、電気的な損傷を受けやすい。例えば、エポキシ樹脂に空孔を含ませ、電圧を印加すると絶縁破壊するレベルより低い電圧で微小な放電(いわゆる部分放電またはコロナ放電)が発生し、絶縁特性を低下させる。したがって通常、高電圧機器用絶縁材料では、樹脂１２中への空孔１３の混入は徹底的に避けるのが普通である。しかしながら、樹脂１２中の空孔１３がこのように電気的な欠陥として作用するのは、数μｍ以上の大きさになった場合であり、それ以下では、欠陥として作用しない。以下にこの原理を説明する。
【００２５】
ガス中での放電現象は火花放電特性として理論化されている。（例えば、電気学会編「放電ハンドブック」、第２部、第３章、３．４項「火花放電電圧」、オーム社刊）。図５に示すように火花電圧（放電開始電圧）Ｖsは、ガス媒体のガス圧力とガス体（気孔）の大きさの積(以下ｐｌと称する。)の関数となる。本発明の樹脂１２に内在する空孔１３は時間の経過とともに拡散によって空気に置換される。この空気の火花放電を発生する最小ｐｌ値は、図５に矢印止で示したように０．５torr・cmであり、これ以下では放電は発生しない。ｐｌ値はガス圧力とガス体(気孔)の大きさの積であるため、圧力をとりうる最大の１気圧(７６０torr)と設定すると、空孔の大きさは０．５／７６０＝０．０００６５８ｃｍ＝６．５８μｍとなる。すなわち、空孔１３がこれ以下の大きさになると放電しないことになる。ばらつきがあるので、実際には１０μｍ以下の大きさをもつ空孔１３が放電特性から絶縁性を損なわない大きさであると言える。
【００２６】
以上説明したように樹脂中の空孔を積極的に利用することにより、断熱層の断熱効果を高め、半導体素子の高温動作を可能とした信頼性の高い半導体装置を実現できる。
【００２７】
（第３の実施の形態）
上述の第2の実施の形態とは逆に、空孔の圧力を低く保ち、減圧状態に保つと大きな空孔であっても放電しにくい状態になる。その大きさは、例えば１torrでは、０．５／１＝０．５cm、１０torrの場合は、０．５／１０＝０．０５ｃｍとなる。
【００２８】
従って、１０torr以下であれば、０．５mm程度のギャップを付与しても放電しない状態とすることができる。このようなギャップは断熱層として作用する。
【００２９】
図６は本発明の第３の実施の形態に係る半導体装置の半導体素子周辺の断面図である。この第３の実施の形態の各部について、図２の第１の実施の形態に係る半導体装置の各部と同一部分は同一番号で示し、その説明を省略する。この第３の実施の形態が、第１の実施の形態と異なる点は、図２の断熱層１１を、減圧層１５とフィルムシール１６とに置き替えた点である。
【００３０】
このように半導体素子３の上面を減圧層１５からなる減圧状態の空間を付与することで、断熱層を形成することができる。この減圧層１５の形状、および、減圧状態を維持するために、フィルムシール１６によるカバーを付与している。また、この減圧層を用いる場合、図１に示したリード線４はボンディング配線とせず、半導体素子３から導体バーを用いて横方向に配線するような構造とするのが良い。
【００３１】
このように減圧した断熱層を半導体素子３とシリコーンゲル９の間に設けても、半導体素子の高温動作を可能とした信頼性の高い半導体装置を実現できる。
【００３２】
以上の第１乃至第３の実施の形態を模擬した実験結果について以下に詳述する。
【００３３】
図１の絶縁構成で、絶縁基板１として窒化アルミニウム（厚さ１mm）を用い、銅製電極２（厚さ０．２mm）を配置する。さらに半導体素子３を模擬した発熱体を電極２上に接合する。発熱体はヒーターで構成され、外部からの電流を流すことにより温度を上昇させることができる。発熱体温度は近傍に埋設した熱電対で測定し、ヒーターの電流を制御することにより一定の温度に制御する。
【００３４】
発熱体の周辺を断熱層１１で包み込み、その周囲をシリコーンゲル９で封止した。さらに断熱層１１とシリコーンゲル９の境界面に熱電対を配置し、断熱層１１の表面温度を測定した。発熱体の表面温度と断熱層表面温度の差が大きければ大きいほど、断熱層の断熱効果は大きく、シリコーンゲルの熱劣化を抑えることができる。実用上、断熱層表面温度が１５０℃以下であることが望ましい。
【００３５】
発熱源上の断熱層として発泡性ポリイミド樹脂(例えば、宇部興産（株）製ユーピレックスフォーム)を厚さ５ｍｍで塗布したもの(試料Ａ)、中空粒子（バロティーニ社製、ガラスビーズ）を２００wt%充填した耐熱エポキシ樹脂を厚さ１０mmで塗布したもの(試料Ｂ)、硬化収縮の大きいマイクロボイド生成剤(例えば、ハンツマン社製商品名Jeffamine 2000)を硬化剤として添加したエポキシ樹脂を厚さ１５mmで等した試料(試料Ｃ)を用意した。また、図６のようにフィルムシール１６（例えば東レ・デュポン社製ポリイミドフィルム カプトン）で発熱体の上部に減圧層１５を設け、真空炉中で減圧しながら熱処理し、電極２とフィルムシールを隙間無く接合し、この上にシリコーンゲルを流して封止した資料(試料Ｄ)も用意した。尚、この減圧層の厚さは３mmとした。
【００３６】
いずれの供試品についても発熱体温度が２５０℃となるよう電源を制御した。入力後２時間経過し、温度がほぼ平衡に達した状態で、断熱層表面温度を測定した。各試料の温度測定結果を図７に示す。
【００３７】
図７に示したように、試料Ａ、Ｂ、Ｃ及びＤのいずれも断熱層表面の温度は、発熱体表面温度に対してかなり低くなり、優れた断熱効果が確認された。この温度を所定の温度以下に抑えるためには、断熱層の熱伝導率に合わせて最適な厚さを設定すれば良い。すなわち試料Ｃにおいては、シリコーンゲルが劣化しない温度である１５０℃以下とするためには、装置構成上の制約はあるが、断熱層の厚さを２０mm以上に設定するか、マイクロボイド生成剤の量を増加するなどの対策を行えば良い。また、これらの断熱層はいずれも所定の絶縁特性をクリアすることが確認された。
【００３８】
【発明の効果】
以上説明した通り本発明によれば、半導体素子の高温動作を行うことが可能な信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の断面図。
【図２】 半導体素子周辺の断面図。
【図３】 本発明の第２の実施の形態に係る半導体装置に使用される断熱層の断面図。
【図４】 本発明の第２の実施の形態に係る半導体装置に使用される断熱層の変形例の断面図。
【図５】 ガス中での火花電圧とｐｌ値(ガス圧力と電極間距離の積)の関係を示した図。
【図６】 本発明の第３の実施の形態に係る半導体装置の半導体素子周辺の断面図。
【図７】 各試料の温度測定結果を示す表図。
【符号の説明】
１ 絶縁基板
２ 電極
３ 半導体素子
４ リード線
５ 放熱板
６ ケース
７ 外部接続用リード線
８ ターミナルホルダー
９ シリコーンゲル
１０ 封止部材
１１ 断熱層
１２ 樹脂
１３ 空孔
１４ 中空粒子
１５ 減圧層
１６ フィルムシール
【発明の属する技術分野】
本発明は、半導体装置に係り、特に半導体素子の高温動作を行うことができるようにした信頼性の高い半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子を搭載したパワーモジュールのような半導体装置においては、絶縁基板上に金属平板からなる電極を付け、その上に半導体素子を搭載し、素子の上部に他の主電極及びゲート用のリード線を接続する構造を採用している。絶縁基板は金属製の放熱板に取付けられ、ケースで囲われる。ケースには外部接続用リード線のついたターミナルホルダーを取付け、一方ケース内に充填物、例えばシリコーンゲルを流し込み硬化させ封止部材で密封する。
【０００３】
ケース内にシリコーンゲルを充填する理由は、絶縁・封止のためであり、外部のゴミやチリの進入を防ぐだけでなく、空気と比べて絶縁特性を向上させることができる。短い絶縁距離で所定の製品の絶縁仕様を満足することができるので、よりコンパクトな構造を提供できる。また、シリコーンゲルは柔軟であるので、温度サイクルの膨張収縮によるリード線等への機械的な負荷が与えられることがなく、従って構成部品を破損させる危険性を少なくできる。
【０００４】
このようなパワーモジュールの通電容量は年々増大している。すなわちより高電圧で大電流を流すような仕様に適合していく必要がある。一方、よりコンパクトな構造を実現するため、半導体素子の実装密度はますます高くなりつつある。半導体素子に大電流を流そうとすると発熱が大きくなる。最も一般的なＳｉ(シリコン)半導体素子は通常１２５℃を上限として設計されており、冷却を強化することにより、この上限を超えないようなパッケージ構成を採用している。このために、金属製の放熱板への熱伝導を改善して冷却を強化する等の技術が提案されている（例えば特許文献１参照。）。
【０００５】
【特許文献１】
特開２００３−７９２８号公報（第３−５頁、図３）
【０００６】
【発明が解決しようとする課題】
近年ＳｉＣ(炭化ケイ素)等、Ｓｉよりもさらに高温で動作する半導体素子が実用化されてきた。この素子は５００℃程度まで動作可能であるので、より電流密度を上げたパワーモジュールを構成することが可能となる。
【０００７】
しかしながら、半導体素子に接触する材料のうち、充填物としてのシリコーンゲルは有機物であり、１５０℃を超える状態で使用すると酸化・分解により次第に柔軟性が失われ、硬くもろくなっていく。その結果、リード線に損傷を与え、また剥離・き裂が発生する。更に、絶縁特性も低下するため、パワーモジュール全体の電気絶縁特性が初期値から大きく低下してしまう。このような高温動作形半導体素子の場合に、シリコーンゲルの温度上昇を防ぐようにするには、上述した従来のような金属製の放熱板への熱伝導を改善する技術だけでは不充分である。
【０００８】
本発明は、上記に鑑みて為されたもので、半導体素子の高温動作を行うことが可能な信頼性の高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために本発明の半導体装置は、絶縁基板と、この絶縁基板の一方の側面に金属層を介して配置した半導体素子と、この半導体素子の表面を直接覆うように設け、この半導体素子から絶縁基板方向への熱伝導率よりも熱伝導率の低い断熱層と、前記絶縁基板の他方の側面にその一方の側面を接合配置した放熱板と、前記絶縁基板、前記半導体素子及び前記断熱層を包囲するように前記放熱板に設けられ、内部を充填物で充填したケースとから構成している。
【００１０】
本発明の半導体装置によれば、半導体素子の高温動作を行うことが可能な信頼性の高い半導体装置を提供することができる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下に本発明による半導体装置の第１の実施の形態を図１及び図２を参照して説明する。図１は本発明の半導体装置の断面図である。
【００１２】
絶縁基板１をはさんでその両側に金属平板から成る電極２を配置し、その一方の電極２上に複数個の半導体素子３を互いに離間して配置し、この半導体素子３同士をリ−ド線４で結んでいる。電極２と半導体素子３の下部は通常ハンダ等により電気的及び機械的に接続固定される。またリード線４は、ワイヤーボンディングまたは導体バーによる配線を用いるのが普通である。リード線４は主回路配線とゲート配線の両方があるが、ここではこれらをまとめてリ−ド線４として図示した。
【００１３】
絶縁基板１は他方の電極２を介して金属製の放熱板５上に取付けられ、放熱板５の外周部分を起点として樹脂性のケース６が前記絶縁基板１、電極２、半導体素子３及びリ−ド線４を包囲するように設けてある。ケース６の上部は、外部接続用リード線７、７ａを接続したターミナルホルダー８及び後述する封止部材１０により閉塞されている。外部接続用リード線７、７ａは夫々主回路配線用、ゲート配線用であり、何れも絶縁基板１上に設けられた図示しない電極に接続されている。更に、各々の半導体素子３の表面を覆うように、例えば樹脂をポッティングする等の方法により断熱層１１が形成されている。そしてケース６の内部にはシリコーンゲル９を流し込み、シリコーンゲル９が硬化した後に封止部材１０により全体を密封している。
【００１４】
図２は、図１の半導体素子３の周辺を拡大した模式図である。図２において、図１と同一部分は同一符号で示し、その説明は省略する。また、リード線４は図示を省略してある。図２に示すように、一方の電極２上に載置された半導体素子３は、熱伝導性の低い断熱層１１に覆われた構造となっている。以下にこの断熱層１１の機能について説明する。
【００１５】
図１のパッケージ構造において、通電時に半導体素子３には電流が流れ、半導体素子３は発熱状態となる。半導体素子３は所定の温度以下でないと正常な動作ができないので、発生した熱を速やかに逃がし、所定の温度以下に保つ工夫がなされている。すなわち、半導体素子３は、放熱板５上に電極２を介して載置して、この向きに積極的に熱を逃がそうとしている。しかし放熱板５は通常接地されているため、高圧に保たれた半導体素子３と放熱板５の間は絶縁が必要となる。この絶縁を確保するため、両者の間には絶縁基板１が挿入されている。絶縁基板１には絶縁性の他に、高い熱伝導性が要求される。このように通電時に半導体素子３に発生した熱のほとんどは下方の放熱板５方向に逃がされるが、断熱層１１を設けない場合は、上面側で半導体素子３に接触するシリコーンゲル９は高い温度にさらされるので、熱的なストレスを受ける。
【００１６】
半導体素子３が最も標準的に用いられているＳｉ系の場合、その動作温度の上限から１２５−１５０℃以下に抑えるようにする。この温度範囲では、シリコーンゲル９に損傷はなく、長期的に使用可能である。しかしながら、ＳｉＣのように２００℃を超える温度で使用可能な高温動作形半導体素子を適用する場合は、半導体素子３はより高温となる。この温度にさらされるとシリコーンゲル９が劣化し、機器が損傷を受ける。
【００１７】
上述の問題点を防ぐため、本発明の半導体装置においては、半導体素子３とシリコーンゲル９の間に断熱層１１を挿入し、シリコーンゲル９が直接高い温度にさらされないように構成している。この断熱層１１を付与する最も簡便な方法は、断熱性樹脂によるポッティングである。この断熱性樹脂は熱硬化性のものを用いるのが普通であるが熱可塑性材料を用いても良い。
【００１８】
以上説明したように、断熱性樹脂による断熱層１１を半導体素子３とシリコーンゲル９の間に設ければ、半導体素子の高温動作を可能とした信頼性の高い半導体装置を実現できる。
【００１９】
（第２の実施の形態）
以下に本発明に係る半導体装置の第2の実施の形態を図３乃至図５を参照して説明する。図３は本発明の第2の実施の形態に係る半導体装置に使用される断熱層の断面図である。
【００２０】
図３に示すように断熱層１１を形成する樹脂１２に多数の空孔１３を付与すれば、樹脂の断熱性を高めることが可能となる。空孔１３の内部は空気、窒素等のガス成分から構成されているが、樹脂１２という固体に比較して、非常に熱伝導性が低くなる。樹脂１２に対する空孔１３の割合が増加するにつれて全体の熱伝導率が低下し、断熱効果が高くなる。
【００２１】
樹脂１２中に空孔１３を付与する具体的方法として、樹脂１２の硬化反応過程でガスが発生するいわゆる発泡性樹脂を活用することができる。細かい泡を発生させながら、樹脂１２を固めると、固まった後の樹脂１２中に、図３に示したように多数の空孔１３が残存した状態となる。
【００２２】
発泡性樹脂としては多種のものが商品化されているが、液状の樹脂を半導体素子３の上部から流し込んで固めるという、いわゆるポッティング性、また、半導体素子３の発熱に耐える耐熱性の観点から、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ウレタン樹脂及びシリコーン樹脂等の熱硬化性樹脂、またはフッ素樹脂等の耐熱性熱可塑性樹脂をベースとした発泡性材料を用いるのが良い。また、樹脂が硬化する際に、非常に大きな硬化収縮を発生する材料も適用可能である。この材料は樹脂が硬化するときの体積変化により、樹脂内部に非常に小さな気孔を発生することが知られており、マイクロボイド生成材料として市販されている。
【００２３】
図４は本発明の第２の実施の形態に係る半導体装置に使用される断熱層の変形例の断面図である。図４に示した例では、気泡を充填材の形で外部から樹脂１２中に添加して断熱層１１を形成する。例えば、中心部が空孔、周囲が固体という中空粒子が市販されている。中空粒子１４の内部は空孔１３を内蔵しており、この空孔１３の大きさは既知であるので、中空粒子１４の充填量を制御することにより、空孔量を調節し、断熱層１１に任意の断熱性を付与できる。樹脂としては、耐熱性に優れたエポキシ、フェノール、ウレタン、ポリイミド、シリコーン、フッ素樹脂を用いるのが良い。
【００２４】
こうした空孔１３の内部を構成するガス成分(空気、窒素)等の誘電率は通常樹脂１２の誘電率より低いため、電気的ストレスが加わると空孔１３の部分に電界が集中し、電気的な損傷を受けやすい。例えば、エポキシ樹脂に空孔を含ませ、電圧を印加すると絶縁破壊するレベルより低い電圧で微小な放電(いわゆる部分放電またはコロナ放電)が発生し、絶縁特性を低下させる。したがって通常、高電圧機器用絶縁材料では、樹脂１２中への空孔１３の混入は徹底的に避けるのが普通である。しかしながら、樹脂１２中の空孔１３がこのように電気的な欠陥として作用するのは、数μｍ以上の大きさになった場合であり、それ以下では、欠陥として作用しない。以下にこの原理を説明する。
【００２５】
ガス中での放電現象は火花放電特性として理論化されている。（例えば、電気学会編「放電ハンドブック」、第２部、第３章、３．４項「火花放電電圧」、オーム社刊）。図５に示すように火花電圧（放電開始電圧）Ｖsは、ガス媒体のガス圧力とガス体（気孔）の大きさの積(以下ｐｌと称する。)の関数となる。本発明の樹脂１２に内在する空孔１３は時間の経過とともに拡散によって空気に置換される。この空気の火花放電を発生する最小ｐｌ値は、図５に矢印止で示したように０．５torr・cmであり、これ以下では放電は発生しない。ｐｌ値はガス圧力とガス体(気孔)の大きさの積であるため、圧力をとりうる最大の１気圧(７６０torr)と設定すると、空孔の大きさは０．５／７６０＝０．０００６５８ｃｍ＝６．５８μｍとなる。すなわち、空孔１３がこれ以下の大きさになると放電しないことになる。ばらつきがあるので、実際には１０μｍ以下の大きさをもつ空孔１３が放電特性から絶縁性を損なわない大きさであると言える。
【００２６】
以上説明したように樹脂中の空孔を積極的に利用することにより、断熱層の断熱効果を高め、半導体素子の高温動作を可能とした信頼性の高い半導体装置を実現できる。
【００２７】
（第３の実施の形態）
上述の第2の実施の形態とは逆に、空孔の圧力を低く保ち、減圧状態に保つと大きな空孔であっても放電しにくい状態になる。その大きさは、例えば１torrでは、０．５／１＝０．５cm、１０torrの場合は、０．５／１０＝０．０５ｃｍとなる。
【００２８】
従って、１０torr以下であれば、０．５mm程度のギャップを付与しても放電しない状態とすることができる。このようなギャップは断熱層として作用する。
【００２９】
図６は本発明の第３の実施の形態に係る半導体装置の半導体素子周辺の断面図である。この第３の実施の形態の各部について、図２の第１の実施の形態に係る半導体装置の各部と同一部分は同一番号で示し、その説明を省略する。この第３の実施の形態が、第１の実施の形態と異なる点は、図２の断熱層１１を、減圧層１５とフィルムシール１６とに置き替えた点である。
【００３０】
このように半導体素子３の上面を減圧層１５からなる減圧状態の空間を付与することで、断熱層を形成することができる。この減圧層１５の形状、および、減圧状態を維持するために、フィルムシール１６によるカバーを付与している。また、この減圧層を用いる場合、図１に示したリード線４はボンディング配線とせず、半導体素子３から導体バーを用いて横方向に配線するような構造とするのが良い。
【００３１】
このように減圧した断熱層を半導体素子３とシリコーンゲル９の間に設けても、半導体素子の高温動作を可能とした信頼性の高い半導体装置を実現できる。
【００３２】
以上の第１乃至第３の実施の形態を模擬した実験結果について以下に詳述する。
【００３３】
図１の絶縁構成で、絶縁基板１として窒化アルミニウム（厚さ１mm）を用い、銅製電極２（厚さ０．２mm）を配置する。さらに半導体素子３を模擬した発熱体を電極２上に接合する。発熱体はヒーターで構成され、外部からの電流を流すことにより温度を上昇させることができる。発熱体温度は近傍に埋設した熱電対で測定し、ヒーターの電流を制御することにより一定の温度に制御する。
【００３４】
発熱体の周辺を断熱層１１で包み込み、その周囲をシリコーンゲル９で封止した。さらに断熱層１１とシリコーンゲル９の境界面に熱電対を配置し、断熱層１１の表面温度を測定した。発熱体の表面温度と断熱層表面温度の差が大きければ大きいほど、断熱層の断熱効果は大きく、シリコーンゲルの熱劣化を抑えることができる。実用上、断熱層表面温度が１５０℃以下であることが望ましい。
【００３５】
発熱源上の断熱層として発泡性ポリイミド樹脂(例えば、宇部興産（株）製ユーピレックスフォーム)を厚さ５ｍｍで塗布したもの(試料Ａ)、中空粒子（バロティーニ社製、ガラスビーズ）を２００wt%充填した耐熱エポキシ樹脂を厚さ１０mmで塗布したもの(試料Ｂ)、硬化収縮の大きいマイクロボイド生成剤(例えば、ハンツマン社製商品名Jeffamine 2000)を硬化剤として添加したエポキシ樹脂を厚さ１５mmで等した試料(試料Ｃ)を用意した。また、図６のようにフィルムシール１６（例えば東レ・デュポン社製ポリイミドフィルム カプトン）で発熱体の上部に減圧層１５を設け、真空炉中で減圧しながら熱処理し、電極２とフィルムシールを隙間無く接合し、この上にシリコーンゲルを流して封止した資料(試料Ｄ)も用意した。尚、この減圧層の厚さは３mmとした。
【００３６】
いずれの供試品についても発熱体温度が２５０℃となるよう電源を制御した。入力後２時間経過し、温度がほぼ平衡に達した状態で、断熱層表面温度を測定した。各試料の温度測定結果を図７に示す。
【００３７】
図７に示したように、試料Ａ、Ｂ、Ｃ及びＤのいずれも断熱層表面の温度は、発熱体表面温度に対してかなり低くなり、優れた断熱効果が確認された。この温度を所定の温度以下に抑えるためには、断熱層の熱伝導率に合わせて最適な厚さを設定すれば良い。すなわち試料Ｃにおいては、シリコーンゲルが劣化しない温度である１５０℃以下とするためには、装置構成上の制約はあるが、断熱層の厚さを２０mm以上に設定するか、マイクロボイド生成剤の量を増加するなどの対策を行えば良い。また、これらの断熱層はいずれも所定の絶縁特性をクリアすることが確認された。
【００３８】
【発明の効果】
以上説明した通り本発明によれば、半導体素子の高温動作を行うことが可能な信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の断面図。
【図２】 半導体素子周辺の断面図。
【図３】 本発明の第２の実施の形態に係る半導体装置に使用される断熱層の断面図。
【図４】 本発明の第２の実施の形態に係る半導体装置に使用される断熱層の変形例の断面図。
【図５】 ガス中での火花電圧とｐｌ値(ガス圧力と電極間距離の積)の関係を示した図。
【図６】 本発明の第３の実施の形態に係る半導体装置の半導体素子周辺の断面図。
【図７】 各試料の温度測定結果を示す表図。
【符号の説明】
１ 絶縁基板
２ 電極
３ 半導体素子
４ リード線
５ 放熱板
６ ケース
７ 外部接続用リード線
８ ターミナルホルダー
９ シリコーンゲル
１０ 封止部材
１１ 断熱層
１２ 樹脂
１３ 空孔
１４ 中空粒子
１５ 減圧層
１６ フィルムシール
Claims (10)
- 絶縁基板と、
この絶縁基板の一方の側面に金属層を介して配置した半導体素子と、
この半導体素子の表面を直接覆うように設けた断熱層と、
前記絶縁基板の他方の側面にその一方の側面を接合配置した放熱板と、
前記絶縁基板、前記半導体素子及び前記断熱層を包囲するように前記放熱板に設けられ、内部を充填物で充填したケースとから成り、
前記断熱層は、前記半導体素子から前記絶縁基板方向への熱伝導率よりも熱伝導率が低いことを特徴とする半導体装置。 - 前記断熱層は、多数の空孔を有する樹脂から成ることを特徴とする請求項１記載の半導体装置。
- 前記樹脂はエポキシ、ポリイミド、シリコーン、ウレタン、フッ素樹脂の何れかであることを特徴とする請求項２記載の半導体装置。
- 前記断熱層は、中空の粒子を充填した樹脂であることを特徴とする請求項１記載の半導体装置。
- 前記中空の粒子は、ガラス、アルミナ、シリカ等の無機物からなる粒子であることを特徴とする請求項４記載の半導体装置。
- 前記樹脂は、エポキシ、フェノール、ウレタン、ポリイミド、シリコーン、フッ素樹脂の何れかであることを特徴とする請求項４記載の半導体装置。
- 前記樹脂の空孔の径が１０μｍ以下であることを特徴とする請求項２記載の半導体装置。
- 前記断熱層は、硬化収縮が大きく、自己収縮によりボイドを発生せしめる樹脂であることを特徴とする請求項１記載の半導体装置。
- 前記断熱層は、低圧空気であることを特徴とする請求項１記載の半導体装置。
- 前記断熱層の低圧の保持用に高シール性のフィルムを用いたことを特徴とする請求項９記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194515A JP4381047B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194515A JP4381047B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032879A JP2005032879A (ja) | 2005-02-03 |
| JP4381047B2 true JP4381047B2 (ja) | 2009-12-09 |
Family
ID=34205659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194515A Expired - Fee Related JP4381047B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4381047B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5168866B2 (ja) | 2006-09-28 | 2013-03-27 | 三菱電機株式会社 | パワー半導体モジュール |
| JP2013128034A (ja) * | 2011-12-19 | 2013-06-27 | Seiwa Electric Mfg Co Ltd | 熱対策シート |
| WO2013124940A1 (ja) * | 2012-02-23 | 2013-08-29 | パナソニック株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| US10559538B2 (en) * | 2015-02-25 | 2020-02-11 | Mitsubishi Electric Corporation | Power module |
| JP6390993B2 (ja) | 2015-12-25 | 2018-09-19 | 株式会社村田製作所 | 圧電発振器及び圧電発振デバイス |
| JP7325674B2 (ja) * | 2021-02-10 | 2023-08-14 | 三菱電機株式会社 | 半導体パワーモジュール |
-
2003
- 2003-07-09 JP JP2003194515A patent/JP4381047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005032879A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5638623B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5847165B2 (ja) | 半導体装置 | |
| JP6848802B2 (ja) | 半導体装置 | |
| JP2011525686A (ja) | 中圧又は高圧スイッチギヤアセンブリの電極部及び電極部の製造方法 | |
| WO2017082122A1 (ja) | パワーモジュール | |
| JP5843539B2 (ja) | 半導体装置及び当該半導体装置の製造方法 | |
| JP5228519B2 (ja) | 半導体装置 | |
| JP4381047B2 (ja) | 半導体装置 | |
| US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
| JP5101971B2 (ja) | 半導体装置 | |
| JP6246057B2 (ja) | 半導体装置 | |
| JP2013004766A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005210006A (ja) | 半導体装置 | |
| JPWO2018159152A1 (ja) | 半導体装置 | |
| JP6167535B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CA2633906A1 (en) | Arrangement having at least one electronic component | |
| CN107210273B (zh) | 功率模块 | |
| JP5368492B2 (ja) | パワー半導体装置 | |
| JP6211215B2 (ja) | 圧接された複数の半導体構成素子のための改良されたディスクセル | |
| JP2009231685A (ja) | パワー半導体装置 | |
| JP2009026960A (ja) | 半導体装置 | |
| TWI399837B (zh) | 半導體裝置及製造半導體裝置的方法 | |
| JP2007027261A (ja) | パワーモジュール | |
| JP2017224778A (ja) | 半導体装置 | |
| JP2006005203A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4381047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |