JP7325674B2 - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP7325674B2
JP7325674B2 JP2022581070A JP2022581070A JP7325674B2 JP 7325674 B2 JP7325674 B2 JP 7325674B2 JP 2022581070 A JP2022581070 A JP 2022581070A JP 2022581070 A JP2022581070 A JP 2022581070A JP 7325674 B2 JP7325674 B2 JP 7325674B2
Authority
JP
Japan
Prior art keywords
comb
power module
ionic substance
silicone
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022581070A
Other languages
English (en)
Other versions
JPWO2022172351A5 (ja
JPWO2022172351A1 (ja
Inventor
雅知 三國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022172351A1 publication Critical patent/JPWO2022172351A1/ja
Publication of JPWO2022172351A5 publication Critical patent/JPWO2022172351A5/ja
Application granted granted Critical
Publication of JP7325674B2 publication Critical patent/JP7325674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体素子が封止材により封止された半導体パワーモジュールに関する。
半導体パワーモジュールは、モーターなどの電子機器を効率よく制御するために必要不可欠であり、近年ますます需要が拡大している。例えば半導体パワーモジュールは、半導体素子と、それを封止する絶縁性の樹脂を有しており、極めて高い電圧が印加されるコレクタ電極（正極）およびエミッタ電極（負極）との間で、通常の電流路を介さないリーク電流が生じないように、高い耐圧保持構造を有するように設計することが求められている。近年、半導体パワーモジュールは高耐電圧化が進んでおり、耐圧６．５ｋＶの製品が電車などに適用されている。高耐圧化を実現させる方法として、例えば特許文献１では、絶縁基板上に配置された導電板と絶縁基板との交差部、すなわち導電板の端縁部をイオン液体を含むイオンゲルで被覆し、その後イオンを含まないゲルで全体を封止した半導体装置が提案されている。この方法では、電圧印加時に上記交差部の電界集中を緩和することで絶縁耐圧の向上を可能としていた。
特開２０１７－２８１３２号公報
しかしながら、特許文献１に開示される方法では、イオン液体を含むイオンゲルをイオンを含まないゲルが覆っているため、イオン成分がイオンを含まないゲルに拡散してしまい、長期的に電界緩和効果を持続することが困難であるという課題があった。
本開示は上記のような問題を解決するためになされたものであり、長期的に電界緩和効果を持続することができ、長期的な信頼性を確保できる半導体パワーモジュールを提供することを目的とする。
本開示に係る半導体パワーモジュールは、半導体素子と、前記半導体素子を搭載する基板と、前記基板を搭載するベース板と、前記ベース板および前記半導体素子を収納するケースと、前記ベース板および前記ケースで規定される領域に充填され、少なくとも前記半導体素子を覆う封止材と、を備え、前記封止材は、シリコーン樹脂を主材とし、前記シリコーン樹脂が有するシリコーン骨格と共有結合を形成するイオン性物質を含むシリコーンゲルであり、絶縁基板と、前記絶縁基板の主面上に配置され、それぞれが複数の櫛歯電極を有する第１の櫛形対向電極パターンおよび第２の櫛形対向電極パターンと、を備え、前記第１および第２の櫛形対向電極パターンは、互いの櫛歯電極が、前記互いの櫛歯電極の隙間に入り込むように対向して配置され、前記互いの櫛歯電極の前記隙間に入り込んだ部分での櫛歯電極の間隔が１ｍｍである櫛形電極基板が、前記封止材で封止されている状態で、前記第１および第２の櫛形対向電極パターンの間に１ｋＶの直流電圧を印加し、３００秒後の前記封止材と前記櫛形電極基板との界面リーク電流を測定した場合に、前記界面リーク電流が５．０×１０ －１０ Ａ以上１．０×１０ －８ Ａ以下である界面絶縁抵抗を有する。
上記半導体パワーモジュールによれば、封止材にイオン性物質が含まれていることで、封止材と半導体素子との界面の電界集中が緩和される電界緩和効果により、半導体素子内部のリーク電流が小さくなり、耐電圧を向上することができる。また、シリコーン樹脂の骨格とイオン性物質が共有結合を形成しているため、イオン性物質が拡散または偏析することがなく、長期的に電界緩和効果を持続することができ、長期的な信頼性を確保することができる。
実施の形態１に係る半導体パワーモジュールの断面図である。 ダイオード素子の上面構成を示す平面図である。 実施の形態２に係る半導体パワーモジュールの断面図である。 実施の形態３に係る半導体パワーモジュールの断面図である。 界面絶縁抵抗の測定のための櫛形電極基板を示す平面図である。 櫛形電極基板を用いた界面絶縁抵抗の測定装置を示す図である。 半導体パワーモジュールの性能評価のための評価モジュールを示す平面図である。 半導体パワーモジュールの性能評価のためのモジュール組立体の断面図である。 半導体パワーモジュールの性能評価結果を示す図である。 半導体パワーモジュールの性能評価結果を示す図である。
＜実施の形態１＞
図１は実施の形態１に係る半導体パワーモジュール１００の構成を示す断面図である。図１に示すように半導体パワーモジュール１００は、例えば、銅板などの金属板で構成され、放熱板として機能するベース板４の上面に、絶縁基板３が半田材（図示せず）などの接合材により接合されている。ベース板４は、上面側および底面側が開口部となった枠状のケース６の底面側の開口部を覆うように配設され、ベース板４がケース６の底面を構成している。
絶縁基板３は、窒化シリコン、アルミナ、窒化アルミニウムなどのセラミック基板を主材とし、セラミック基板の上面に導体パターン３ａが形成され、下面に導体パターン３ｂが形成されている。絶縁基板３の導体パターン３ａ上には半導体素子５ａおよび５ｂが半田材（図示せず）などの接合材により接合されている。
図１に示す半導体パワーモジュール１００においては、半導体素子５ａおよび５ｂが搭載される絶縁基板３の他に、外部との電気的な接続のための外部端子２を搭載する絶縁基板３１および３２を有している。絶縁基板３１は、２つの絶縁基板３の間に配置され、２つの絶縁基板３上の半導体素子５ｂとワイヤ８を介して電気的に接続される外部端子２を搭載している。また、絶縁基板３２は、ベース板４の端縁部に配置され、絶縁基板３上の半導体素子５ａとワイヤ８を介して電気的に接続される外部端子２を搭載している。なお、絶縁基板３１および３２の構成は絶縁基板３と同様である。
ベース板４とケース６で規定される領域には、絶縁基板３、３１および３２、半導体素子５ａおよび５ｂを封止する封止材１が充填され、外部端子２の先端部は、ケース６の上面側の開口部を覆うように配設された蓋７を貫通して外部に突出している。
半導体素子５ａおよび５ｂの種類は、特に限定されないが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transitor）などのスイッチング素子、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）などのダイオード素子が挙げられる。なお、スイッチング素子、ダイオード素子共に、シリコン（Ｓｉ）素子に限定されず、炭化シリコン（ＳｉＣ）素子および窒化ガリウム（ＧａＮ）素子などのワイドバンドギャップ半導体素子を用いてもよい。ワイドバンドギャップ半導体素子はＳｉ素子と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。
ベース板４と絶縁基板３、３１および３２との接合、絶縁基板３と半導体素子５ａおよび５ｂとの接合には、半田を用いた接合の他に、金属ナノ粒子を用いた接合、金属拡散による接合、超音波による接合などが挙げられる。また、半導体素子５ａおよび５ｂの間、半導体素子５ａおよび５ｂと導体パターン３ａとの間を電気的に接続するワイヤ８は、ワイヤボンディングにより接続されている。
図２は、半導体素子５ａおよび５ｂの一例として、ダイオード素子５の上面構成を示す平面図である。図２に示すようにダイオード素子５は、平面視形状が四角形状の半導体基板上に設けられ、中央部の活性領域ＡＲと、その周囲の終端領域ＴＲとに大きく分けられる。活性領域ＡＲには、ダイオード素子５の主電流が流れるが電極９が設けられ、終端領域ＴＲには電極９を囲むように設けられたガードリング１０と呼ばれる電界緩和パターンが形成されている。ガードリング１０は、図２に示されるように、互いに離間して複数設けられ、その本数は、ダイオード素子５の種類、耐電圧により適宜設定される。なお、ガードリング１０間には、電界緩和用の半導電性のＳｉｎＳｉＮ膜（semi-insulating Silicon Nitride膜）が、例えばＣＶＤ（chemical vapor deposition）法により形成されている。また、図２においてはダイオード素子を示したが、スイッチング素子の場合は、活性領域ＡＲにおいてゲート電極にゲート電位を与えるゲートパッドおよびゲート配線が設けられることとなる。
封止材１としては、シリコーン樹脂を主材とし、シリコーン樹脂のシリコーン骨格とイオン性物質が共有結合を形成しているシリコーンゲルを用いる。イオン性物質はイオンを含む物質であり、シリコーンの無機質のシロキサン結合（-Ｓｉ-Ｏ-Ｓｉ-）であるシリコーン骨格と共有結合を形成している。
シリコーンゲルは、柔軟性に富んでいるため、ワイヤ８に作用する応力が小さく、ワイヤボンディングの長期信頼性を確保することができる。また、イオン性物質が含まれていることで、半導体素子５ａおよび５ｂと封止材１の界面抵抗が低下し、界面での電荷の蓄積が抑制されて電界の集中が緩和される電界緩和効果が得られる。この電界緩和効果により、半導体素子５ａおよび５ｂ内のリーク電流を小さくでき、耐電圧が向上する。また、イオン性物質はシリコーン骨格と共有結合を形成しているため、イオン性物質が拡散または偏析することがなく、長期的に電界緩和効果を持続することができ、長期的な信頼性を確保することができる。
封止材１のシリコーンゲルは、空気中の水分と反応して硬化する縮合型でも、加熱することで短時間で硬化する付加型でもよい。また、シリコーンゲルは、ジメチルポリシロキサン系でも、メチルフェニルポリシロキサン系でもよい。
＜イオン性物質の例＞
イオン性物質は、予めシリコーン樹脂と共有結合を形成していてもよく、また、シリコーンゲル樹脂の硬化反応前に、シリコーン骨格と共有結合を形成する官能基を有するイオン性物質を混合させ、シリコーンゲルの硬化反応時に、シリコーン骨格に共有結合として導入されてもよい。
シリコーン骨格と共有結合を形成する官能基を有するイオン性物質は、１分子内に官能基を２つ以上有することが望ましい。２つ以上官能基を有することで、重合性を有し、イオン性物質添加によるシリコーンゲルの構造変化への影響を小さくすることができる。
シリコーン骨格と共有結合を形成する官能基としては、特に限定はされないが、付加型シリコーンを用いる場合は、ビニル基を用いることでシリコーン骨格と共有結合を形成でき、縮合型シリコーンを用いる場合はシラン基を用いることでシリコーン骨格と共有結合を形成できる。
ビニル基を有するイオン性物質の例としては、３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミド、カリウムビニルトリフルオロボラート、３,３'-(ブタン-１,４-ジイル)ビス(１-ビニル-３-イミダゾリウム)ビス(トリフルオロメタンスルホニル)イミド、３-(２-ビニルピリジニウム-１-イル)プロパン-１-スルホン酸、１-ビニルイミダゾールビス(トリフルオロメタンスルホニル)イミド、トリメチルビニルアンモニウムブロミド、１,３,５-トリス[４-[(E)-２-(２,６-ジ-tert-ブチルピリリウム-４-イル)ビニル]フェニル]ベンゼンテトラフルオロボラート等が挙げられる。
シラン基を有するイオン性物質の例としては、Ｎ-[２-(Ｎ-ビニルベンジルアミノ)エチル]-３-アミノプロピルトリメトキシシラン塩酸塩、Ｎ, Ｎ-ジメチル-Ｎ-[３-(トリエトキシシリル)プロピル]-１-オクタデカンアミニウム・クロリド、Ｎ, Ｎ-ジメチル-Ｎ-[３-(トリメトキシシリル)プロピル]-１-オクタデカンアミニウム・クロリド等が挙げられる。
イオン性物質は、反応性の観点から、シリコーン樹脂と相溶することが望ましいが、必ずしも相溶する必要はない。相溶しない場合でも、シリコーン樹脂の硬化反応時に均一に分散していれば、均一なゲルとなる。
シリコーン樹脂にイオン性物質を均一に分散させるために、シリコーン樹脂が硬化しない条件であれば、加温してもよい。この時、イオン性物質の融点がシリコーン樹脂の硬化反応温度以下であれば、加温時にイオン性物質が液体となり、より分散しやすくなり、均一性が向上する。
シリコーン骨格と共有結合を形成する官能基を有するイオン性物質の混合割合は、シリコーン樹脂に対して、０．０００１ｗｔ％（重量％）以上０．１ｗｔ％（重量％）以下であることが望ましい。イオン性物質の混合割合が０．０００１ｗｔ％を下回ると、封止材１と半導体素子５ａおよび５ｂの界面絶縁抵抗が大きくなり、十分な電界緩和効果が期待できなくなる。イオン性物質の混合割合が０．１ｗｔ％を上回ると、封止材１と素子の界面絶縁抵抗が低くなり過ぎて、絶縁不良を起こす可能性があり、イオン性物質の混合割合を上記範囲することでイオン性物質濃度を最適値とすることができる。
＜実施の形態２＞
図３は、実施の形態２に係る半導体パワーモジュール１００Ａの構成を示す断面図である。なお、図３においては、図１を用いて説明した半導体パワーモジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図３に示すように、半導体パワーモジュール１００Ａは、ベース板４とケース６で規定される領域に、絶縁基板３、３１および３２、半導体素子５ａおよび５ｂを封止する封止材として、シリコーン骨格とイオン性物質が共有結合を形成しているシリコーンゲル１ａと、イオン性物質を添加していないシリコーンゲル１ｂとの２層の封止材を用いている。
シリコーンゲル１ａは、少なくとも半導体素子５ａおよび５ｂの上部に達し、半導体素子５ａおよび５ｂが隠れるようにベース板４の表面から一定の高さまで充填されており、その上にシリコーンゲル１ｂが充填されている。
シリコーンゲル１ａ、１ｂは同じシリコーン樹脂を用いてもよいし、異なるシリコーン樹脂を用いてもよい。
シリコーン骨格とイオン性物質が共有結合を形成しているシリコーンゲル１ａが少なくとも半導体素子５ａおよび５ｂの上部に達するように充填されているため、シリコーンゲル１ａと半導体素子５ａおよび５ｂの界面での電界の集中が緩和され、半導体素子５ａおよび５ｂ内のリーク電流を小さくでき、耐電圧が向上する効果は実施の形態１の半導体パワーモジュール１００と同様である。また、シリコーンゲル１ａの使用量が少なくなるので、イオン性物質の使用量を削減でき、コスト低減が可能となる。
＜実施の形態３＞
図４は、実施の形態３に係る半導体パワーモジュール１００Ｂの構成を示す断面図である。なお、図４においては、図１を用いて説明した半導体パワーモジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図４に示すように、半導体パワーモジュール１００Ｂは、ベース板４とケース６で規定される領域において、半導体素子５ａおよび５ｂのそれぞれが、シリコーン骨格とイオン性物質が共有結合を形成しているシリコーンゲル１ａによって個々に覆われており、残りの部分にはイオン性物質を添加していないシリコーンゲル１ｂが充填されている。
シリコーンゲル１ａ、１ｂは同じシリコーン樹脂を用いてもよいし、異なるシリコーン樹脂を用いてもよい。
シリコーン骨格とイオン性物質が共有結合を形成しているシリコーンゲル１ａが半導体素子５ａおよび５ｂを個々に覆っているので、シリコーンゲル１ａと半導体素子５ａおよび５ｂの界面での電界の集中が緩和され、半導体素子５ａおよび５ｂ内のリーク電流を小さくでき、耐電圧が向上する効果は実施の形態１の半導体パワーモジュール１００と同様である。また、シリコーンゲル１ａの使用量が、半導体パワーモジュール１００Ａと比べてさらに少なくなるので、イオン性物質の使用量をさらに削減でき、さらなるコスト低減が可能となる。
＜半導体パワーモジュールの性能評価＞
以上説明した実施の形態１～３の半導体パワーモジュール１００、１００Ａおよび１００Ｂの性能評価結果を説明する。この性能評価においては、櫛形電極を用いた封止材１の界面絶縁抵抗の測定結果も評価するものとし、まず、櫛形電極による封止材１の界面絶縁抵抗の測定方法について説明する。
図５は、櫛形対向電極パターン１３（第１の櫛形対向電極パターン）および櫛形対向電極パターン２３（第２の櫛形対向電極パターン）が形成された櫛形電極基板１１の平面図である。図５に示されるように、評価基板である櫛形電極基板１１は、絶縁基板１２の主面に銅膜を接合して構成されたＤＢＣ（Direct Bond Copper）基板の銅膜上にニッケルめっきを施し、エッチングによりニッケル膜および銅膜をパターニングして、櫛形対向電極パターン１３および２３を形成して作製される。このため、櫛形対向電極パターン１３および２３はニッケルと銅の２層構造となっている。櫛形対向電極パターン１３および２３は、互いの櫛歯電極が、互いの櫛歯電極の隙間に入り込むように対向する形状となっている。そして、櫛形対向電極パターン１３および２３の櫛の背の電極に、それぞれ電極引き出し部１３ａおよび１３ｂが設けられている。
絶縁基板１２は、長さ（Ｙ方向寸法）４５．２ｍｍ、幅（Ｘ方向寸法）３４ｍｍ、厚さ０．６３５ｍｍの矩形の窒化シリコン基板である。櫛形対向電極パターン１３および２３は、櫛の背の電極の幅（Ｘ方向寸法）が３ｍｍ、長さ（Ｙ方向寸法）３７ｍｍ、櫛歯電極の幅（Ｙ方向寸法）が１ｍｍであり、互いの櫛歯電極の隙間に入り込んだ部分での一対の櫛歯電極の間隔が１ｍｍ、櫛歯電極の長さ（Ｘ方向寸法）１８ｍｍ、互いの櫛歯電極の隙間に入り込んだ部分での櫛歯電極の先端から相手の櫛の背の電極までの間隔が２ｍｍとなっている。櫛形対向電極パターン１３および２３の櫛歯電極の先端は半径（Ｒ）０．５ｍｍの曲率を有し、櫛の背の電極の角部は半径（Ｒ）１ｍｍの曲率を有し、櫛歯電極の隙間の底部は半径（Ｒ）１ｍｍの曲率を有している。
電極引き出し部１３ａおよび１３ｂは、長さ（Ｙ方向寸法）５ｍｍ、幅（Ｘ方向寸法）２ｍｍの矩形であり、櫛形対向電極パターン１３および２３の櫛の背の電極の中央に設けられている。
図６は、櫛形電極基板１１を用いた封止材１の界面絶縁抵抗の測定装置を示す図である。図６に示されるように、封止材１の界面絶縁抵抗の測定は、櫛形電極基板１１がケース１４内に収納され、封止材１により封止された状態で行った。シリコーン樹脂はＳＥ－１８８５（ダウ・東レ株式会社の製品名）、イオン性物質はシリコーン骨格と共有結合を形成する官能基を持たない１-エチル-３-メチルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドおよび、シリコーン骨格と共有結合を形成する官能基を有する３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドを用いた。ＳＥ－１８８５の粘度５２５ｍＰａ.ｓのＡ液、粘度３７５ｍＰａ.ｓのＢ液を重量比１対１で計量し、混合させた後に、イオン性物質を所定量添加して混合し、２分間の減圧脱泡を実施した。次いで、櫛形電極基板１１が収納されたケース１４内に上記イオン性物質が添加されたＳＥ－１８８５を注入し、１００℃のオーブンに入れ、１時間加熱し、硬化させた。
イオン性物質の添加割合は、ＳＥ－１８８５に対して０．００００１ｗｔ％、０．０００１ｗｔ％、０．００１ｗｔ％、０．０１ｗｔ％、０．１ｗｔ％、０．２ｗｔ％の６種類を用いた。櫛形電極基板１１の櫛形対向電極パターン１３および２３の電極引き出し部１３ａおよび２３ａ（図示せず）に接続した電極線１６および１７をハイレジスタンスメータ１５に接続し、電極線１６および１７に１ｋＶの直流電圧を印加して、櫛形電極基板１１と封止材１との界面リーク電流を測定した。
判断基準として、電圧印加後、３００秒後の電流値が５．０×１０－１０Ａ以上１．０×１０－８Ａ以下の範囲内であれば界面絶縁抵抗が優良（◎）、上記範囲以外の電流値であれば界面絶縁抵抗が良（〇）とした。このような方法で界面絶縁抵抗を評価することで封止材中のイオン性物質の適正量を規定することができる。なお、界面絶縁抵抗の評価結果は、図９および図１０に示す。
次に、半導体パワーモジュールの性能評価方法について説明する。図７は半導体パワーモジュールの性能評価のための評価モジュール９０を示す図であり、ベース板４に半導体素子５ａおよび５ｂが実装された状態の平面図である。また、図８は、図７の評価モジュール９０にケース６および外部端子２等を取り付けたモジュール組立体１１０の断面図である。
ベース板４は、Ｘ方向の長さ１９０ｍｍ、Ｙ方向の長さ１４０ｍｍ、厚さ３ｍｍの銅板を用いた。絶縁基板３は、Ｘ方向の長さ５１ｍｍ、Ｙ方向の長さ３０ｍｍ、厚さ１ｍｍの窒化シリコン基板の上面に銅により形成された導体パターン３ａが、下面に導体パターン３ｂが直接接合されたＤＢＣ基板を用いた。
絶縁基板３には、半導体素子５ａとしてＩＧＢＴを、半導体素子５ｂとしてＦＷＤを搭載した。また、封止材１には、硬化してシリコーンゲルとなるＳＥ－１８８５を用いた。
図７に示されるように、評価モジュール９０には６枚の絶縁基板３をベース板４上に実装し、ＩＧＢＴである半導体素子５ａとＦＷＤである半導体素子５ｂとを絶縁基板３に３個ずつ実装し、ワイヤボンディングにより絶縁基板３間などを電気的に接続した。
また、図８に示されるように、枠状のケース６を、絶縁基板３を取り囲むようにベース板４に取り付けてモジュール組立体１１０とした。
ＳＥ－１８８５のＡ液とＢ液とを２００ｇずつ計量し、攪拌混合した。次いで、シリコーン骨格と共有結合を形成する官能基を持たない１-エチル-３-メチルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドまたは、シリコーン骨格と共有結合を形成する官能基を有する３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドを、攪拌混合されたＳＥ－１８８５に添加し混合後、２分間減圧し脱泡した。
次いで、１-エチル-３-メチルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドまたは３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５をモジュール組立体１１０に減圧注入した。
注入量は、ベース板４とケース６で規定される領域をほぼ充填したモジュールＡ、上記ＳＥ－１８８５を半導体素子５ａおよび５ｂ上１ｍｍの高さまで充填したモジュールＢ、半導体素子５ａおよび５ｂのそれぞれを上記ＳＥ－１８８５で覆ったモジュールＣの３種を作製し、１００℃のオーブンに入れて１時間加熱し、ＳＥ－１８８５を硬化させた。
次に、モジュールＢおよびモジュールＣについては、イオン性物質を添加していないＳＥ－１８８５を充填し、さらに１００℃のオーブンに入れて１時間加熱し、ＳＥ－１８８５を硬化させた。
次に、モジュール組立体１１０の上面側の開口部を蓋７で塞ぐことで、モジュールＡは図１に示した半導体パワーモジュール１００と同等の評価モジュールとし、モジュールＢは図３に示した半導体パワーモジュール１００Ａと同等の評価モジュールとし、モジュールＣは図４に示した半導体パワーモジュール１００Ｂと同等の評価モジュールとした。
また、各評価モジュールについて、イオン性物質の添加割合を、ＳＥ－１８８５に対して０．００００１ｗｔ％、０．０００１ｗｔ％、０．００１ｗｔ％、０．０１ｗｔ％、０．１ｗｔ％、０．２ｗｔ％とした組み合わせを作製し、合計で３６種類の評価モジュールについて評価試験を行った。
１７５℃で１００時間の熱劣化後のモジュールについて、室温での素子リーク電流および交流による部分放電の２項目の評価試験を行った評価結果を図９および図１０に示す。なお、図９は１-エチル-３-メチルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５を用いた場合の評価結果であり、各モジュールを比較例１～１８として示している。図１０は３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５を用いた場合の評価結果であり、各モジュールを実施例１～１８として示している。
素子リーク電流の評価は、室温で、評価モジュールに５２００ＶのＤＣ電圧を印加して素子リーク電流を計測して行い、素子リーク電流の計測値が２０ｍＡ未満の場合を優良（◎）、２０ｍＡ以上３０ｍＡ未満の場合を良（〇）、３０ｍＡ以上の場合を不良（×）とした。
部分放電の評価は、評価モジュールに印加する電圧を、０．５ｋＶステップで、３０秒インターバルで昇圧させ、放電電荷を計測して行った。そして、放電電荷の計測値が１０ｐＣ以上になる電圧が１１．５ｋＶ以上の場合を優良（◎）、１１．５ｋＶ未満１０ｋＶ以上の場合を良（〇）、１０ｋＶ未満を不良（×）とした。また、放電が発生しない場合、すなわち電圧が１１．５ｋＶ以上の場合でも、素子リーク電流の電流値が５０ｍＡ以上であれば、絶縁試験結果を不良（×）とした。なお、放電が発生せず素子リーク電流の電流値が５０ｍＡ未満であれば、絶縁試験結果を優良（◎）とした。
まず、図６に示した櫛形電極基板１１を用いた界面絶縁抵抗の測定結果について説明する。シリコーン骨格と共有結合を形成する官能基を持たない１-エチル-３-メチルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５を用いた場合（図９）および、シリコーン骨格と共有結合を形成する官能基を有する３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５を用いた場合（図１０）ともに、０．０００１ｗｔ％以上０．１ｗｔ％以下の添加割合であれば、リーク電流は５．０×１０－１０Ａ以上１．０×１０－８Ａ以下の許容リーク電流の範囲内であり界面絶縁抵抗は優良（◎）であった。
一方、上記イオン性物質の添加割合が０．０００１ｗｔ％未満では、界面絶縁抵抗が高くなり過ぎて、リーク電流が低下し、許容リーク電流の範囲外となり、界面絶縁抵抗は良（〇）であった。また、上記イオン性物質の添加割合が０．１ｗｔ％を超えると界面絶縁抵抗が低くなり過ぎて、リーク電流が大きくなり、許容リーク電流の範囲外となり、界面絶縁抵抗は良（〇）であった。
次に、半導体パワーモジュールの性能評価結果について説明する。シリコーン骨格と共有結合を形成する官能基を持たない１-エチル-３-メチルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５を用いた場合、図９に示されるように何れの添加割合でも、リーク電流、部分放電、絶縁試験の何れも優良（◎）または良（〇）と判定されたモジュールはなかった。これは、イオン性物質がシリコーン骨格と共有結合を形成していないため、熱劣化試験によりイオン性物質が拡散または偏析したことで十分な電界緩和効果を得られなかったためと考えられる。
一方、シリコーン骨格と共有結合を形成する官能基を有する３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドが添加されたＳＥ－１８８５を用いた場合、図９に示されるように０．０００１ｗｔ％以上０．１ｗｔ％以下の範囲の添加割合であれば、リーク電流、部分放電、絶縁試験の何れも優良（◎）の判定であった。すなわち、イオン性物質の添加割合が０．０００１ｗｔ％以上０．１ｗｔ％以下の範囲で、大きな電界緩和効果を発揮し、シリコーン骨格とイオン性物質が共有結合を形成しているため、熱劣化試験でも偏析、拡散が抑制され、十分な電界緩和効果を発現したためと考えられる。
このように、シリコーン骨格と共有結合を形成する官能基を有する３-エチル-１-ビニルイミダゾリウムビス(トリフルオロメタンスルホニル)イミドを０．０００１ｗｔ％以上０．１ｗｔ％以下の範囲でシリコーン樹脂に含むことで、電界緩和効果を得ることができ、半導体パワーモジュールの耐電圧を向上させることができる。
本開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本開示がそれに限定されるものではない。例示されていない無数の変形例が、本開示の範囲から外れることなく想定され得るものと解される。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (7)

  1. 半導体素子と、
    前記半導体素子を搭載する基板と、
    前記基板を搭載するベース板と、
    前記ベース板および前記半導体素子を収納するケースと、
    前記ベース板および前記ケースで規定される領域に充填され、少なくとも前記半導体素子を覆う封止材と、を備え、
    前記封止材は、
    シリコーン樹脂を主材とし、前記シリコーン樹脂が有するシリコーン骨格と共有結合を形成するイオン性物質を含むシリコーンゲルであり、
    絶縁基板と、
    前記絶縁基板の主面上に配置され、それぞれが複数の櫛歯電極を有する第１の櫛形対向電極パターンおよび第２の櫛形対向電極パターンと、を備え、
    前記第１および第２の櫛形対向電極パターンは、
    互いの櫛歯電極が、前記互いの櫛歯電極の隙間に入り込むように対向して配置され、前記互いの櫛歯電極の前記隙間に入り込んだ部分での櫛歯電極の間隔が１ｍｍである櫛形電極基板が、前記封止材で封止されている状態で、前記第１および第２の櫛形対向電極パターンの間に１ｋＶの直流電圧を印加し、３００秒後の前記封止材と前記櫛形電極基板との界面リーク電流を測定した場合に、前記界面リーク電流が５．０×１０ －１０ Ａ以上１．０×１０ －８ Ａ以下である界面絶縁抵抗を有する、半導体パワーモジュール。
  2. 前記イオン性物質は、前記シリコーン骨格と１分子内で２つ以上の前記共有結合を形成する官能基を有する、請求項１記載の半導体パワーモジュール。
  3. 前記イオン性物質の前記官能基は、
    ビニル基またはシラン基である、請求項２記載の半導体パワーモジュール。
  4. 前記イオン性物質は、
    前記シリコーン樹脂の硬化反応温度以下の融点を有する、請求項２記載の半導体パワーモジュール。
  5. 前記シリコーンゲルは、
    前記イオン性物質を前記シリコーン樹脂に対して、０．０００１ｗｔ％以上０．１ｗｔ％以下の割合で含む、請求項１記載の半導体パワーモジュール。
  6. 前記封止材は、
    前記基板上の前記半導体素子が隠れるように前記ベース板の表面から一定の高さまで充填され、
    前記封止材の上に前記イオン性物質を含まないシリコーンゲルが充填される、請求項１記載の半導体パワーモジュール。
  7. 前記封止材は、
    前記基板上の前記半導体素子のみを覆い、
    前記ベース板および前記ケースで規定される前記領域の残りの部分は、前記イオン性物質を含まないシリコーンゲルが充填される、請求項１記載の半導体パワーモジュール。
JP2022581070A 2021-02-10 2021-02-10 半導体パワーモジュール Active JP7325674B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/004916 WO2022172351A1 (ja) 2021-02-10 2021-02-10 半導体パワーモジュール

Publications (3)

Publication Number Publication Date
JPWO2022172351A1 JPWO2022172351A1 (ja) 2022-08-18
JPWO2022172351A5 JPWO2022172351A5 (ja) 2023-03-13
JP7325674B2 true JP7325674B2 (ja) 2023-08-14

Family

ID=82838416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022581070A Active JP7325674B2 (ja) 2021-02-10 2021-02-10 半導体パワーモジュール

Country Status (2)

Country Link
JP (1) JP7325674B2 (ja)
WO (1) WO2022172351A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032879A (ja) 2003-07-09 2005-02-03 Toshiba Corp 半導体装置
JP2006002076A (ja) 2004-06-18 2006-01-05 Suzuka Fuji Xerox Co Ltd 熱伝導性弾性材料
WO2014097798A1 (ja) 2012-12-18 2014-06-26 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032879A (ja) 2003-07-09 2005-02-03 Toshiba Corp 半導体装置
JP2006002076A (ja) 2004-06-18 2006-01-05 Suzuka Fuji Xerox Co Ltd 熱伝導性弾性材料
WO2014097798A1 (ja) 2012-12-18 2014-06-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022172351A1 (ja) 2022-08-18
JPWO2022172351A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
JP7163054B2 (ja) 半導体装置
JP6540324B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4884830B2 (ja) 半導体装置
CN109743882B (zh) 半导体装置以及电力变换装置
JP6806170B2 (ja) 半導体装置及び電力変換装置
JP2002076197A (ja) 半導体装置用基板及び半導体装置
WO2018194090A1 (ja) 半導体装置
US9466542B2 (en) Semiconductor device
US5568684A (en) Method of encapsulating an electronic device
CN104620372A (zh) 半导体装置
JP2017147327A (ja) 半導体装置及び製造方法
EP0124624A1 (en) Semiconductor device
JP7325674B2 (ja) 半導体パワーモジュール
EP3886155A1 (en) Module with gas flow-inhibiting sealing at module interface to mounting base
JP7359581B2 (ja) 半導体装置
JP3703978B2 (ja) 半導体装置
US10892203B2 (en) Power semiconductor module
JP6395173B1 (ja) パワー半導体モジュール
JP7190985B2 (ja) 半導体装置
JP2017224778A (ja) 半導体装置
JP3903850B2 (ja) インバーターモジュール
JP2006108437A (ja) 樹脂で被覆した高耐電圧半導体装置及びその製造方法
JP2016139692A (ja) 半導体装置
JP6916997B2 (ja) 半導体装置
US11380599B2 (en) Semiconductor module, vehicle, and method of manufacturing semiconductor module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7325674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150