JP2017224778A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017224778A JP2017224778A JP2016120632A JP2016120632A JP2017224778A JP 2017224778 A JP2017224778 A JP 2017224778A JP 2016120632 A JP2016120632 A JP 2016120632A JP 2016120632 A JP2016120632 A JP 2016120632A JP 2017224778 A JP2017224778 A JP 2017224778A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- semiconductive film
- sealing member
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】長い寿命を有する半導体装置を提供する。【解決手段】半導体装置1は、半導体素子20と、半導体素子20に電気的に接続される配線(25,27)と、半導体素子20を封止しかつ電気的絶縁性を有する樹脂封止部材35と、配線(25,27)の少なくとも一部を覆いかつ配線(25,27)の少なくとも一部と樹脂封止部材35との間に配置される半導電膜30とを備える。半導電膜30は、配線(25,27)よりも高くかつ樹脂封止部材35よりも低い電気抵抗率を有する。【選択図】図1
Description
本発明は、半導体装置に関する。
絶縁ゲート型バイポーラトランジスタ(IGBT)またはダイオードのような半導体素子と、半導体素子に電気的に接続される導電ワイヤと、半導体素子と導電ワイヤとを封止し、かつ、電気的絶縁性を有する樹脂封止部材とを備える半導体装置が知られている(特許文献1を参照)。特許文献1に記載された半導体装置では、導電ワイヤの一部が電気的絶縁性を有する低帯電材で被覆されている。電気的絶縁性を有する低帯電材は、導電ワイヤから樹脂封止部材に電荷が注入されることにより樹脂封止部材を介したリーク電流が発生することを抑制して、半導体装置の絶縁耐圧を向上させる。
しかし、特許文献1に記載された半導体装置が長期間使用されることにより、低帯電材と導電ワイヤとの間にボイド(微小空隙)が形成される。特許文献1に記載された低帯電材は電気的絶縁性を有する。そのため、低帯電材と導電ワイヤとの間のボイドに大きな電界が発生する。このボイドにおいて部分放電が発生する。この部分放電は、低帯電材を劣化させる。この部分放電は、半導体装置においてリーク電流が発生することを抑制することを困難にするとともに、半導体装置の絶縁耐圧を低下させる。そのため、特許文献1に記載された半導体装置は短い寿命を有する。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、長い寿命を有する半導体装置を提供することである。
本発明の半導体装置は、半導体素子と、半導体素子に電気的に接続される配線と、半導体素子を封止し、かつ、電気的絶縁性を有する樹脂封止部材と、配線の少なくとも一部を覆いかつ配線の少なくとも一部と樹脂封止部材との間に配置される半導電膜とを備える。半導電膜は、配線よりも高くかつ樹脂封止部材よりも低い電気抵抗率を有する。
本発明の半導体装置では、半導電膜は、配線よりも高い電気抵抗率を有する。半導電膜は、配線から樹脂封止部材に電荷が注入されることを抑制する。半導電膜は、半導体装置においてリーク電流が発生することを抑制することができる。半導電膜は、電気的絶縁性を有する樹脂封止部材よりも低い電気抵抗率を有する。半導体装置が長期間使用されることにより配線と半導電膜との間にボイドが形成されても、半導電膜は、配線と半導電膜との間のボイドにおける電界の大きさを減少させることができる。半導電膜は、ボイドにおいて部分放電が発生することを抑制することができる。このように、本発明の半導体装置は、長期間にわたって、半導体装置の絶縁耐圧が低下することを抑制することができる。本発明の半導体装置は、長い寿命を有する。
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
(実施の形態1)
図1及び図2を参照して、実施の形態1に係る半導体装置1を説明する。半導体装置1は、例えば、パワーモジュールであってもよい。本実施の形態の半導体装置1は、半導体素子20と、半導体素子20に電気的に接続される配線(第1の配線25、第2の配線27)と、樹脂封止部材35と、半導電膜30とを備える。本実施の形態の半導体装置1は、半導体素子20を収容するケース10をさらに備えてもよい。ケース10は、半導体素子20が載置される基板11と、外囲体15と、第1のリードフレーム16と、第2のリードフレーム17とを含んでもよい。
図1及び図2を参照して、実施の形態1に係る半導体装置1を説明する。半導体装置1は、例えば、パワーモジュールであってもよい。本実施の形態の半導体装置1は、半導体素子20と、半導体素子20に電気的に接続される配線(第1の配線25、第2の配線27)と、樹脂封止部材35と、半導電膜30とを備える。本実施の形態の半導体装置1は、半導体素子20を収容するケース10をさらに備えてもよい。ケース10は、半導体素子20が載置される基板11と、外囲体15と、第1のリードフレーム16と、第2のリードフレーム17とを含んでもよい。
基板11は、絶縁層13と、絶縁層13の表面上の導電部14と、絶縁層13の裏面上の放熱部材12とを有する。絶縁層13は、例えば、高い熱伝導性を有するフィラーが分散された樹脂で構成されてもよい。高い熱伝導性を有するフィラーは、例えば、窒化ホウ素または窒化アルミニウムで構成されてもよい。絶縁層13は、例えば、アルミナ、窒化アルミニウムもしくは窒化ケイ素等からなるセラミック基板であってもよい。導電部14及び放熱部材12は、銅またはアルミニウムのような金属で構成されてもよい。導電部14は、半導体素子20よりも大きな表面積を有してもよい。導電部14は、半導体素子20で発生した熱を拡散させるヒートスプレッダとして機能してもよい。
半導体素子20は、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT)、金属酸化物半導体電界効果トランジスタ(MOSFET)、ゲートターンオフ(GTO)サイリスタまたはダイオードであってもよい。半導体素子20は、シリコン(Si)、炭化ケイ素(SiC)または窒化ガリウム(GaN)のような半導体材料から構成されてもよい。
半導体素子20は、第1の電極21と、第2の電極22とを含む。第1の電極21は、半導体素子20の第1の主面20a上に形成されてもよい。第2の電極22は、半導体素子20の第1の主面20aと反対側の第2の主面上に形成されてもよい。第1の配線25は、第1の接合部26において、第1の電極21に電気的及び機械的に接続される。第1の配線25は、接合部26aにおいて、第1のリードフレーム16に電気的及び機械的に接続される。第1の電極21は、第1の配線25を介して、第1のリードフレーム16に電気的に接続される。半導体素子20は、第1の配線25を介して、第1のリードフレーム16に電気的に接続される。
半導体素子20の第2の電極22は、基板11の導電部14に電気的及び機械的に接続される。第2の配線27は、第2の接合部28において、導電部14に電気的及び機械的に接続される。第2の配線27は、接合部28aにおいて、第2のリードフレーム17に電気的及び機械的に接続される。第2の電極22は、導電部14及び第2の配線27を介して、第2のリードフレーム17に電気的に接続される。半導体素子20は、基板11及び第2の配線27を介して、第2のリードフレーム17に電気的に接続される。第1の配線25及び第2の配線27は、例えば、金(Au)、銅(Cu)またはアルミニウム(Al)から構成されてもよい。第1の配線25及び第2の配線27は、ワイヤの形状を有してもよいし、板の形状を有してもよい。第1の接合部26、第2の接合部28及び接合部26a,28aにおける接合は、例えば、超音波ワイヤボンディング法を用いて行われてもよいし、はんだまたは導電性ペーストを用いた接合であってもよい。
半導体素子20は、第1の主面20aの周縁領域に、ガードリング24をさらに含んでもよい。ガードリング24は、第1の主面20aの周縁領域を周回するように配置される複数の導電リングを含む。複数の導電リングは、互いに離間している。ガードリング24は、半導体素子20の周縁領域において電界が集中することを抑制し、半導体素子20の絶縁耐圧を向上させる。本実施の形態では、ガードリング24は、4本の導電リングを有する。導電性リングの本数は4本に限られず、半導体素子20の種類に応じて適宜設定され得る。
樹脂封止部材35は、半導体素子20を封止する。樹脂封止部材35は、電気的絶縁性を有する。樹脂封止部材35は、エポキシ樹脂のような、半導電膜30よりも高い弾性率を有する材料から構成されてもよい。樹脂封止部材35は、例えば、シリコーンゲルのような、半導電膜30よりも低い弾性率と高い熱膨張率とを有する材料から構成されてもよい。
半導電膜30は、配線(第1の配線25、第2の配線27)の少なくとも一部を覆う。半導電膜30は、配線(第1の配線25、第2の配線27)の少なくとも一部と樹脂封止部材35との間に配置される。本実施の形態では、半導電膜30によって覆われる配線(第1の配線25、第2の配線27)の少なくとも一部は、第1の配線25の一部である。
特定的には、配線(第1の配線25、第2の配線27)の少なくとも一部は、ガードリング24の上方の配線(第1の配線25)の第1の部分を含んでもよい。半導電膜30は、ガードリング24の上方の第1の配線25の第1の部分上を覆ってもよい。半導電膜30は、第1の配線25の第1の部分の一部を覆ってもよいし、第1の配線25の第1の部分の全てを覆ってもよい。ガードリング24の上方の第1の配線25の第1の部分において、第1の配線25から樹脂封止部材35に電荷が注入されやすく、かつ、第1の電極21と第2の電極22との間に樹脂封止部材35を介したリーク電流が発生しやすい。そのため半導体装置1は絶縁破壊されやすい。半導電膜30は、この電荷注入及びリーク電流を抑制することができ、そのため半導体装置1の絶縁破壊を抑制することができる。
配線(第1の配線25、第2の配線27)の少なくとも一部は、配線(第1の配線25、第2の配線27)のうちガードリング24に最も近い部分を含んでもよい。半導電膜30は、配線(第1の配線25、第2の配線27)のうちガードリング24に最も近い部分上を覆ってもよい。配線(第1の配線25、第2の配線27)のうちガードリング24に最も近い部分において、第1の配線25から樹脂封止部材35に電荷が注入されやすく、かつ、第1の電極21と第2の電極22との間に樹脂封止部材35を介したリーク電流が発生しやすい。そのため半導体装置1は絶縁破壊されやすい。半導電膜30は、この電荷注入及びリーク電流を抑制することができ、そのため半導体装置1の絶縁破壊を抑制することができる。
半導電膜30は、第1の配線25及び樹脂封止部材35に密着してもよい。半導電膜30は、樹脂封止部材35に隙間なく接してもよい。半導電膜30は、第1の配線25に隙間なく接してもよい。
半導電膜30は、配線(第1の配線25、第2の配線27)よりも高くかつ樹脂封止部材35よりも低い電気抵抗率を有する。半導電膜30は、金属のような低い電気抵抗率を有する材料から構成される配線(第1の配線25及び第2の配線27)よりも少ない自由電子の数を有する。半導電膜30は、配線(第1の配線25及び第2の配線27)から樹脂封止部材35に電荷が注入されることを抑制することができる。特定的には、半導電膜30は、10Ω・cm以上1010Ω・cm以下の電気抵抗率を有してもよい。
半導体装置1が長期間使用されることにより、第1の配線25と半導電膜30との間にボイド(微小空隙)31が形成されても(図3を参照)、半導電膜30は、第1の配線25と半導電膜30との間のボイド31における電界の大きさを、第1の配線25と電気的絶縁性を有する低帯電材(特許文献1を参照)との間のボイドにおける電界の大きさよりも減少させることができる。そのため、半導電膜30は、第1の配線25と半導電膜30との間のボイド31において部分放電が発生することを抑制することができる。半導体装置1が長期間使用されることにより、第1の配線25と半導電膜30との間にボイド31が形成されても(図3を参照)、1010Ω・cm以下の電気抵抗率を有する半導電膜30は、第1の配線25と半導電膜30との間のボイド31における電界の大きさを、第1の配線25と電気的絶縁性を有する低帯電材(特許文献1を参照)との間のボイドにおける電界の大きさよりも、さらに確実に減少させることができる。そのため、半導電膜30は、第1の配線25と半導電膜30との間のボイド31において部分放電が発生することをさらに確実に抑制することができる。
半導電膜30は、エポキシ樹脂のような材料からなる樹脂封止部材35よりも低い弾性率を有してもよい。半導電膜30は樹脂封止部材35よりも低い弾性率を有するため、半導電膜30は樹脂封止部材35よりも柔らかい材料で構成されている。樹脂封止部材35よりも低い弾性率を有する半導電膜30は、樹脂封止部材35の熱膨張係数と配線(第1の配線25)の熱膨張係数との差に起因して配線(第1の配線25)に加わる応力を緩和することができる。樹脂封止部材35よりも低い弾性率を有する半導電膜30は、この応力によって配線(第1の配線25)が断線することを防ぐことができる。樹脂封止部材35よりも低い弾性率を有する半導電膜30は、この応力によって、配線(第1の配線25)及び樹脂封止部材35にクラックが発生することと、配線(第1の配線25)、半導電膜30及び樹脂封止部材35の間にボイドが発生することとを抑制することができる。樹脂封止部材35よりも低い弾性率を有する半導電膜30は、このクラック及びボイドにおいて部分放電が発生することをさらに抑制することができる。樹脂封止部材35よりも低い弾性率を有する半導電膜30は、半導体装置1の寿命を延ばすことができる。
半導電膜30は、シリコーンゲルのような材料からなる樹脂封止部材35よりも高い弾性率と低い熱膨張率とを有してもよい。樹脂封止部材35は半導電膜30よりも柔らかくかつ高い熱膨張率を有する材料で構成されている。樹脂封止部材35は配線(第1の配線25)を拘束することができない。半導体装置1の動作時に半導体装置1の温度が上昇すると、樹脂封止部材35が熱膨張するため、配線(第1の配線25)は断線しやすい。樹脂封止部材35よりも高い弾性率と低い熱膨張率とを有する半導電膜30は、配線(第1の配線25)の断線の可能性を低減することができる。樹脂封止部材35よりも高い弾性率と低い熱膨張率とを有する半導電膜30は、半導体装置1の寿命を延ばすことができる。
半導電膜30は、導電性ポリマーを含んでもよい。半導電膜30は、導電性ポリマーで構成されてもよい。導電性ポリマーを含む半導電膜30と樹脂封止部材35の両者は樹脂を含むため、導電性ポリマーを含む半導電膜30は樹脂封止部材35に密着しやすい。導電性ポリマーを含む半導電膜30と樹脂封止部材35との間にボイドが形成されにくい。導電性ポリマーを含む半導電膜30は、半導電膜30と樹脂封止部材35との間のボイドで部分放電が発生することを抑制することができる。導電性ポリマーを含む半導電膜30は、この部分放電が半導電膜30及び樹脂封止部材35を劣化させること、及び、配線(第1の配線25)から樹脂封止部材35に電荷が注入されることを、より確実に防止することができる。
導電性ポリマーは、例えば、共役π電子系導電性ポリマーを含んでもよい。特定的には、導電性ポリマーは、ポリアニリン、ポリアセチレン、ポリピロール、ポリチオフェンまたはポリアルキルチオフェンを含んでもよい。
導電性ポリマーを含む半導電膜30を第1の配線25の少なくとも一部上に形成する方法は、特に制限はない。半導電膜30を形成する方法の一例では、導電性ポリマーを第1の配線25の少なくとも一部上に塗布することによって、半導電膜30が形成されてもよい。半導電膜30を形成する方法の別の例では、導電性ポリマーからなる熱収縮性チューブの中に、第1の配線25の少なくとも一部が収容される。
特定的には、半導電膜30は、アクセプタをさらに含んでもよい。さらに特定的には、アクセプタは、ヨウ素を含んでもよい。特定的には、半導電膜30は、ドナーをさらに含んでもよい。さらに特定的には、ドナーは、アルカリ金属を含んでもよい。アクセプタ及びドナーは、半導電膜30の電気抵抗率を変化させることができる。アクセプタ及びドナーによって、半導電膜30の電気抵抗率は容易に最適化され得る。
半導電膜30は、導電性フィラーを含有する電気絶縁性ポリマーを含んでもよい。半導電膜30は、導電性フィラーを含有する電気絶縁性ポリマーから構成されてもよい。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30と樹脂封止部材35の両者は樹脂を含むため、導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30は樹脂封止部材35に密着しやすい。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30と樹脂封止部材35との間にボイドが形成されにくい。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30は、半導電膜30と樹脂封止部材35との間のボイドで部分放電が発生することを抑制することができる。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30は、この部分放電が半導電膜30及び樹脂封止部材35を劣化させること、及び、配線(第1の配線25)から樹脂封止部材35に電荷が注入されることを、より確実に防止することができる。
導電性フィラーは、半導電膜30の電気抵抗率を変化させることができる。導電性フィラーによって、半導電膜30の電気抵抗率は容易に最適化され得る。導電性フィラーは、例えば、金(Au)、銀(Ag)または銅(Cu)のような金属及びカーボンブラックの少なくとも1つを含んでもよい。電気絶縁性ポリマーは、例えば、ポリイミドまたはエポキシ樹脂から構成されてもよい。
特定的には、半導電膜30に含まれる電気絶縁性ポリマーは、樹脂封止部材35に含まれる有機材料を含んでもよい。半導電膜30及び樹脂封止部材35は共通する有機材料を含むため、半導電膜30は樹脂封止部材35にさらに密着しやすい。樹脂封止部材35に含まれる有機材料を含む半導電膜30は、半導電膜30と樹脂封止部材35との間にボイドが形成されることをさらに抑制することができる。樹脂封止部材35に含まれる有機材料を含む半導電膜30は、半導電膜30と樹脂封止部材35との間のボイドで部分放電が発生することをさらに抑制することができる。樹脂封止部材35に含まれる有機材料を含む半導電膜30は、この部分放電が半導電膜30及び樹脂封止部材35を劣化させること、及び、配線(第1の配線25)から樹脂封止部材35に電荷が注入されることを、より確実に防止することができる。
導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30を第1の配線25の少なくとも一部上に形成する方法は、特に制限はない。半導電膜30を形成する方法の一例では、導電性フィラーを含有する電気絶縁性ポリマーを第1の配線25の少なくとも一部上に塗布することによって、半導電膜30が形成されてもよい。半導電膜30を形成する方法の別の例では、導電性フィラーを含有する電気絶縁性ポリマーからなる熱収縮性チューブの中に、第1の配線25の少なくとも一部が収容される。熱収縮性チューブを加熱して収縮させることによって、第1の配線25の少なくとも一部上に半導電膜30が形成されてもよい。
外囲体15は、電気的絶縁性を有する。特定的には、外囲体15は、電気的絶縁性を有する樹脂から構成されてもよい。外囲体15は、例えば、ポリフェニレンサルファイド(PPS)から構成されてもよい。外囲体15は、接着剤18を用いて、基板11に接着されてもよい。特定的には、外囲体15は、樹脂からなる接着剤18を用いて、基板11の絶縁層13に接着されてもよい。接着剤18は、例えば、シリコーン樹脂から構成されてもよい。
第1のリードフレーム16及び第2のリードフレーム17は、銅またはアルミニウムのような、低い電気抵抗率と高い熱伝導率とを有する材料で構成されてもよい。第1のリードフレーム16及び第2のリードフレーム17は、外囲体15に一体化されてもよい。特定的には、トランスファーモールド法によって、第1のリードフレーム16及び第2のリードフレーム17は、外囲体15に一体化されてもよい。
本実施の形態の半導体装置1の作用及び効果を説明する。
本実施の形態の半導体装置1は、半導体素子20と、半導体素子20に電気的に接続される配線(第1の配線25、第2の配線27)と、半導体素子20を封止する樹脂封止部材35と、半導電膜30とを備える。樹脂封止部材35は、電気的絶縁性を有する。半導電膜30は、配線(第1の配線25、第2の配線27)の少なくとも一部を覆いかつ配線(第1の配線25、第2の配線27)の少なくとも一部と樹脂封止部材35との間に配置される。半導電膜30は、配線(第1の配線25、第2の配線27)よりも高くかつ樹脂封止部材35よりも低い電気抵抗率を有する。
本実施の形態の半導体装置1は、半導体素子20と、半導体素子20に電気的に接続される配線(第1の配線25、第2の配線27)と、半導体素子20を封止する樹脂封止部材35と、半導電膜30とを備える。樹脂封止部材35は、電気的絶縁性を有する。半導電膜30は、配線(第1の配線25、第2の配線27)の少なくとも一部を覆いかつ配線(第1の配線25、第2の配線27)の少なくとも一部と樹脂封止部材35との間に配置される。半導電膜30は、配線(第1の配線25、第2の配線27)よりも高くかつ樹脂封止部材35よりも低い電気抵抗率を有する。
本実施の形態の半導体装置1では、半導電膜30は、配線(第1の配線25、第2の配線27)よりも高い電気抵抗率を有する。半導電膜30は、配線(第1の配線25)から樹脂封止部材35に電荷が注入されることを抑制する。半導電膜30は、第1の電極21と第2の電極22との間に樹脂封止部材35を介したリーク電流が発生することを抑制することができる。
半導電膜30は、電気的絶縁性を有する樹脂封止部材35よりも低い電気抵抗率を有する。半導体装置1が長期間使用されることにより、配線(第1の配線25)と半導電膜30との間にボイド31が形成されても(図3を参照)、半導電膜30は、配線(第1の配線25)と半導電膜30との間のボイド31における電界の大きさを、配線(第1の配線25)と電気的絶縁性を有する低帯電材(特許文献1を参照)との間のボイドにおける電界の大きさよりも減少させることができる。半導電膜30は、ボイドにおいて部分放電が発生することを抑制することができる。
このように、本実施の形態の半導体装置1は、長期間にわたって半導体装置1の絶縁耐圧が低下することを抑制することができる。本実施の形態の半導体装置1は、長い寿命を有する。
本実施の形態の半導体装置1では、半導電膜30は、10Ω・cm以上1010Ω・cm以下の電気抵抗率を有してもよい。10Ω・cm以上の電気抵抗率を有する半導電膜30は、配線(第1の配線25)から樹脂封止部材35に電荷が注入されることをより確実に抑制することができる。
半導体装置1が長期間使用されることにより、配線(第1の配線25)と半導電膜30との間にボイド31が形成されても(図3を参照)、1010Ω・cm以下の電気抵抗率を有する半導電膜30は、配線(第1の配線25)と半導電膜30との間のボイド31における電界の大きさを、配線(第1の配線25)と電気的絶縁性を有する低帯電材(特許文献1を参照)との間のボイドにおける電界の大きさよりも、より確実に減少させることができる。10Ω・cm以上1010Ω・cm以下の電気抵抗率を有する半導電膜30は、ボイドにおいて部分放電が発生することをより確実に抑制することができる。
このように、本実施の形態の半導体装置1は、長期間にわたって、半導体装置1の絶縁耐圧が低下することをさらに抑制することができる。そのため、本実施の形態の半導体装置1は、長い寿命を有する。
本実施の形態の半導体装置1では、半導電膜30は、導電性ポリマーを含んでもよい。導電性ポリマーを含む半導電膜30と樹脂封止部材35の両者は樹脂を含むため、導電性ポリマーを含む半導電膜30は樹脂封止部材35に密着しやすい。導電性ポリマーを含む半導電膜30と樹脂封止部材35との間にボイドが形成されにくい。導電性ポリマーを含む半導電膜30は、半導電膜30と樹脂封止部材35との間のボイドで部分放電が発生することを抑制することができる。導電性ポリマーを含む半導電膜30は、この部分放電が半導電膜30及び樹脂封止部材35を劣化させることをより確実に抑制することができる。本実施の形態の半導体装置1は、向上された絶縁耐圧と長い寿命とを有する。
本実施の形態の半導体装置1では、半導電膜30は、導電性フィラーを含有する電気絶縁性ポリマーを含んでもよい。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30と樹脂封止部材35の両者は樹脂を含むため、導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30は樹脂封止部材35に密着しやすい。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30と樹脂封止部材35との間にボイドが形成されにくい。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30は、半導電膜30と樹脂封止部材35との間のボイドで部分放電が発生することを抑制することができる。導電性フィラーを含有する電気絶縁性ポリマーを含む半導電膜30は、この部分放電が半導電膜30及び樹脂封止部材35を劣化させること、及び、半導体装置1の絶縁耐圧が低下することを、より確実に抑制することができる。そのため、本実施の形態の半導体装置1は、長い寿命を有する。導電性フィラーによって、半導電膜30の電気抵抗率は容易に最適化され得る。
本実施の形態の半導体装置1では、半導電膜30に含まれる電気絶縁性ポリマーは、樹脂封止部材35に含まれる有機材料を含んでもよい。半導電膜30及び樹脂封止部材35は共通する有機材料を含むため、半導電膜30は樹脂封止部材35にさらに密着しやすい。樹脂封止部材35に含まれる有機材料を含む半導電膜30は、半導電膜30と樹脂封止部材35との間にボイドが形成されることをさらに抑制することができる。樹脂封止部材35に含まれる有機材料を含む半導電膜30は、半導電膜30と樹脂封止部材35との間のボイドで部分放電が発生することを抑制することができる。樹脂封止部材35に含まれる有機材料を含む半導電膜30は、この部分放電が半導電膜30及び樹脂封止部材35を劣化させること、及び、半導体装置1の絶縁耐圧が低下することを、より確実に抑制することができる。そのため、本実施の形態の半導体装置1は、長い寿命を有する。
本実施の形態の半導体装置1において、半導体素子20はガードリング24を含んでもよい。ガードリング24は、半導体素子20の周縁領域において電界が集中することを抑制し、半導体装置1の絶縁耐圧を向上させる。本実施の形態の半導体装置1は、高い絶縁耐圧を有する。
本実施の形態の半導体装置1において、配線(第1の配線25、第2の配線27)の少なくとも一部は、ガードリング24の上方の配線(第1の配線25)の第1の部分を含んでもよい。半導体素子20の周縁部では、カードリングの上方の配線(第1の配線25)の第1の部分から樹脂封止部材35に電荷が注入されやすい。ガードリング24の上方の配線(第1の配線25)の第1の部分を覆う半導電膜30は、この電荷の注入を防ぐことができる。半導電膜30は、第1の電極21と第2の電極22との間に樹脂封止部材35を介したリーク電流が発生することを抑制することができる。本実施の形態の半導体装置1は、向上された絶縁耐圧と長い寿命とを有する。
本実施の形態の半導体装置1は、リードフレーム(第1のリードフレーム16)を含みかつ半導体素子20を収容するケース10をさらに備えてもよい。配線(第1の配線25)は、リードフレーム(第1のリードフレーム16)に電気的及び機械的に接続されてもよい。本実施の形態の半導体装置1では、ケース10によって、半導体素子20が機械的に保護され得る。
(実施の形態2)
図4及び図5を参照して、実施の形態2に係る半導体装置1aを説明する。本実施の形態の半導体装置1aは、基本的には、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図4及び図5を参照して、実施の形態2に係る半導体装置1aを説明する。本実施の形態の半導体装置1aは、基本的には、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の半導体装置1aでは、半導電膜30は、配線(第1の配線25、第2の配線27)の少なくとも一部を覆う。配線(第1の配線25、第2の配線27)の少なくとも一部は、ガードリング24の上方の配線(第1の配線25)の第1の部分と、第1の部分と異なる配線(第1の配線25、第2の配線27)の第2の部分とを含んでもよい。配線(第1の配線25、第2の配線27)の第2の部分は、ガードリング24の上方の第1の部分を除く第1の配線25の残りの部分と第2の配線27との少なくとも一部であってもよい。
半導電膜30a,32は、ガードリング24の上方の配線(第1の配線25)の第1の部分と、第1の部分と異なる配線(第1の配線25、第2の配線27)の第2の部分とを覆う。半導電膜30aは、配線(第1の配線25)の第1の部分に加えて、配線(第1の配線25、第2の配線27)の第2の部分の一部を覆ってもよいし、配線(第1の配線25、第2の配線27)の第2の部分の全てを覆ってもよい。半導電膜30aは、配線(第1の配線25)の第1の部分に加えて、第1の部分を除く第1の配線25の残りの部分と第2の配線27との少なくとも一部を覆ってもよい。特定的には、半導電膜30a,32は、半導体素子20に電気的に接続される配線(第1の配線25及び第2の配線27)の全てを覆ってもよい。
本実施の形態の半導体装置1aでは、半導電膜30aは、第1の接合部26をさらに覆ってもよい。半導電膜30aは、第1の接合部26の一部を覆ってもよいし、第1の接合部26の全てを覆ってもよい。半導電膜32は、第2の接合部28をさらに覆ってもよい。半導電膜32は、第2の接合部28の一部を覆ってもよいし、第2の接合部28の全てを覆ってもよい。
本実施の形態の半導体装置1aの作用及び効果を説明する。本実施の形態の半導体装置1aは、基本的には、実施の形態1の半導体装置1の効果に加えて、以下の効果を奏する。
本実施の形態の半導体装置1aでは、配線(第1の配線25、第2の配線27)の少なくとも一部は、ガードリング24の上方の配線(第1の配線25)の第1の部分と、第1の部分と異なる配線(第1の配線25、第2の配線27)の第2の部分とを含む。半導電膜30a,32は、ガードリング24の上方の配線(第1の配線25)の第1の部分と、第1の部分と異なる配線(第1の配線25、第2の配線27)の第2の部分とを覆う。半導電膜30a,32は、ガードリング24の上方の配線(第1の配線25)の第1の部分から樹脂封止部材35への電荷の注入だけでなく、配線(第1の配線25、第2の配線27)の第2の部分から樹脂封止部材35への電荷の注入をも防ぐことができる。半導電膜30a,32は、第1の電極21と第2の電極22との間に樹脂封止部材35を介したリーク電流が発生すること、及び、半導体装置1aの絶縁耐圧が低下することをさらに抑制することができる。そのため、本実施の形態の半導体装置1aは、さらに長い寿命を有する。
本実施の形態の半導体装置1aでは、半導体素子20は、電極(第1の電極21)を有する。配線(第1の配線25)は、接合部(第1の接合部26)において、半導体素子20の電極(第1の電極21)に電気的及び機械的に接続される。半導電膜30aは、接合部(第1の接合部26)をさらに覆ってもよい。半導電膜30aは、接合部(第1の接合部26)から樹脂封止部材35に電荷が注入されることを防ぐことができる。半導電膜30aは、第1の電極21と第2の電極22との間に樹脂封止部材35を介したリーク電流が発生すること、及び、半導体装置1aの絶縁耐圧が低下することをさらに抑制することができる。そのため、本実施の形態の半導体装置1aは、さらに長い寿命を有する。
(実施の形態3)
図6を参照して、実施の形態3に係る半導体装置1bを説明する。本実施の形態の半導体装置1bは、基本的には、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
図6を参照して、実施の形態3に係る半導体装置1bを説明する。本実施の形態の半導体装置1bは、基本的には、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。
本実施の形態の半導体装置1bでは、第1の配線25は、第1のリードフレーム16bに電気的及び機械的に接続される。第1のリードフレーム16bの一部は、半導体素子20とともに樹脂封止部材35に一体化される。第2の配線27は、第2のリードフレーム17bに電気的及び機械的に接続される。第2のリードフレーム17bの一部は、半導体素子20とともに樹脂封止部材35に一体化される。トランスファーモールド法によって、リードフレーム(第1のリードフレーム16b、第2のリードフレーム17b)の一部及び半導体素子20は樹脂封止部材35にモールドされてもよい。本実施の形態の半導体装置1bは、実施の形態1の外囲体15を備えていない。
本実施の形態の半導体装置1bの作用及び効果を説明する。本実施の形態の半導体装置1bは、基本的には、実施の形態1の半導体装置1と同様の効果を奏するが、以下の点で異なる。
本実施の形態の半導体装置1bでは、リードフレーム(第1のリードフレーム16b)の一部は、半導体素子20とともに樹脂封止部材35に一体化される。本実施の形態の半導体装置1bでは、実施の形態1の外囲体15が省略され得る。本実施の形態の半導体装置1bは、低コストで製造され得る簡素な構造を有する。
(実施例)
比較例と対照しながら、実施の形態1の実施例を説明する。
比較例と対照しながら、実施の形態1の実施例を説明する。
放熱部材12は、100mm×45mm×3mm(厚さ)のサイズを有する銅板である。絶縁層13は、高い熱伝導性を有する無機フィラーが分散されたエポキシ樹脂である。導電部14は、1mmの厚さを有しかつ銅(Cu)からなる導電パターンである。放熱部材12と絶縁層13と導電部14とを高温でプレスすることによって、放熱部材12と絶縁層13と導電部14とが一体化された基板11が形成される。それから、導電部14上に半導体素子20が載置される。外囲体15と絶縁層13との間に設けられたシリコーン樹脂からなる接着剤18を、150℃の温度で5分間加熱することにより、シリコーン樹脂からなる接着剤18は硬化される。シリコーン樹脂からなる接着剤18を用いて、ポリフェニレンサルファイド(PPS)から構成される外囲体15が、絶縁層13に接着される。
第1の配線25の一部上に半導電膜30を塗布することによって、第1の配線25の一部上に半導電膜30が形成される。半導電膜30は、カーボンブラックが添加されたエポキシ樹脂である。このエポキシ樹脂は、160℃のガラス転移温度を有する。半導電膜30は、105Ω・cmの電気抵抗率を有する。半導電膜30が形成された第1の配線25は、半導体素子20の第1の電極21にボンディングされる。第2の配線27は、導電部14にボンディングされる。それから、外囲体15と基板11とから構成されるケース10内に樹脂封止部材35を充填する。半導体素子20は、樹脂封止部材35によって封止される。樹脂封止部材35は、150℃の温度で2時間加熱することによて、硬化される。こうして、図1及び図2に示される実施例の半導体装置1が得られる。
(比較例)
比較例の半導体装置は、実施例の半導体装置において、半導電膜30が省略されている。
比較例の半導体装置は、実施例の半導体装置において、半導電膜30が省略されている。
(加速試験の結果)
実施例の半導体装置1及び比較例の半導体装置がそれぞれ3個ずつ製造された。3個の実施例の半導体装置1及び3個の比較例の半導体装置の各々に、150℃の温度で、1000ボルトの直流電圧を印加することにより、3個の実施例の半導体装置1及び3個の比較例の半導体装置の各々の絶縁破壊寿命が測定された。3個の実施例の半導体装置1の平均の絶縁破壊寿命は、3個の比較例の半導体装置の平均の絶縁破壊寿命の2倍よりも長かった。
実施例の半導体装置1及び比較例の半導体装置がそれぞれ3個ずつ製造された。3個の実施例の半導体装置1及び3個の比較例の半導体装置の各々に、150℃の温度で、1000ボルトの直流電圧を印加することにより、3個の実施例の半導体装置1及び3個の比較例の半導体装置の各々の絶縁破壊寿命が測定された。3個の実施例の半導体装置1の平均の絶縁破壊寿命は、3個の比較例の半導体装置の平均の絶縁破壊寿命の2倍よりも長かった。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態1から実施の形態3の少なくとも2つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
1,1a,1b 半導体装置、10 ケース、11 基板、12 放熱部材、13 絶縁層、14 導電部、15 外囲体、16,16b 第1のリードフレーム、17,17b 第2のリードフレーム、18 接着剤、20 半導体素子、20a 第1の主面、21 第1の電極、22 第2の電極、24 ガードリング、25 第1の配線、26 第1の接合部、26a,28a 接合部、27 第2の配線、28 第2の接合部、30,30a,32 半導電膜、31 ボイド、35 樹脂封止部材。
Claims (13)
- 半導体素子と、
前記半導体素子に電気的に接続される配線と、
前記半導体素子を封止しかつ電気的絶縁性を有する樹脂封止部材と、
前記配線の少なくとも一部を覆いかつ前記配線の前記少なくとも一部と前記樹脂封止部材との間に配置される半導電膜とを備え、
前記半導電膜は、前記配線よりも高くかつ前記樹脂封止部材よりも低い電気抵抗率を有する、半導体装置。 - 前記半導電膜は、10Ω・cm以上1010Ω・cm以下の前記電気抵抗率を有する、請求項1に記載の半導体装置。
- 前記半導電膜は、導電性ポリマーを含む、請求項1または請求項2に記載の半導体装置。
- 前記導電性ポリマーは、共役π電子系導電性ポリマーを含む、請求項3に記載の半導体装置。
- 前記半導電膜は、導電性フィラーを含有する電気絶縁性ポリマーを含む、請求項1または請求項2に記載の半導体装置。
- 前記導電性フィラーは、金属及びカーボンブラックの少なくとも1つを含む、請求項5に記載の半導体装置。
- 前記電気絶縁性ポリマーは、前記樹脂封止部材に含まれる有機材料を含む、請求項5または請求項6に記載の半導体装置。
- 前記半導体素子はガードリングを含み、
前記配線の前記少なくとも一部は、前記ガードリングの上方の前記配線の第1の部分を含む、請求項1から請求項7のいずれか1項に記載の半導体装置。 - 前記配線の前記少なくとも一部は、前記配線の前記第1の部分と、前記第1の部分と異なる前記配線の第2の部分とを含む、請求項8に記載の半導体装置。
- 前記配線の前記少なくとも一部は、前記配線の前記第1の部分である、請求項8に記載の半導体装置。
- 前記半導体素子は、電極を有し、
前記配線は、接合部において、前記半導体素子の前記電極に電気的及び機械的に接続され、
前記半導電膜は、前記接合部をさらに覆う、請求項1から請求項9のいずれか1項に記載の半導体装置。 - リードフレームを含みかつ前記半導体素子を収容するケースをさらに備え、
前記配線は、前記リードフレームに電気的及び機械的に接続される、請求項1から請求項11のいずれか1項に記載の半導体装置。 - リードフレームをさらに備え、
前記配線は、前記リードフレームに電気的及び機械的に接続され、
前記リードフレームの一部は、前記半導体素子とともに前記樹脂封止部材に一体化される、請求項1から請求項11のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016120632A JP2017224778A (ja) | 2016-06-17 | 2016-06-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016120632A JP2017224778A (ja) | 2016-06-17 | 2016-06-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017224778A true JP2017224778A (ja) | 2017-12-21 |
Family
ID=60688465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016120632A Pending JP2017224778A (ja) | 2016-06-17 | 2016-06-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017224778A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021070358A1 (ja) * | 2019-10-11 | 2021-04-15 | ||
US20210391299A1 (en) * | 2018-12-27 | 2021-12-16 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing semiconductor device, and power conversion device |
-
2016
- 2016-06-17 JP JP2016120632A patent/JP2017224778A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210391299A1 (en) * | 2018-12-27 | 2021-12-16 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing semiconductor device, and power conversion device |
JPWO2021070358A1 (ja) * | 2019-10-11 | 2021-04-15 | ||
WO2021070358A1 (ja) * | 2019-10-11 | 2021-04-15 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP7229382B2 (ja) | 2019-10-11 | 2023-02-27 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
US7868436B2 (en) | Semiconductor device | |
CN109166833B (zh) | 电力用半导体模块 | |
CN109743882B (zh) | 半导体装置以及电力变换装置 | |
JPWO2005013361A1 (ja) | 高耐熱半導体装置 | |
WO2014097798A1 (ja) | 半導体装置 | |
US10134654B2 (en) | Double-encapsulated power semiconductor module and method for producing the same | |
WO2017082122A1 (ja) | パワーモジュール | |
CN103996667A (zh) | 具有旁路功能的半导体器件及其方法 | |
JP2020506551A (ja) | パワー半導体モジュール | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP2015115382A (ja) | 半導体装置 | |
JP2017224778A (ja) | 半導体装置 | |
JP6790226B2 (ja) | 半導体装置 | |
JP5368492B2 (ja) | パワー半導体装置 | |
JP5921723B2 (ja) | 半導体装置 | |
JP6246057B2 (ja) | 半導体装置 | |
CN103515335B (zh) | 电热冷却器件及其制造方法 | |
JP6167535B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3703978B2 (ja) | 半導体装置 | |
JP2000091472A (ja) | 半導体装置 | |
JP6891075B2 (ja) | パワー半導体モジュール | |
US10892203B2 (en) | Power semiconductor module | |
US20240014088A1 (en) | Power semiconductor device | |
JP7293978B2 (ja) | 半導体装置 |