JP5368492B2 - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP5368492B2
JP5368492B2 JP2011023753A JP2011023753A JP5368492B2 JP 5368492 B2 JP5368492 B2 JP 5368492B2 JP 2011023753 A JP2011023753 A JP 2011023753A JP 2011023753 A JP2011023753 A JP 2011023753A JP 5368492 B2 JP5368492 B2 JP 5368492B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductive layer
power semiconductor
heat spreader
insulating sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011023753A
Other languages
English (en)
Other versions
JP2012164796A (ja
Inventor
暁紅 殷
星紀 平松
研史 三村
圭 山本
啓行 原田
隆 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011023753A priority Critical patent/JP5368492B2/ja
Publication of JP2012164796A publication Critical patent/JP2012164796A/ja
Application granted granted Critical
Publication of JP5368492B2 publication Critical patent/JP5368492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体素子を実装したパワー半導体装置に関するものである。
パワー半導体装置は、電気的な絶縁を確保しながら、パワー半導体素子から発生した熱を効率よく放出することが必要である。従来、回路配線の形成されたセラミックス基板や金属芯基板上にパワー半導体素子を搭載したものを熱可塑性樹脂からなる枠ケースに固定し、シリコーンゲルまたはエポキシ樹脂を注入してそれを封止することが一般的であった。しかし、このパワー半導体装置は製造コストが高いことが課題であり、製造コストを下げるために、パワー半導体素子を接続するリードフレームを用い、高熱伝導性の封止樹脂でモールドするパワー半導体装置が開発されている(例えば特許文献1)。このような封止樹脂でモールドするトランスファーモールド型パワー半導体装置は、生産性に優れているため、製造コストを安くすることができる。また、シリコーンゲルとは異なり、弾性率の高い樹脂で全体を覆うことから、ヒートサイクル性やパワーサイクル性などの信頼性も高い。
特許文献1には、半導体素子を搭載した電子モジュールに関し、放熱性を向上するために、金属板上に、リードフレームを、絶縁層を介して設けたことを特徴とする樹脂モールド用回路基板と電子パッケージが提案されている。予めリードフレームを金属板上に絶縁層を介して配設して、一度の樹脂封止操作(トランスファー成形)することにより、半導体素子から金属板への熱放散性が優れた電子モジュールを安価に提供しようとしていた。
特開2001−196495号公報(図1)
最近では、低消費電力化の視点から、パワー半導体装置の印加電圧及び動作温度は高くなりつつある。特許文献1に示された技術にあっては、一度のトランスファー成形によって樹脂封止されているので、パワー半導体素子から金属板への熱放散性が優れたパワー半導体装置を安価に提供することができるものの、印加電圧及び動作温度が高くなると上記絶縁層の耐電圧性をさらに向上させることが求められる。
絶縁層の放熱性と耐電圧性はトレードオフの関係にあり、必ずしも高放熱性と高耐電圧性が両立しない。例えば、高い耐電圧性を持たせるには絶縁層の厚さを厚くする必要があるが、高放熱性が得られなくなる恐れがある。逆の場合も言える。従って、パワー半導体装置の信頼性を確保するために、絶縁層の物性や構造の改良に留まらず、高い電界にも耐えられるようなパワー半導体装置の封止構造が求められる。
本発明は、十分な放熱性を維持するとともに、耐電圧性を向上させることのできるパワー半導体装置を得ることを目的としている。
本発明に係るパワー半導体装置は、半導体素子と、半導体素子が実装されたヒートスプレッダと、ヒートスプレッダに半導電層及び絶縁シートを介して配置された金属箔とが、封止樹脂で封止された。金属箔は露出しており、半導電層は、ヒートスプレッダにおける
半導体素子が実装された実装面の反対側と、絶縁シートとの間に配置された。
本発明によれば、半導電層がヒートスプレッダと、絶縁シートとの間に配置されたので、十分な放熱性を維持するとともに、耐電圧性を向上させることができる。
本発明の実施の形態1によるパワー半導体装置を示す断面図である。 図1のパワー半導体装置の要部を示す図である。 本発明の実施の形態1によるパワー半導体装置の電圧印加部を示す図である。 図3に対応した比較の形態によるパワー半導体装置の電圧印加部を示す図である。 本発明の実施の形態1によるパワー半導体装置の半導電層の他の例を示す図である。 本発明の実施の形態1による他のパワー半導体装置を示す断面図である。 本発明の実施例1及び比較例1の結果を示した図である。
実施の形態1.
図1は、本発明の実施の形態1によるパワー半導体装置を示す断面図であり図2は、実施の形態1によるパワー半導体装置の要部を示す図である。図2(a)は側断面図であり、図2(b)は半導体素子1側から見た上面図である。パワー半導体装置20は、トランスファーモールド型パワー半導体装置である。半導体素子1は、例えば、IGBTやダイオードなどのパワー半導体素子である。半導体素子1は、ヒートスプレッダ2に実装されている。ヒートスプレッダ2は、リードフレーム6bに接続されている。半導体素子1は、複数の電極を有する。例えば、半導体素子1の表面に形成された第1の電極はボンディングワイヤ7によりリードフレーム6aに接続され、半導体素子1の裏面に形成された第2の電極はヒートスプレッダ2を介してリードフレーム6bに接続される。半導体素子1は、従来から用いられてきたケイ素(Si)で形成された素子や、ケイ素(Si)で形成された素子よりも高温動作が可能な炭化ケイ素(SiC)で形成された素子を用いることができる。
ヒートスプレッダ2における半導体素子1が実装されている実装面と反対側の面には、外部と電気的に絶縁することを目的とした金属箔4付き絶縁シート3が半導電層8を介して配置される。絶縁シート3は、金属箔4と密着して配置されている。半導電層8は、ヒートスプレッダ2と絶縁シート3との間に密着して配置されている。
トランスファーモールド型のパワー半導体装置20は、これらの半導体素子1やリードフレーム6a、6b、ボンディングワイヤ7、ヒートスプレッダ2、半導電層8、絶縁シート3、金属箔4を封止するように封止樹脂5で封止された構造を有する。金属箔4は外部に露出している。パワー半導体装置20において、半導体素子1からの熱は、ヒートスプレッダ2、絶縁性シート3と金属箔4を通じて外部に放出される。図1に示した例では、半導電層8は、半導体素子1が実装されない側の表面において、ヒートスプレッダ2との界面12と、封止樹脂5との界面13を有する。図2(b)に示したように、半導電層8は、その周辺部がヒートスプレッダ2よりも外側に延伸しており、ヒートスプレッダ2よりも面積が広い。また、絶縁シート3は、その周辺部がヒートスプレッダ2よりも外側に延伸しており、ヒートスプレッダ2よりも面積が広い。ここで、半導電層の端部とヒートスプレッダ2の端部との長さを、半導電層端部長Mと呼び、絶縁シート3の端部とヒートスプレッダ2の端部との間の長さを、絶縁シート端部長Lと呼ぶことにする。図2の例
では、絶縁シート3の4つの端部において、半導電層端部長M及び絶縁シート端部長Lが異なる場合を示している。それぞれの半導電層端部長MはM1、M2、M3、M4であり、それぞれの絶縁シート端部長はL1、L2、L3、L4である。
絶縁シート3は、熱伝導フィラーがエポキシ樹脂に充填されたコンパウンド構造体である。熱伝導フィラーは、シリカ、アルミナなどの酸化物あるいは、最近ではより熱伝導率を向上させるため、窒化アルミニウムや窒化硼素等の窒化物が用いられる。半導電層8としては、導電性フィラーが絶縁性高分子に充填された複合体、またはπ電子系導電性高分子のいずれかを用いることができる。
半導電層8の役割について、図2乃至図4を参照しつつ説明する。図3は本発明の実施の形態1によるパワー半導体装置の電圧印加部を示す図であり、図4は図3に対応した比較の形態によるパワー半導体装置の電圧印加部を示す図である。図3は、高い電圧が印加される電圧印加部となるヒートスプレッダ2から金属箔4との間の構造を示している。図4は、図3において半導電層8のみを外した構造である。なお、いずれの場合においても、長期使用した際に微小な空隙9、10(剥離、クラックなど)が発生した場合を示している。空隙9はヒートスプレッダ2と半導電層8との界面12において発生したものであり、空隙10はヒートスプレッダ2と絶縁シート3との界面14において発生したものである。
図4に示した比較の形態の構造では、ヒートスプレッダ2は金属材料であり、絶縁シート3は熱伝導フィラーがエポキシ樹脂に充填されたコンパウンド構造体であることから、それぞれの熱膨張係数や、弾性率などの物性値が異なる。長期高温の環境下や、高温高湿環境下で使用する場合には、応力によって界面14において微小の欠陥10が生じる場合がある。ヒートスプレッダ2と金属箔4との間に高い電圧が印加した場合、すなわち絶縁シート3に印加する電界が高い場合、微小な空隙10において部分放電が発生する恐れがある。部分放電が発生すると、絶縁シート3が劣化し、極端な場合には絶縁シート3が絶縁破壊することにより、パワー半導体装置20が破壊されることが考えられる。
これに対して、図3に示した実施の形態1の構造では、ヒートスプレッダ2と金属箔4との間に半導電層8が介在することにより、半導電層8内部で電界が緩くなる電界緩和の作用が働く。ヒートスプレッダ2と金属箔4との間に高い電圧が印加した場合、長期使用により、ヒートスプレッダ2と半導電層8との界面12において微小な空隙9が発生しても、この空隙9には半導電層8における電界緩和の作用によって、空隙9において高い電界が印加されることがない。これについて説明する。半導電層8の体積抵抗が絶縁シート3に比べてかなり低いので、金属箔4と絶縁シート3における半導体素子1側の面との電位差が、金属箔4とヒートスプレッダ2との電位差の大部分となり、ヒートスプレッダ2と半導電層8との電位差は非常に小さくなる。即ち、空隙9にかかる電界が低くなる。従って、空隙9においては、部分放電が殆ど発生しない。部分放電が殆ど発生しないことにより、絶縁シート3は、比較の形態とは異なり、放電によって劣化することがなく、パワー半導体装置20の寿命を延ばすことができる。
半導電層8は、導電性フィラーが絶縁性高分子に充填された複合体、またはπ電子系導電性高分子を用いる場合は、ある程度薄くしても電界緩和の効果がある。したがって、半導電層8の厚さを極端に厚くすることなく、十分薄くできるので、ヒートスプレッダ2と金属箔4との間の放熱性を大きく損なうことがない。
以上のように、実施の形態1のパワー半導体装置20は、十分な放熱性を維持するとともに、その耐電圧性を向上させることができる。また、実施の形態1のパワー半導体装置20は、トランスファーモールド型パワー半導体装置なので、従来と同様に生産性に優れ
ているため、製造コストを安くすることができる。また、シリコーンゲルとは異なり、弾性率の高い樹脂で全体を覆うことから、ヒートサイクル性やパワーサイクル性などの信頼性も高い。
半導電層8として、第1の例である導電性フィラーが絶縁性高分子に充填された複合体を用いる場合、導電性フィラーとしては、カーボンブラック(炭素の微粒子)や金属粒子などが良い。絶縁性高分子としては、ポリイミドやエポキシ樹脂などを使用すると良い。一例として、絶縁高分子は絶縁シート3と同じ組成でも良い。半導電層8は、予め絶縁シート3の上に載せておいても良い。金属箔4、絶縁シート3及び半導電層8の積層体の上に、ヒートスプレッダ2に実装され、リードフレーム6aにボンディングワイヤ7でワイヤリングされた半導体素子1を載せて、モールドする。
半導電層8として、第2の例である導電性高分子を用いる場合、例えばポリアニリン、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアルキルチオフェンなどが用いられる。これらの導電性高分子自体は体積抵抗率が高いが、ヨウ素などの電子受容体(アクセプタ)やアルカリ金属などの電子供与体(ドナー)等をドーピングによって、体積抵抗率が制御でき、電界緩和の効果を奏することができる。上記と同様に、導電性高分子層である半導電層8は、予め絶縁シート3の上に載せておいても良い。金属箔4、絶縁シート3及び半導電層8の積層体の上に、ヒートスプレッダ2に実装され、リードフレーム6aにボンディングワイヤ7でワイヤリングされた半導体素子1を載せて、モールドする。
また、半導電層8としては、その体積抵抗率を10−1〜1010Ω・cmにすることが望ましい。体積抵抗率が大きすぎる場合、電界緩和効果が低減する。
半導電層8の厚さについては、以下の内容を考慮し決定した。電界緩和の観点から、厚さの影響は少ないが、放熱性の観点から薄いほうが好ましい。しかし、プレス時の変形はミクロてきに均一でないため、薄すぎると、ヒートスプレッダ2の表面粗さなどの状況や、モールド時の圧力などの状況から、ヒートスプレッダ2と絶縁シート3とが直接接触する場合が考えられる。ヒートスプレッダ2と絶縁シート3とが直接接触すると、半導電層8による電界緩和の効果がなくなる。従って、電界緩和と放熱性のバランスを考慮して、厚さを5〜30μmにすることが好ましい。
半導電層8の面積の大きさについては、以下の内容を考慮して決定した。半導電層8の面積がヒートスプレッダ2の面積より小さい場合、電界緩和の効果が殆どないので、半導電層8はヒートスプレッダ2から少しはみ出したほうが良い。しかし、半導電層8の面積が大き過ぎると、絶縁シート3の表面における半導電層8の端部から金属箔4まで距離が短くなり、絶縁性が低下する可能性がある。従って、界面13の長さ、すなわち半導電層端部長M(M1、M2、M3、M4)は、それぞれの端部において、5μm以上、図2に示した絶縁シート端部長L(L1、L2、L3、L4)の半分以下であることが好ましい。
実施の形態1のパワー半導体装置20によれば、半導体素子1と、半導体素子1が実装されたヒートスプレッダ2と、ヒートスプレッダ2に半導電層8及び絶縁シート3を介して配置された金属箔4とが、封止樹脂5で封止され、金属箔4は露出しており、半導電層8は、ヒートスプレッダ2における半導体素子1が実装された実装面の反対側と、絶縁シート3との間に配置されたので、十分な放熱性を維持するとともに、その耐電圧性を向上させることができる。
なお、パワー半導体装置20(20a)における半導電層8を絶縁シート3の上に平面的に形成する例で説明したが、図5及び図6に示すように、半導電層8をヒートスプレッ
ダ2に形成しても良い。図5は実施の形態1によるパワー半導体装置の半導電層の他の例を示す図であり、図6は実施の形態1による他のパワー半導体装置を示す断面図である。図6に示したパワー半導体装置20(20b)の場合は、半導電層8においてヒートスプレッダ2の外周面(側面)に延伸した延伸部を有する。パワー半導体装置20bは、半導電層8の延伸部により、空隙9ができやすいヒートスプレッダ2の角部(界面12が存在するヒートスプレッダ2の下面の周辺部)を半導電層8で覆うので、パワー半導体装置20aよりも、空隙9の発生を抑えることができる。したがって、パワー半導体装置20bは、パワー半導体装置20aよりも、部分放電の発生確率が小さくなり、さらに寿命を延ばすことができる。
また、半導体素子1は、炭化ケイ素(SiC)以外に、窒化ガリウム系材料又はダイヤモンドを用いることができる。たとえば、スイッチング素子や整流素子として機能する半導体素子1に、炭化ケイ素(SiC)や、窒化ガリウム系材料又はダイヤモンドを用いた場合、従来から用いられてきたケイ素(Si)で形成された素子よりも電力損失が低いため、電力用半導体装置等の半導体装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、パワー半導体装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、パワー半導体装置の一層の小型化が可能になる。
ワイドバンドギャップ半導体素子の性能を発揮するには、半導体素子1で発生した熱を効率よく放熱する必要がある。そのため、本発明の実施の形態に記載した構造のパワー半導体装置20は、放熱特性が優れるとともに、耐電圧性を向上させることができるので、信頼性の高いパワー半導体装置やパワー半導体モジュールを得ることができる。
以下、実施例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。図7は、本発明の実施例1及び比較例1の結果を示した図である。
[実施例1]
本実施例は実施の形態1に基づいて、実施している。サイズ20mm×30mm×3mmの銅からなるヒートスプレッダ2の上に、チップ状にダイシングされた半導体素子1をはんだ材を用いて実装する。この際、リードフレーム6bとヒートスプレッダ2とも、はんだ材を用いて接合を行う。リードフレーム6aと半導体素子1とを電気的に接続するために、ボンディングワイヤ7にて接続を行う。
銅の金属箔(銅箔)4(サイズ25mm×35mm×0.1mm)の上に、エポキシ樹脂に高熱伝導性無機充填材を含有した半硬化状態の絶縁シート3を形成した後、その上に半導電層8を載せる。半導電層8のサイズは21mm×31mm×0.02mmである。体積抵抗率は10Ω・cmである。半導電層8の材料はガラス転移温度が160℃のエポキシ樹脂にカーボンブラックを添加したものである。トランスファーモールド成型機において、半導電層8と絶縁シート3と金属箔4とを一体化した積層体を金型上に設置し、その上に半導体素子1を実装したヒートスプレッダ2及びリードフレーム6a、6bを設置し、封止樹脂5にて全体を覆うように封止を行う。その後、トランスファーモールド成型機において、封止樹脂5の後硬化を行う。
封止樹脂5はガラス転移温度160℃、熱膨張係数14×10−6/Kの特性を有する
樹脂である。最終的なパワー半導体装置20のパッケージサイズは、30mm×40mm×8mmとなる。
[比較例1]
比較例1のパワー半導体装置として、実施例1のパワー半導体装置から半導電層8を設置せずに封止樹脂5により封止を行った状態のものを作成した。
実施例1および比較例1のパワー半導体装置を、それぞれ3個作成し、これらを高温バイアス試験に投入した。なお、高温バイアス試験は150℃で実施しており、絶縁シート3には1000Vの直流電圧を印加し、具体的には、上述の電圧印加部となる金属箔4とリードフレーム6bとの間に1000Vの直流電圧を印加し、破壊するまで評価を行った。図7に試験結果を示す。図7に示した数値は、絶縁破壊寿命比であり、比較例1の絶縁破壊寿命の平均値に対して、個々の絶縁破壊寿命の比率を示したものである。比較例1のパワー半導体装置の絶縁破壊寿命比は、1.11、0.94、0.85であった。これに対して、実施例1のパワー半導体装置は、全ての絶縁破壊寿命比は5以上となり、比較例1のパワー半導体装置に比べて絶縁破壊寿命が長いことが検証された。
1…半導体素子、2…ヒートスプレッダ、3…絶縁シート、4…金属箔、5…封止樹脂、6a…リードフレーム、6b…リードフレーム、7…ボンディングワイヤ、8…半導電層、9…ヒートスプレッダと半導電層との界面の空隙、10…ヒートスプレッダと絶縁シートとの界面の空隙、12…ヒートスプレッダと絶縁シートとの界面、13…封止樹脂と半導電層との界面、14…封止樹脂と絶縁シートとの界面、L、L1、L2、L3、L4…絶縁シート端部長、M、M1、M2、M3、M4…半導電層端部長。

Claims (8)

  1. 半導体素子と、前記半導体素子が実装されたヒートスプレッダと、前記ヒートスプレッダに半導電層及び絶縁シートを介して配置された金属箔とが、封止樹脂で封止されたパワー半導体装置であって、
    前記金属箔は露出しており、
    前記半導電層は、前記ヒートスプレッダにおける前記半導体素子が実装された実装面の反対側と、前記絶縁シートとの間に配置されたことを特徴とするパワー半導体装置。
  2. 前記半導電層は、前記ヒートスプレッダの外周面に延伸した延伸部を有することを特徴とする請求項1記載のパワー半導体装置。
  3. 前記半導電層は、導電性フィラーが絶縁性高分子に充填された複合体であることを特徴とする請求項1または2に記載のパワー半導体装置。
  4. 前記半導電層は、π電子系導電性高分子であることを特徴とする請求項1または2に記載のパワー半導体装置。
  5. 前記半導電層は、体積抵抗率が10−1〜1010Ω・cmであることを特徴とする請求項1乃至4のいずれか1項に記載のパワー半導体装置。
  6. 前記半導電層は、その周辺部が前記ヒートスプレッダよりも外側に延伸しており、
    前記ヒートスプレッダの端部と前記半導電層の端部との長さである半導電層端部長は、5μm以上であり、かつ前記絶縁シートの端部と前記ヒートスプレッダの端部との長さである絶縁シート端部長の半分以下であることを特徴とする請求項1乃至5のいずれか1項に記載のパワー半導体装置。
  7. 前記半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1乃至6のいずれか1項に記載のパワー半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項7記載の半導体装置。
JP2011023753A 2011-02-07 2011-02-07 パワー半導体装置 Active JP5368492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023753A JP5368492B2 (ja) 2011-02-07 2011-02-07 パワー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023753A JP5368492B2 (ja) 2011-02-07 2011-02-07 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2012164796A JP2012164796A (ja) 2012-08-30
JP5368492B2 true JP5368492B2 (ja) 2013-12-18

Family

ID=46843904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023753A Active JP5368492B2 (ja) 2011-02-07 2011-02-07 パワー半導体装置

Country Status (1)

Country Link
JP (1) JP5368492B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2894952B1 (en) 2012-09-07 2018-06-06 Mitsubishi Electric Corporation Power semiconductor device
JP6150718B2 (ja) * 2013-12-10 2017-06-21 三菱電機株式会社 半導体装置およびその製造方法
JP6246057B2 (ja) * 2014-04-23 2017-12-13 三菱電機株式会社 半導体装置
JP6536129B2 (ja) * 2015-03-31 2019-07-03 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031732A (ja) * 2001-07-19 2003-01-31 Hitachi Ltd 絶縁型半導体装置
JP2010186789A (ja) * 2009-02-10 2010-08-26 Hitachi Ltd 絶縁回路基板、インバータ装置、及びパワー半導体装置

Also Published As

Publication number Publication date
JP2012164796A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
US11049790B2 (en) Electrically insulating thermal interface on the discontinuity of an encapsulation structure
US9171773B2 (en) Semiconductor device
TWI657547B (zh) 功率模組及其製造方法
US8674492B2 (en) Power module
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US20140001613A1 (en) Semiconductor package
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
EP3334254B1 (en) Electric driver and illumination device
JP2016018866A (ja) パワーモジュール
JP2007305702A (ja) 半導体装置およびその製造方法
JP6041795B2 (ja) 半導体装置
US20110309375A1 (en) Semiconductor device
JP5665572B2 (ja) 半導体装置および半導体装置の製造方法
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
JP5368492B2 (ja) パワー半導体装置
WO2012081434A1 (ja) 半導体装置
JP2010050395A (ja) 半導体装置およびその製造方法
JP5921723B2 (ja) 半導体装置
JPWO2014141346A1 (ja) 半導体装置
JP6246057B2 (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP2017224778A (ja) 半導体装置
JP2013229534A (ja) 半導体装置
JP2013229535A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R151 Written notification of patent or utility model registration

Ref document number: 5368492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250