JP6150718B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6150718B2 JP6150718B2 JP2013254683A JP2013254683A JP6150718B2 JP 6150718 B2 JP6150718 B2 JP 6150718B2 JP 2013254683 A JP2013254683 A JP 2013254683A JP 2013254683 A JP2013254683 A JP 2013254683A JP 6150718 B2 JP6150718 B2 JP 6150718B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- coating film
- semiconductor device
- insulating substrate
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1〜図3は、本発明の実施の形態1にかかる半導体装置の構成について説明するためのもので、図1は半導体装置の特徴的な構成を示す断面模式図、図2は半導体素子を被覆する被覆膜の形状を説明するための半導体素子の角状部周辺部分の拡大断面図であり、図3(a)と(b)は、それぞれ被覆膜の変形例の形状を説明するための拡大断面図である。一方、図4〜図6は本発明の各実施の形態にかかる半導体装置と従来の半導体装置との違いを説明するためのもので、図4(a)と(b)は、それぞれ従来の半導体装置の被覆膜の形状を説明するための拡大断面図、図5(a)と(b)は、それぞれ封止体4にフィラーが含まれる場合の、従来の半導体装置の拡大断面図、図6(a)と(b)は、それぞれ封止体にフィラーが含まれる場合の、従来の半導体装置および本発明の各実施の形態にかかる半導体装置の拡大断面図である。また、図7は変形例にかかる半導体装置の構成を説明するための断面模式図である。
本実施の形態2にかかる半導体装置は、実施の形態1と異なり、被覆膜を設ける対象を絶縁基板にしたものである。図11〜図13は本発明の実施の形態2にかかる半導体装置の構成を説明するためのもので、図11は半導体装置の断面模式図、図12は変形例にかかる半導体装置の断面模式図、図13は被覆膜の形状を説明するための絶縁基板の角状部、および絶縁基板と伝熱板との接着面の端部(接着面端)周辺の拡大断面図である。
本実施の形態3にかかる半導体装置は、上述した実施の形態1および2を組み合わせたものに相当し、半導体素子と絶縁基板の両方に被覆膜を形成したものである。図14〜図16は本発明の実施の形態3にかかる半導体装置の構成を説明するためのもので、図14は半導体装置の断面模式図、図15は変形例にかかる半導体装置の断面模式図、図16は別の変形例に半導体装置の断面模式図である。
D1:半導体素子の角状部を覆う被覆膜の厚み、 d2:半導体素子の角状部以外の箇所を覆う被覆膜の厚み、 D2:絶縁基板の角状部を覆う被覆膜の厚み、 d2:絶縁基板の角状部および伝熱板と絶縁基板の接着面端以外の箇所を覆う被覆膜の厚み、 Le:電気力線、 Ej:接着面の端部(接着面端)、 Pj:伝熱板または放熱板と絶縁基板との接着面。
Claims (12)
- 主面に配線部材を接合するための電極が形成された板状の半導体素子と、
一方の面が前記半導体素子の裏面に接合された伝熱板と、
外周に沿って余白が形成されるように、前記伝熱板の他方の面が接着された絶縁基板と、
前記半導体素子の主面を包むように、前記絶縁基板の側部から前記伝熱板が接着された面側の部材を封止する封止体と、
前記半導体素子および前記絶縁基板の少なくともいずれかを被覆対象とするとともに、前記被覆対象と前記封止体との間に介在し、前記封止体を構成する材料よりも弾性率が低い材料で形成された被覆膜と、を備え、
前記被覆膜は、前記被覆対象に形成された角状部を覆う厚みが、前記被覆対象の他の領域を覆う厚みよりも厚く、内部に気泡が無いことを特徴とする半導体装置。 - 前記絶縁基板と前記伝熱板の接合面の端部が、前記被覆膜で覆われていることを特徴とする請求項1に記載の半導体装置。
- 前記被覆膜は、前記角状部を覆う部分から端部までの中間部分が5μm以下の厚みになるように形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記被覆膜は、ポリイミド、ポリアミドおよびシリコーンのいずれかを主体とする樹脂で形成されていることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 前記被覆膜は、8GPa以下の弾性率を有することを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 前記被覆膜は、30%以上の破断伸び率を有することを特徴とする請求項1から5のいずれか1項に記載の半導体装置。
- 前記半導体素子は、ワイドバンドギャップ半導体材料で形成されていることを特徴とする請求項1から6のいずれか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項7に記載の半導体装置。
- 主面に配線部材を接合するための電極が形成された板状の半導体素子の裏面を、伝熱板の一方の面に接合する工程と、
絶縁基板の一方の面に、前記伝熱板の他方の面を接着する工程と、
前記半導体素子の主面を包むように、前記絶縁基板の側部から前記伝熱板が接着された面側の部材を封止する封止体を形成する工程と、
前記半導体素子および前記絶縁基板の少なくともいずれかを被覆対象とするとともに、前記被覆対象に形成された角状部において、前記被覆対象と前記封止体との間に介在させるように、前記封止体を構成する材料よりも弾性率が低い樹脂を用いて被覆膜を形成する工程と、を含み、
前記被覆膜を形成する工程では、前記樹脂が流動性を失う前から、前記角状部に電気力線が集中するように電場をかけることを特徴とする半導体装置の製造方法。 - 前記電場をかけるための印加電圧が4kV以上、150kV以下の範囲であることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記被覆膜を形成する工程が、減圧雰囲気で行われることを特徴とする請求項9または10に記載の半導体装置の製造方法。
- 前記減圧雰囲気は、0.1Pa以上、100Pa以下の範囲であることを特徴とする請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254683A JP6150718B2 (ja) | 2013-12-10 | 2013-12-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254683A JP6150718B2 (ja) | 2013-12-10 | 2013-12-10 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115383A JP2015115383A (ja) | 2015-06-22 |
JP6150718B2 true JP6150718B2 (ja) | 2017-06-21 |
Family
ID=53528944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013254683A Expired - Fee Related JP6150718B2 (ja) | 2013-12-10 | 2013-12-10 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6150718B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107924889B (zh) * | 2016-03-31 | 2021-02-12 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP6816691B2 (ja) * | 2017-09-29 | 2021-01-20 | 三菱電機株式会社 | 半導体装置 |
JP6639740B1 (ja) * | 2018-03-06 | 2020-02-05 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
DE112019003664T5 (de) * | 2018-07-20 | 2021-04-01 | Rohm Co. Ltd | Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5821849A (ja) * | 1981-07-31 | 1983-02-08 | Nec Home Electronics Ltd | 樹脂封止型半導体装置 |
JPH02105446A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 混成集積回路 |
KR970008355B1 (ko) * | 1992-09-29 | 1997-05-23 | 가부시키가이샤 도시바 | 수지밀봉형 반도체장치 |
JP2006179538A (ja) * | 2004-12-21 | 2006-07-06 | Hitachi Ltd | 半導体パワーモジュール |
JP5368492B2 (ja) * | 2011-02-07 | 2013-12-18 | 三菱電機株式会社 | パワー半導体装置 |
-
2013
- 2013-12-10 JP JP2013254683A patent/JP6150718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015115383A (ja) | 2015-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804203B2 (ja) | 半導体装置およびその製造方法 | |
WO2018181236A1 (ja) | 半導体装置及びその製造方法 | |
JP6150718B2 (ja) | 半導体装置およびその製造方法 | |
WO2016108261A1 (ja) | パワーモジュール | |
JP2016012741A (ja) | 半導体装置およびその形成方法 | |
JP6005306B2 (ja) | 半導体装置 | |
JP2016018866A (ja) | パワーモジュール | |
WO2017082122A1 (ja) | パワーモジュール | |
JP2011228336A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5759744B2 (ja) | パワーモジュール及びその製造方法 | |
JP6125089B2 (ja) | パワー半導体モジュールおよびパワーユニット | |
JP7175095B2 (ja) | 半導体装置 | |
WO2020136810A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
JP5921723B2 (ja) | 半導体装置 | |
CN114078790A (zh) | 功率半导体模块装置及其制造方法 | |
JPWO2018159152A1 (ja) | 半導体装置 | |
JP5826443B1 (ja) | 半導体装置及びその製造方法 | |
JP2007012897A (ja) | 半導体装置およびその製造方法 | |
JP2008078555A (ja) | 半導体装置およびその製造方法 | |
JP6101507B2 (ja) | 半導体装置の製造方法 | |
JP2014116333A (ja) | 半導体装置 | |
US20160148865A1 (en) | Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same | |
JP7203214B2 (ja) | 浮動性実装を有する電力半導体装置 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP2013229534A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6150718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |