JP2008078555A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008078555A
JP2008078555A JP2006258852A JP2006258852A JP2008078555A JP 2008078555 A JP2008078555 A JP 2008078555A JP 2006258852 A JP2006258852 A JP 2006258852A JP 2006258852 A JP2006258852 A JP 2006258852A JP 2008078555 A JP2008078555 A JP 2008078555A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
semiconductor chip
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006258852A
Other languages
English (en)
Inventor
Koichi Hasegawa
浩一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006258852A priority Critical patent/JP2008078555A/ja
Priority to US11/860,560 priority patent/US7622804B2/en
Publication of JP2008078555A publication Critical patent/JP2008078555A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂に対する密着性の低下を抑制しつつ、高周波特性の改善を図る手段を提供する。
【解決手段】半導体装置１は、半導体チップ１１と、ボンディングパッド１８の内側のみ、特に半導体チップ１１の周縁部を残してアクティブ領域を覆うように設けられた、低誘電率材料からなるフィルム１５（第１のフィルム）と、半導体チップ１１およびフィルム１５を覆うように設けられたＰＫＧ成形樹脂１４（封止樹脂）と、を備えている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
半導体チップを外部から電気的、機械的または化学的に保護することを目的として、半導体チップをエポキシ樹脂等で樹脂封止する方法が一般的である。例えば、リードフレーム上に半導体チップを搭載し、該チップ上のボンディングパッドとリードフレームのインナーリードとを金線等のボンディングワイヤで接続した後に、エポキシ樹脂等で封止しパッケージ成形を行なうものである。
上記の製造方法は低コストで大量生産に適しているため、従来はセラミックパッケージであった製品（例えば高出力、高周波デバイス）においても、エポキシ樹脂等を使用したフルモールドパッケージ化が進んでいる。
しかしながら、前述のエポキシ系樹脂では、樹脂中から半導体チップへの吸湿による耐湿性の低下という問題があった。また、該エポキシ系樹脂の誘電率が3.9〜4.5と高いことにより、該半導体チップの素子部に入り込んだ樹脂によって寄生容量（例えばＦＥＴならばゲート−ドレイン間容量Cgd）が増加し、高周波特性が悪化するという問題もあった。
それらを改善する手法として、半導体チップの表面をポリイミド系樹脂や、シリコーン樹脂、フッ素含有エラストマーまたはポリマー樹脂等で被覆保護する方法が一般的に知られている。
図５は、従来の半導体装置の一例を示す平面図である。また、図６は、図５のＡ線に沿った断面図である。この半導体装置の製造方法を説明する。まず、リードフレーム１０２の上に半導体チップ１０１を搭載し、ボンディングワイヤ１０３によってリードフレーム１０２のインナーリードと接続する。その後、高周波特性改善や半導体チップ１０１の保護のために、誘電率が2.0〜2.4と低く耐化学薬品性の強いフッ素含有エラストマーまたはポリマー樹脂からなるポッティング樹脂１０５で半導体チップ１０１の上部を被覆する。その後に、エポキシ樹脂等のパッケージ成形用樹脂（封止樹脂）１０４でパッケージ封止、成形する。
これにより、半導体チップ１０１の素子部の周囲は低誘電率となるため、素子電極間の寄生容量の低減により、高周波特性を改善させることができる。また、高い耐化学薬品性を得ることができる。
また、特許文献１には、半導体チップの保護膜として、カルボジイミド単位（-R-N=C=N-、Rは２価の有機基）を分子内に含む樹脂成分を用いた半導体装置が開示されている。これは前述のカルボジイミド単位を分子内に含む樹脂を有機溶剤に溶解し、塗布可能な溶液粘度を有するワニス状態にして使用するものである。
図７は、特許文献１に記載された半導体装置を示す断面図である。リードフレーム２０７のダイパッド上にシリコンチップ２０１が金箔等で接合されており、該チップ２０１の表面に二酸化ケイ素の絶縁膜２０２が約１００ｎｍの厚みで形成されている。絶縁膜２０２の一部には外部電極取り出し用のアルミニウムからなるボンディングパッド部が形成され、回路と接続している。このアルミニウム配線層にはＰＳＧ，ＳｉＮ，ＳｉＯ２ 等から形成されるパッシベーション膜２０３が約５０〜２００ｎｍの厚みで形成されている。
このパッシベーション膜２０３を被覆するように、カルボジイミド単位を分子内に含む樹脂成分からなる保護膜２０６が形成されている。ボンディングパッド部は、金線やアルミニウム線等のボンディングワイヤ２０５によってリードフレーム２０７と電気的に接続されている。シリコンペレット全体が熱硬化性エポキシ樹脂からなる封止樹脂２０８で封止されている。このように保護膜２０６を用いることで、吸水性や透湿率が小さく、高い耐湿性を得ることができると特許文献１に記載されている。
図８および図９は、特許文献１に記載された他の半導体装置を示す断面図である。図８の半導体装置では、後半工程にてワニスが使用される。図９では、半導体チップ２０１の表面およびダイパッド裏面の全体に保護膜２０６が形成されている。これらの半導体装置においても、上述した図７の半導体装置と同様の効果が得られる。
なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２，３が挙げられる。
特開平９−８１８１号公報 特開２００３−１３３５１２号公報 特開平５−１３６３１２号公報
しかしながら、図５および図６に示した半導体装置で使用されるポッティング樹脂１０５は、耐化学薬品性を向上するための素材であるので、封止樹脂１０４の材料であるエポキシ樹脂等と親和性が低く、密着性が殆ど得られない。そのため、ポッティング樹脂１０５と封止樹脂１０４との界面に空隙ができ、外部からの水分の浸入による耐湿性悪化、剥離や、実装時の熱履歴による水蒸気爆発によるクラック等の問題があった。図７〜図９に示した保護膜２０６を構成する、カルボジイミド単位を分子内に含む樹脂でも、半導体チップとの密着性を改善することによる耐湿性向上は得られているが、封止樹脂２０８との密着性は、フッ素系樹脂ほど悪くはないものの完全な改善には至っておらず同様の問題を抱えている。
この問題は、例えば図５および図６において樹脂１０５の塗布領域を小さくし、チップ１０１のアクティブ領域のみを被覆させることで、抑制することができる。封止樹脂１０４と樹脂１０５との界面が小さくなるからである。ところが、被覆形状のバラツキにより、今度は逆にチップ１０１のアクティブ領域が被覆されずに、誘電率の高い封止樹脂１０４がチップ１０１のアクティブ領域に侵入し、寄生容量が増大し高周波特性低減が発生する問題があった。これは、図７の半導体装置についても同様である。
かかるバラツキによる問題は、図９に示した構造のように半導体チップの表面およびダイパッド裏面の全体に保護膜２０６を形成することで、回避できる。ところが、そうすると封止樹脂２０８と保護膜２０６との界面の面積が増加し、上述の密着性の問題が悪化傾向となってしまう。また、半導体装置の製造工程において、図９の構造のように全面に渡って安定的に保護膜２０６を形成するには、コストの高い装置が必要である。また、図６に示したような、リードフレームの裏面を直接露出させてグランドのコンタクトを取り、放熱性を必要とするようなパッケージにおいては、保護膜が裏面のコンタクトを阻害してしまうため、図９のような構造を適用できない。
一方、図７に示す従来例のように、半導体チップを作成する前工程にて保護膜２０６を形成すれば、上述の問題は回避できる。ただし、この場合、高周波特性改善という観点からすると、必ず素子電極間には保護膜２０６が入っているため、今後どんなにポリカルボジイミド樹脂の低誘電率化がなされたとしても、全く素子電極間に樹脂がない状態、すなわち空気の誘電率以下にはならない。それゆえ、寄生容量成分増加という観点では高周波特性改善にも限界がある。
本発明による半導体装置は、半導体チップと、上記半導体チップの周縁部を残してアクティブ領域を覆うように設けられた、低誘電率材料からなる第１のフィルムと、上記半導体チップおよび上記第１のフィルムを覆うように設けられた封止樹脂と、を備えることを特徴とする。
また、本発明による半導体装置の製造方法は、半導体チップの周縁部を残してアクティブ領域を覆うように、低誘電率材料からなる第１のフィルムを形成する工程と、上記半導体チップおよび上記第１のフィルムを覆うように、封止樹脂を形成する工程と、を含むことを特徴とする。
本発明においては、半導体チップ上に設けられる第１のフィルムを低誘電率材料によって構成しているため、半導体チップの電極間の寄生容量が低減し、高周波特性の改善を図ることができる。さらに、第１のフィルムがフィルム状に加工されているため、当該第１のフィルムを半導体チップの所望の領域上にのみ、形状を安定した状態で搭載することができる。その結果、封止樹脂と第１のフィルムとの界面の面積を小さく抑え、それにより従来技術について上述した密着性の悪化の問題を抑制することができる。
本発明によれば、封止樹脂に対する密着性の低下を抑制しつつ、高周波特性の改善を図ることが可能な半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す平面図である。また、図２は、図１のＡ線に沿った断面図である。半導体装置１は、半導体チップ１１と、半導体チップ１１の周縁部を残してアクティブ領域を覆うように設けられた、低誘電率材料からなるフィルム１５（第１のフィルム）と、半導体チップ１１およびフィルム１５を覆うように設けられたＰＫＧ成形樹脂１４（封止樹脂）と、を備えている。ここで、アクティブ領域とは、半導体チップ１１の上面（配線層側の面）のうち、トランジスタ等の回路素子や配線が形成された領域のことである。
半導体チップ１１は、ワイヤボンディングによってリードフレーム１２上に実装されている。つまり、半導体チップ１１上に設けられたボンディングパッド１８とリードフレーム１２のインナーリードとがボンディングワイヤ１３によって接続されている。
フィルム１５は、ボンディングパッド１８の内側にのみ設けられている。特にフィルム１５は、半導体チップ１１のアクティブ領域上にのみ設けられていることが好ましい。フィルム１５を構成する低誘電率材料は、フッ素含有エラストマーまたはポリマー樹脂であることが好ましい。また、ＰＫＧ成形樹脂１４の材料は、例えばエポキシ樹脂である。
本発明による半導体装置の製造方法の第１実施形態として、半導体装置１の製造方法の一例を説明する。まず、リードフレーム１２の上に半導体チップ１１を自動マウンター等の装置を用いて載置する。次に、半導体チップ１１の周縁部を残してアクティブ領域を覆うようにフィルム１５を形成する。例えば、予め成形されたフィルム１５を半導体チップ１１に貼り付けた後、材料によってはベーク工程を付加し、加熱固着させる。このときのフィルム１５の半導体チップ１１上への載置には、半導体チップ１１のリードフレーム１２上への載置に用いた装置と同一の装置を用いることができる。続いて、ボンディングワイヤ１３によって、半導体チップ１１とリードフレーム１２とを電気的に接続する。その後、ＰＫＧ成形樹脂１４で封止し、パッケージ成形を行なう。
本実施形態の効果を説明する。半導体チップ１１上に設けられるフィルム１５を低誘電率材料によって構成しているため、半導体チップ１１の電極間の寄生容量が低減し、高周波特性の改善を図ることができる。さらに、フィルム１５がフィルム状に加工されているため、当該フィルム１５を半導体チップ１１の所望の領域上にのみ、形状を安定した状態で搭載することができる。その結果、ＰＫＧ成形樹脂１４とフィルム１５との界面の面積を小さく抑え、それにより従来技術について上述した密着性の悪化の問題を抑制することができる。特にフィルム１５をアクティブ領域上にのみ設けた場合、寄生容量低減に必要な最小限の領域のみをフィルム１５で覆うことになるので、密着性の悪化の問題をより効果的に抑制できる。
本実施形態によれば、樹脂封止パッケージの半導体装置において、耐湿性悪化、剥離や、実装時の熱履歴による水蒸気爆発によるクラック等の問題なく、高周波特性の改善を図ることができる。また、低コストの樹脂封止パッケージ品でありながら、中空構造パッケージ、またはセラミックパッケージと変わらない高周波特性を得ることができる。また、本実施形態は、リードフレームの裏面を露出させて直接接地、放熱させるようなパッケージ構造の半導体装置にも適用できる。
さらに、フィルム１５を半導体チップ１１上に搭載する際には、上述のように、半導体チップ１１の実装に用いるのと同一の装置を用いることができる。これに対して、図５〜図９に示した従来技術では、ポッティング樹脂１０５または保護膜２０６を塗布するための装置を追加的に用いる必要がある。
フィルム１５を構成する低誘電率材料がフッ素含有エラストマーまたはポリマー樹脂である場合、これらの材料は誘電率が2.0〜2.4と低いため、上述した寄生容量の低減効果が充分に得られる。さらに、これらの材料は耐化学薬品性が強いため、半導体チップ１１を効果的に保護することができる。
（第２実施形態）
図３は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、フィルム１５とＰＫＧ成形樹脂１４との間に介在し、ＰＫＧ成形樹脂１４に対する親和性がフィルム１５よりも高いフィルム１６（第２のフィルム）を備えている。フィルム１６としては、エポキシフィルム、またはエポキシ樹脂含有ポリイミド系コンポジットフィルム等を用いることができる。
これにより、フィルム１５が低誘電率化のためにＰＫＧ成形樹脂１４に対する親和性が低く、密着性が悪化することを抜本的に解決できる。本実施形態のその他の構成および効果は、第１実施形態と同様である。なお、本実施形態においてフィルム１６を設ける代わりに、フィルム１５の表面を親水性に改質してもよい。その場合であっても、フィルム１６を設けた場合と同様の効果が得られる。
（第３実施形態）
図４（ａ）は、本発明による半導体装置の第３実施形態を示す断面図である。半導体装置３においては、図３のフィルム１５の代わりにフィルム１７が設けられている。フィルム１７は、低誘電率で且つ粘性のある材料によって構成されており、フィルム１６に塗布されている。そして、これらのフィルム１６およびフィルム１７からなる積層フィルムが、フィルム１７が半導体チップ１１側、フィルム１６がＰＫＧ成形樹脂１４側となるようにして搭載されている。
図４（ｂ）は、フィルム１６およびフィルム１７からなる積層フィルムを下側（半導体チップ１１側）から見たときの平面図である。この図からわかるように、フィルム１７は、フィルム１６の周縁部の下にのみ設けられている。これにより、半導体チップ１１との密着性がより向上できる。また、上記積層フィルムの内部は空洞であり、アクティブ領域の素子電極の周囲の殆どが空隙であるため、寄生容量が大幅に削減され、更なる高周波特性の改善が図られる。本実施形態のその他の構成および効果は、第２実施形態と同様である。なお、本実施形態においてフィルム１７をフィルム１６の周縁部にのみ塗布することは必須ではなく、フィルム１６の全面に塗布してもよい。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
本発明による半導体装置の第１実施形態を示す平面図である。 図１のＡ線に沿った断面図である。 本発明による半導体装置の第２実施形態を示す断面図である。 （ａ）は、本発明による半導体装置の第３実施形態を示す断面図である。（ｂ）は、（ａ）の半導体装置の一部を下側から見たときの平面図である。 従来の半導体装置の一例を示す平面図である。 図５のＡ線に沿った断面図である。 特許文献１に記載された半導体装置を示す断面図である。 特許文献１に記載された他の半導体装置を示す断面図である。 特許文献１に記載された他の半導体装置を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体装置
３ 半導体装置
１１ 半導体チップ
１２ リードフレーム
１３ ボンディングワイヤ
１４ ＰＫＧ成形樹脂
１５ フィルム
１６ フィルム
１７ フィルム
１８ ボンディングパッド

Claims (10)

  1. 半導体チップと、
    前記半導体チップの周縁部を残してアクティブ領域を覆うように設けられた、低誘電率材料からなる第１のフィルムと、
    前記半導体チップおよび前記第１のフィルムを覆うように設けられた封止樹脂と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体チップ上にはボンディングパッドが設けられており、
    前記第１のフィルムは、前記ボンディングパッドの内側にのみ設けられている半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第１のフィルムは、前記半導体チップの前記アクティブ領域上にのみ設けられている半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記低誘電率材料は、フッ素含有エラストマーまたはポリマー樹脂である半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記半導体チップは、ワイヤボンディングによってリードフレーム上に実装されている半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記第１のフィルムと前記封止樹脂との間に介在し、前記封止樹脂に対する親和性が前記第１のフィルムよりも高い第２のフィルムを備える半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１のフィルムは、前記第２のフィルムの周縁部の下にのみ設けられている半導体装置。
  8. 半導体チップの周縁部を残してアクティブ領域を覆うように、低誘電率材料からなる第１のフィルムを形成する工程と、
    前記半導体チップおよび前記第１のフィルムを覆うように、封止樹脂を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記第１のフィルムを形成する工程においては、予め成形された前記第１のフィルムを前記半導体チップに貼り付ける半導体装置の製造方法。
  10. 請求項８または９に記載の半導体装置の製造方法において、
    前記半導体チップをリードフレーム上に載置する工程を含み、
    前記第１のフィルムを形成する工程においては、前記半導体チップの載置に用いた装置と同一の装置を用いて、前記第１のフィルムを前記半導体チップ上に載置する半導体装置の製造方法。
JP2006258852A 2006-09-25 2006-09-25 半導体装置およびその製造方法 Pending JP2008078555A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006258852A JP2008078555A (ja) 2006-09-25 2006-09-25 半導体装置およびその製造方法
US11/860,560 US7622804B2 (en) 2006-09-25 2007-09-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006258852A JP2008078555A (ja) 2006-09-25 2006-09-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008078555A true JP2008078555A (ja) 2008-04-03

Family

ID=39350282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006258852A Pending JP2008078555A (ja) 2006-09-25 2006-09-25 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7622804B2 (ja)
JP (1) JP2008078555A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012604A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490605B2 (ja) * 2010-04-28 2014-05-14 住友重機械工業株式会社 樹脂封止装置及び樹脂封止方法
US9461005B2 (en) * 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
KR20220098458A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794642A (ja) * 1993-07-27 1995-04-07 Toshiba Corp 半導体装置
JPH1065067A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
JPH10270606A (ja) * 1997-03-24 1998-10-09 Rohm Co Ltd パッケージ型半導体装置の構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136312A (ja) 1991-11-15 1993-06-01 Sony Corp 半導体装置
JPH098181A (ja) 1995-06-20 1997-01-10 Nitto Denko Corp 半導体装置
US6353268B1 (en) * 1997-08-22 2002-03-05 Micron Technology, Inc. Semiconductor die attachment method and apparatus
US6222260B1 (en) * 1998-05-07 2001-04-24 Vlsi Technology, Inc. Integrated circuit device with integral decoupling capacitor
JP2003133512A (ja) 2002-08-12 2003-05-09 Rohm Co Ltd 樹脂パッケージ型半導体装置
SG131789A1 (en) * 2005-10-14 2007-05-28 St Microelectronics Asia Semiconductor package with position member and method of manufacturing the same
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794642A (ja) * 1993-07-27 1995-04-07 Toshiba Corp 半導体装置
JPH1065067A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置及びその製造方法
JPH10270606A (ja) * 1997-03-24 1998-10-09 Rohm Co Ltd パッケージ型半導体装置の構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012604A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置
JPWO2020012604A1 (ja) * 2018-07-12 2021-02-15 三菱電機株式会社 半導体装置
KR20210018458A (ko) * 2018-07-12 2021-02-17 미쓰비시덴키 가부시키가이샤 반도체 장치
KR102390531B1 (ko) 2018-07-12 2022-04-25 미쓰비시덴키 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
US20090079043A1 (en) 2009-03-26
US7622804B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
JP5415823B2 (ja) 電子回路装置及びその製造方法
JP3868777B2 (ja) 半導体装置
JP6266168B2 (ja) 半導体装置
US20150190040A1 (en) Image pickup apparatus and endoscope including image pickup apparatus
JP2014154824A (ja) 半導体装置
US20180122728A1 (en) Semiconductor packages and methods for forming same
JP4551461B2 (ja) 半導体装置とこれを備えた通信機器及び電子機器
JP2008078555A (ja) 半導体装置およびその製造方法
JP2006253354A (ja) 回路装置およびその製造方法
US7652385B2 (en) Semiconductor device and method of manufacturing the same
JP6370515B1 (ja) 半導体装置およびその製造方法
JP5285347B2 (ja) 回路装置
JP4549171B2 (ja) 混成集積回路装置
JP6150718B2 (ja) 半導体装置およびその製造方法
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
TWI452667B (zh) 具有空腔結構之半導體封裝元件及其封裝方法
JP2004289017A (ja) 樹脂封止型半導体装置
JP5766347B2 (ja) 半導体モジュール及びその製造方法
JP2008277639A (ja) 半導体装置およびその製造方法
JP5146358B2 (ja) 電子装置
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP2904154B2 (ja) 半導体素子を含む電子回路装置
KR102378171B1 (ko) 커플드 반도체 패키지
JP2021057452A (ja) モジュールおよびその製造方法
JP2004014896A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321