JP5285347B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP5285347B2
JP5285347B2 JP2008195782A JP2008195782A JP5285347B2 JP 5285347 B2 JP5285347 B2 JP 5285347B2 JP 2008195782 A JP2008195782 A JP 2008195782A JP 2008195782 A JP2008195782 A JP 2008195782A JP 5285347 B2 JP5285347 B2 JP 5285347B2
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
hybrid integrated
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008195782A
Other languages
English (en)
Other versions
JP2010034346A (ja
Inventor
隆仁 柳田
清昭 工藤
健 永嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2008195782A priority Critical patent/JP5285347B2/ja
Publication of JP2010034346A publication Critical patent/JP2010034346A/ja
Application granted granted Critical
Publication of JP5285347B2 publication Critical patent/JP5285347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は回路装置に関し、特に、回路基板の上面に構築された混成集積回路が封止部材により封止される回路装置に関する。
図10を参照して、従来から用いられている混成集積回路装置の構成を説明する。図10(A)はケース材111を用いて封止される構成の混成集積回路装置100の断面であり、図10(B)はトランスファーモールドにより樹脂封止された混成集積回路装置100Aを示す斜視図である。
図10(A)を参照して、先ず、矩形の基板101の表面には、絶縁層102を介して導電パターン103が形成され、この導電パターン103の所望の箇所に回路素子が固着されて、所定の混成集積回路が形成される。ここでは、回路素子として半導体素子105Aおよびチップ素子105Bが、導電パターン103に接続されている。リード104は、基板101の周辺部に形成された導電パターン103から成るパッド109に接続され、外部端子として機能している。封止樹脂108は、基板101の表面に形成された電気回路を封止する機能を有する。
ケース材111は、略額縁形状を有して基板101の側面に当接している。更に、基板101の上面に封止する空間を確保するために、ケース材111の上端部は、基板101の上面よりも上方に位置している。そして、基板101の上方にてケース材111により囲まれる空間には封止樹脂108が充填され、この封止樹脂108により半導体素子等の回路素子がされている。この構成により、基板101が比較的大きいものであっても、ケース材111等により囲まれる空間に封止樹脂108を充填させることで、基板101の上面を組み込まれた回路素子等を樹脂封止することができる。
図10(B)に示す混成集積回路装置100Aの概略的な構成は、上記した混成集積回路装置100と同様であり、ここでは、トランスファーモールドにより封止樹脂108が形成されている。具体的には、モールド金型を用いた射出成形により、基板101の上面および側面が被覆されるように封止樹脂108が形成されている。
更に、封止樹脂108の周辺部を部分的に窪ませることにより固定部112が形成されており、混成集積回路装置100Aの下面をヒートシンク等に当接させるときは、固定部112にビス止めが施される。また同様に、図10(A)に示す混成集積回路装置100でも、ケース材111の周辺部に設けた段差部分をビス止めに使用する場合もある。
また、ビス止めによる装置の固定方法としては、基板101を部分的に外部に露出させて、この露出する部分の基板101に設けた貫通孔にビスを通す方法もある。
特開2007−036014号公報
しかしながら、上記したように基板101に直にビス止めを行うと、基板101の耐圧性が低下する恐れがあった。具体的には、金属から成る基板101の上面は、基板101と導電パターン103とを絶縁させるために、上記したように絶縁層102により全面的に被覆されている。この絶縁層102は、熱抵抗を低減させるために、粒状の無機フィラーが高充填された樹脂から成り、非常に脆い性質を備えている。従って、基板101を貫通するビスにより基板101に対して押圧力を加えると、基板101の上面を被覆する絶縁層102にビスの圧力が加わりクラックが発生する場合がある。そして、導電パターン103が形成された領域までクラックが到達すると、クラックに沿って電流が流れて、導電パターン103と基板101とがショートしてしまう恐れがある。
本発明はこの様な問題を鑑みてなされ、本発明の主たる目的は、ビス止めの押圧力が回路基板に作用する状況でも、回路基板を被覆する絶縁層にクラックが発生することによる耐圧の劣化が防止された回路装置を提供することにある。
本発明の回路装置は、金属から成る回路基板と、前記回路基板の上面を被覆するとともにフィラーが充填された樹脂から成る絶縁層と、前記絶縁層の上面に形成された導電パターンおよび回路素子から成る混成集積回路と、前記混成集積回路が封止されるように前記回路基板の少なくとも上面を被覆する封止部材と、前記封止部材により被覆されない露出領域の前記回路基板を部分的に開口して設けられた貫通孔と、を備え、回路装置の固定に用いられる押圧手段が押圧する領域よりも外側であって、且つ前記貫通孔の周辺部に位置する前記絶縁層を部分的に除去した除去領域を設けることを特徴とする。
本発明の回路装置は、金属から成る回路基板と、前記回路基板の上面を被覆するとともにフィラーが充填された樹脂から成る絶縁層と、前記絶縁層の上面に形成された導電パターンおよび回路素子から成る混成集積回路と、前記混成集積回路が封止されるように前記回路基板の少なくとも上面を被覆する封止部材と、前記封止部材により被覆されない露出領域の前記回路基板を部分的に開口して設けられた貫通孔と、を備え、回路装置の固定に用いられる押圧手段が押圧する領域であって、且つ前記露出領域の前記貫通孔を囲む領域に環状に前記導電パターンを配置することを特徴とする。
本発明によれば、ビス止めの為に使用される貫通孔の周辺部において、回路基板の上面を被覆する絶縁層を部分的に除去している。従って、ビス止めの押圧力により、貫通孔付近の絶縁層にクラックが発生しても、このクラックは導電パターンが形成された領域までは進行しない。従って、絶縁層に発生するクラックに起因した耐圧の低下が防止される。
<第1の実施の形態>
図1から図4を参照して、回路装置の一例として混成集積回路装置10の構造を説明する。
先ず、図1および図2を参照して、混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10を斜め上方から見た斜視図である。図1(B)は図1(A)のB−B’線に於ける断面図であり、図2(A)は図1(A)のC−C’線に於ける断面図であり、図2(B)は貫通孔34が設けられた部分を上方から見た平面図である。
図1の各図を参照して、混成集積回路装置10は、導電パターン22および半導体素子24等(回路素子)から成る混成集積回路が上面に組み込まれた回路基板18と、額縁状の形状を有して回路基板18に当接することで混成集積回路が封止される領域を形成するケース材12と、ケース材12に囲まれる領域に充填されて混成集積回路を封止する封止樹脂16と、導電パターン22から成るパッド13に固着されて外部に延在するリード14とを有する構成となっている。更に、混成集積回路装置10では、回路基板18の上面の一部が封止樹脂16により被覆されず、この部分の回路基板18を貫通する貫通孔34を設けている。
回路基板18は、アルミニウム(Al)や銅(Cu)等を主材料とする金属基板である。回路基板18の具体的な大きさは、例えば、縦×横=61mm×88mm程度である。また、回路基板18の厚みは、例えば1.5mmまたは2.0mm程度である。回路基板18としてアルミニウムより成る基板を採用した場合は、回路基板18の両主面は陽極酸化膜により被覆される。
絶縁層20は、回路基板18の上面全域を覆うように形成されている。絶縁層20は、AL等のフィラーが例えば60重量%〜80重量%程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層20の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層20および回路基板18を経由して良好に外部に放出することができる。絶縁層20の具体的な厚みは、例えば50μm程度である。また、図1(B)では、回路基板18の上面のみが絶縁層20により被覆されているが、回路基板18の下面も絶縁層20により被覆されても良い。このようにすることで、回路基板18の裏面を外部に露出させても、回路基板18の裏面を外部と絶縁させることができる。
導電パターン22は銅等の金属から成り、所定の電気回路が形成されるように絶縁層20の表面に形成される。また、リード14が固着される部分に、導電パターン22からなるパッドが設けられる。更に、半導体素子24の周囲にも多数個のパッドが形成され、このパッドと半導体素子24とは金属細線38により接続される。ここでは単層の導電パターン22が図示されているが、絶縁層を介して積層された多層の導電パターン22が回路基板18の上面に形成されても良い。
導電パターン22に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、LSIチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン22に固着することができる。図1(B)を参照すると、回路基板18の上面には、回路素子として半導体素子24およびチップ素子26が配置されている。半導体素子24は導電パターン22に固着され、上面の電極は金属細線38を経由して導電パターン22に接続されている。チップ素子26は、両端の電極が半田等の固着材を介して導電パターン22に接続されている。ここで、発熱量の多いパワー素子が半導体素子24として採用された場合は、導電パターン22の上面に固着された金属片から成るヒートシンクの上面に半導体素子24が載置されても良い。このことにより、半導体素子24から発生する熱を効率的にヒートシンクおよび回路基板18を経由して外部に放出させることができる。
封止樹脂16は、回路基板18に構築された混成集積回路を封止する機能を有し、具体的には、回路基板18の上面に形成された導電パターン22、半導体素子24等の回路素子、リード14の接合箇所が封止されるように、回路基板18の上面に封止樹脂16が形成されている。また、封止樹脂16は、ケース材12により囲まれる回路基板18の上方の空間に充填されている。封止樹脂16の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用される。更に、封止樹脂16には、熱伝導性の向上等を目的として、酸化シリコン等のフィラーが例えば10重量%〜20重量%程度混入されても良い。
また、本実施の形態では、回路基板18の上面は全面的に封止樹脂16により被覆されているのではなく、一部は上面が外部に露出している。図1(A)を参照すると、ケース材12の内部側壁部12E、12Fにより囲まれる領域は封止樹脂16が充填されず、回路基板18の上面が露出している状態となっている。この部分の回路基板18は、ビス止めの為の領域として使用され、この詳細は図2(A)を参照して詳述する。
リード14は、回路基板18の対向する側辺に沿って設けられており、混成集積回路装置10の入出力端子として機能している。これらのリードは、銅(Cu)、アルミニウム(Al)またはFe−Niの合金等などを主成分とした金属から成る。図では、各リード14は上方に引き出されているが、リード14は途中で直角に曲折されて側方に引き出されても良い。
図1(A)を参照して、額縁状の形状を呈するケース材12は、回路基板18の4つの側辺に対応して、4つの側壁部を有する。具体的には、第1側壁部12A、第2側壁部12B、第3側壁部12Cおよび第4側壁部12Dから主にケース材12は構成されている。更に、第2側壁部12Bから連続して内側に内部側壁部12Fが形成されており、第1側壁部12Aから連続して内側に内部側壁部12Eが形成されている。ケース材12のサイズは、各側壁部の内壁が回路基板18の側面に当接する大きさとなっている。そして、ケース材12に回路基板18と嵌合させると、ケース材12の下面と回路基板18の下面とは、同一平面上に位置する。なお、ケース材12は、エポキシ樹脂等の樹脂材料を射出成形して形成されたものである。
図2を参照して、貫通孔34が設けられた回路基板18の上面は、封止樹脂16により被覆されずに上面が露出して露出領域30を構成している。露出領域30は、ケース材12の内部側壁部12Fにより露出領域30を囲い込み、形成時には液状または半固形状の封止樹脂16の流入を阻止することで形成される。そして、混成集積回路装置の下面をヒートシンク等の放熱体に当接させるときは、ビス42にて回路基板18を上面から押圧する。具体的には、ビス42は、ネジ山が周囲に設けられた柱部42Bと、この柱部42Bと一体であり平面的に大きく形成された頭部42Aから成る。この形状のビス42の柱部を貫通孔34に通して、ビス42の頭部42Aの下面が回路基板18の上面を押圧することで、混成集積回路装置10が固定される。
具体的には、ビス42の頭部42Aは、回路基板18の上面を被覆する絶縁層20を押圧するが、この絶縁層20はフィラーが高充填された樹脂から成るので脆い性質を備える。従って、ビス42の頭部42Aにより、回路基板18の上面を被覆する絶縁層20が押圧されると、頭部42Aの下方に位置する絶縁層20にクラックが発生する場合がある。そして、このクラックが導電パターン22まで延伸すると、このクラックを経由して導電パターン22と回路基板18とがショートする恐れがある。
このショートを防止するために、本実施の形態では、絶縁層20を部分的に除去して除去領域32を設けている。この絶縁層20の除去は、エッチング、レーザー照射またはドリル加工等の機械的加工により行われる。従って、この除去領域32からは、回路基板18を構成する金属材料または絶縁膜が露出する。図2(B)を参照すると、除去領域32は、貫通孔34を取り囲むように円環状に連続して形成されている。除去領域32の形状としては円以外の多角形形状でも良い。また、除去領域32が形成される位置としては、ビス42の頭部42Aよりも外側が好適である。
この様に絶縁層20を部分的に除去した除去領域32を設けることで、絶縁層20に発生したクラックが周囲に延伸することが防止される。具体的には、ビス42の頭部42Aが、貫通孔34の周囲の絶縁層20を押圧することにより、除去領域32よりも内側に位置する絶縁層20にクラックが発生する。しかしながら、発生したクラックは、除去領域32にてストップして、それよりも外側には進行しない。従って、クラックは導電パターン22が配置された領域までは進行しないので、上記したショートが防止される。
図3(A)および図3(B)を参照すると、ここでは、露出領域30の全域に渡って絶縁層20を除去することで除去領域32が形成されている。この様にしたら、ビス42で回路基板18を締め付けても、ビス42は回路基板18を構成する金属材料に直に接触し、絶縁層20に接触しないので、ビス42の押圧力に起因した絶縁層20へのクラックの発生が抑制される。
図4(A)および図4(B)を参照して、絶縁層20へのクラックの発生を抑制する他の構成を説明する。ここでは、ビス42の頭部42Aが接触する領域の回路基板18の上面に導電パターン22を円環状に残存させている。この様にすることで、ビス42にて回路基板18を固定すると、ビス42の頭部42Aが導電パターン22に接触する。導電パターン22は、銅等の軟性に優れた材料から成るので、この導電パターン22がクッション材として機能する。結果的に、ビス42の頭部42Aの下方に位置する絶縁層20にクラックが発生することが抑制される。ここで、図4(B)を参照すると、円環状の導電パターン22が貫通孔34を囲むように設けられているが、導電パターン22の形状としては円環状以外の多角形形状や楕円形状でも良い。更には、導電パターン22の形状は、連続した環状でも良いし、不連続に形成された状態でも良い。ここで、貫通孔34の周囲の導電パターン22は、他の導電パターン22と同じ工程で同時に形成される。従って、上記した他の構成と比較すると、絶縁層20を除去する工程が不要であるので、少ない工数で絶縁層20のクラック対策が施せるメリットがある。
次に、図5から図8を参照して、上記した構成の混成集積回路装置10の製造方法を説明する。
図5を参照して、最初に、所定の混成集積回路を回路基板18の上面に組み込む。図5(A)は回路基板18の断面図であり、図5(B)−図5(D)は貫通孔34の周辺部を拡大して部分的に示す断面図である。
先ず、図5(A)を参照して、アルミニウム等の金属から成る回路基板18の上面は、フィラーが混入された樹脂から成る絶縁層20により被覆されており、この絶縁層20の上面に所定形状の導電パターン22が形成されている。そして、導電パターン22の所定の箇所に、回路素子として半導体素子24およびチップ素子26が固着されている。また、回路基板18の周辺部には導電パターン22から成るパッドが形成され、このパッドにはリード14が固着されている。
本実施の形態では、ビス止めの為の貫通孔34が回路基板18を貫通して設けられており、このビス止めに伴うクラックを抑制するために、図5(B)−図5(D)に示すような対策を施している。
図5(B)を参照して、ここでは、貫通孔34の周囲の回路基板18を被覆する絶縁層20を円環状に除去して、除去領域32が設けられている。ここで、絶縁層20は、粒子状の酸化シリコン等のフィラーが80重量%程度に高充填された樹脂から成る。本工程では、エッチング、レーザー照射、ドリル加工等により絶縁層20を部分的に除去している。
図5(C)を参照すると、貫通孔34の周囲の絶縁層20が部分的に除去されている。ここでは、少なくとも固定時のビスにて押圧されるよう領域に対応する領域を被覆する絶縁層20が除去されている。
図5(D)を参照して、ここでは、後の工程でビスにより押圧される貫通孔34の周囲の領域に、導電パターン22を残存させている。貫通孔34の周囲の導電パターン22は、ビスの押圧力を緩和するクッション材として機能する。
図6を参照して、次に、ケース材12を回路基板18に填め込む。図6(A)はこの工程を示す断面図であり、図6(B)はケース材12の構成を示す平面図である。
図6(A)を参照して、ケース材12を回路基板18に組み込む。ケース材12の側壁部(第1側壁部12Aおよび第2側壁部12B)の内側の下端には、回路基板18の厚みに即した凹部が設けられており、この凹部が回路基板18の上面周辺部および側面に接触する。また、ケース材12と回路基板18とが接触する部分には、接着剤が塗布される。
図6(B)を参照して、本工程では、ケース材12に設けた内部側壁部12E、12Fの下部が、回路基板18の上面に当接し、この内部側壁部により囲まれる領域は、次工程にて封止樹脂が形成されない。また、回路基板18に設けられた貫通孔34は、この内部側壁部の内側に位置している。
図7を参照して、次に、ケース材12に囲まれる空間に封止樹脂16を充填させて、回路基板18の上面に形成された混成集積回路を樹脂封止する。図7(A)および図7(B)は本工程を示す断面図である。
図7(A)を参照して、本工程では、液状又は半固形状の封止樹脂16をケース材12により囲まれる領域に供給する。封止樹脂16は、ノズル40の先端部から回路基板18の上面に供給されている。封止樹脂16により、回路基板18の上面に形成された導電パターン22、半導体素子24、チップ素子26、金属細線およびリード14の接続部分が被覆される。また、封止樹脂16は、粒子状のフィラーが混入された熱硬化性樹脂または熱可塑性樹脂から成る。封止樹脂16の充填が終了した後は、必要に応じて加熱硬化を行う。
図7(B)を参照して、ビス止めの為の貫通孔34が設けられた部分の回路基板は、ケース材12の内部側壁部12Fにより囲まれている。従って、回路基板18の上面に液状の封止樹脂16を供給しても、内部側壁部12Fにより囲まれている貫通孔34の周辺部の回路基板18上面は、封止樹脂16により被覆されない。即ち、内部側壁部12Fにより囲まれる領域は、封止樹脂16が形成されずに回路基板18の上面が露出する露出領域30となる。
図8を参照して、次に、混成集積回路装置10の裏面をヒートシンク44に当接させる。図8(A)は本工程を示す断面図であり、図8(B)は拡大された断面図である。
図8(A)および図8(B)を参照して、本工程では、混成集積回路装置10の貫通孔34およびヒートシンク44の孔部46に、ビス42を通してネジ止めすることで、混成集積回路装置10の裏面をヒートシンク44の上面に接触させている。
ヒートシンク44は、銅やアルミニウム等の金属から成る。従って、回路基板18が露出する混成集積回路装置10の裏面をヒートシンク44の上面に接触させると、混成集積回路装置に内蔵された回路素子から発生した熱を、回路基板18およびヒートシンク44を経由して、良好に外部に放出させることができる。
ここで、混成集積回路装置10は、全体的に下側に凸となるように湾曲した形状となっている。この様に混成集積回路装置10が湾曲する原因は、回路基板18の上面を被覆する封止樹脂16が硬化する際に収縮するからである。ここでは、混成集積回路装置10の両端部付近に設けたビス42により回路基板18を押圧して、混成集積回路装置10の形状を平坦に矯正することで、混成集積回路装置10の裏面とヒートシンク44の上面に密着させている。
図8(B)を参照して、上記のようにビス42の押圧力により回路基板18の湾曲を平坦に矯正する必要があるので、ビス42が回路基板18に加える押圧力は非常に大きい。このことから、ビス42に押圧される部分の絶縁層20にはクラックが発生する場合がある。本実施の形態では、ビス42に押圧される領域を囲むように除去領域32を設けているので、この除去領域32によりクラックの延伸が防止される。結果的に、回路素子が配置される領域まではクラックが延在せず、ショートが防止される。
更に本工程では、金属材料である回路基板18に対してビス42の押圧力を加えているので、長時間が経過しても回路基板18が変形することは殆ど無く、ビス42による押圧力が変化しない。従って、長期間に渡り、回路基板18の下面をヒートシンク44の上面に当接した状態に維持できる。
また、上記の説明では、ケース材を用いた封止構造が示されたが、封止構造としてはトランスファーモールドにより形成される封止樹脂16でも良い。図9に示す混成集積回路装置10Aでは、回路基板の上面および側面が、モールド金型を使用したトランスファーモールドにより形成された封止樹脂16により被覆されている。そして、封止樹脂16の側面からリード14が外部に導出している。また、貫通孔34付近の回路基板の上面は、封止樹脂16により被覆されない露出領域48と成っている。他の構成は、図1等に示した構成の混成集積回路装置10と同様である。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の回路装置を示す斜視図である。 従来の混成集積回路装置を示す図であり、(A)は断面図であり、(B)は斜視図である。
符号の説明
10、10A 混成集積回路装置
12 ケース材
12A 第1側壁部
12B 第2側壁部
12C 第3側壁部
12D 第4側壁部
12E 内部側壁部
12F 内部側壁部
14 リード
16 封止樹脂
18 回路基板
20 絶縁層
22 導電パターン
24 半導体素子
26 チップ素子
30 露出領域
32 除去領域
34 貫通孔
38 金属細線
40 ノズル
42 ビス
42A 頭部
42B 柱部
44 ヒートシンク
46 孔部
48 露出領域

Claims (4)

  1. 金属から成る回路基板と、
    前記回路基板の上面を被覆するとともにフィラーが充填された樹脂から成る絶縁層と、
    前記絶縁層の上面に形成された導電パターンおよび回路素子から成る混成集積回路と、
    前記混成集積回路が封止されるように前記回路基板の少なくとも上面を被覆する封止部材と、
    前記封止部材により被覆されない露出領域の前記回路基板を部分的に開口して設けられた貫通孔と、を備え、
    回路装置の固定に用いられる押圧手段が押圧する領域よりも外側であって、且つ前記貫通孔の周辺部に位置する前記絶縁層を部分的に除去した除去領域を設けることを特徴とする回路装置。
  2. 前記貫通孔を取り囲むように環状に前記絶縁層を除去することを特徴とする請求項1記載の回路装置。
  3. 前記露出領域に対応する領域の前記絶縁層を全て除去し、
    前記露出領域には前記回路基板を構成する金属材料が露出することを特徴とする請求項1に記載の回路装置。
  4. 金属から成る回路基板と、
    前記回路基板の上面を被覆するとともにフィラーが充填された樹脂から成る絶縁層と、
    前記絶縁層の上面に形成された導電パターンおよび回路素子から成る混成集積回路と、
    前記混成集積回路が封止されるように前記回路基板の少なくとも上面を被覆する封止部材と、
    前記封止部材により被覆されない露出領域の前記回路基板を部分的に開口して設けられた貫通孔と、を備え、
    回路装置の固定に用いられる押圧手段が押圧する領域であって、且つ前記露出領域の前記貫通孔を囲む領域に環状に前記導電パターンを配置することを特徴とする回路装置。
JP2008195782A 2008-07-30 2008-07-30 回路装置 Active JP5285347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008195782A JP5285347B2 (ja) 2008-07-30 2008-07-30 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195782A JP5285347B2 (ja) 2008-07-30 2008-07-30 回路装置

Publications (2)

Publication Number Publication Date
JP2010034346A JP2010034346A (ja) 2010-02-12
JP5285347B2 true JP5285347B2 (ja) 2013-09-11

Family

ID=41738472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195782A Active JP5285347B2 (ja) 2008-07-30 2008-07-30 回路装置

Country Status (1)

Country Link
JP (1) JP5285347B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077378B1 (ko) * 2010-06-23 2011-10-26 삼성전기주식회사 방열기판 및 그 제조방법
JP2016503969A (ja) * 2013-01-16 2016-02-08 シーメンス リサーチ センター リミテッド ライアビリティ カンパニーSiemens Research Center Limited Liability Company チップパッケージアッセンブリ
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
JP2018157201A (ja) * 2017-03-16 2018-10-04 三菱マテリアル株式会社 抵抗装置、及び、抵抗装置の製造方法
JP6827402B2 (ja) * 2017-11-17 2021-02-10 三菱電機株式会社 半導体装置
JP2018133598A (ja) * 2018-06-05 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138368U (ja) * 1982-03-13 1983-09-17 株式会社フジクラ ほうろう基板
JPS58153472U (ja) * 1982-04-06 1983-10-14 株式会社フジクラ ほうろう基板
JPS6288347A (ja) * 1985-10-15 1987-04-22 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JPS62263685A (ja) * 1986-05-12 1987-11-16 沖電気工業株式会社 プリント配線基板
JPH0277148A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置
JPH04129287A (ja) * 1990-09-20 1992-04-30 Fujikura Ltd ネジ止め部を有するホウロウ基板
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JP3754197B2 (ja) * 1997-12-22 2006-03-08 三洋電機株式会社 混成集積回路装置
JP3142746U (ja) * 2008-04-08 2008-06-26 岡谷電機産業株式会社 半導体実装基板

Also Published As

Publication number Publication date
JP2010034346A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
US9287231B2 (en) Package structure with direct bond copper substrate
US8203848B2 (en) Circuit device and method of manufacturing the same
JP6266168B2 (ja) 半導体装置
US7957158B2 (en) Circuit device
US8223496B2 (en) Arc discharge device
JP5930070B2 (ja) 半導体装置
JP5285347B2 (ja) 回路装置
JP5096094B2 (ja) 回路装置
US10461024B2 (en) Semiconductor device
TWI614849B (zh) 封裝結構
WO2016166835A1 (ja) 半導体装置
JP2005191071A (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
US9161479B2 (en) Power module package and method for manufacturing the same
JP2007036013A (ja) 回路装置およびその製造方法
JP5341339B2 (ja) 回路装置
JP7170614B2 (ja) 半導体装置
JP5536975B2 (ja) 回路装置およびその製造方法
JP6472568B2 (ja) 半導体装置の製造方法
JP2008187144A (ja) 回路装置およびその製造方法
JP2010010569A (ja) 回路装置およびその製造方法
JP2010010568A (ja) 回路装置
JP2007096083A (ja) 混成集積回路装置
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2012178404A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

R150 Certificate of patent or registration of utility model

Ref document number: 5285347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250