JP6827402B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6827402B2 JP6827402B2 JP2017221442A JP2017221442A JP6827402B2 JP 6827402 B2 JP6827402 B2 JP 6827402B2 JP 2017221442 A JP2017221442 A JP 2017221442A JP 2017221442 A JP2017221442 A JP 2017221442A JP 6827402 B2 JP6827402 B2 JP 6827402B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor device
- configuration
- base plate
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 80
- 239000002184 metal Substances 0.000 claims description 80
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 239000007767 bonding agent Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 239000004332 silver Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 239000011230 binding agent Substances 0.000 claims 1
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 238000007789 sealing Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
- H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Dispersion Chemistry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、ケースに接合されるベース板を備える半導体装置に関する。
パワーモジュールの生産性向上および信頼性向上のため、ダイレクトポッティング封止技術が普及しつつある。ダイレクトポッティング封止技術は、封止樹脂をケースに注入する技術である。当該封止樹脂は、例えば、フィラーが分散して存在するエポキシ樹脂である。
特許文献１には、上記の封止技術を利用した構成（以下、「関連構成Ａ」ともいう）が開示されている。具体的には、関連構成Ａでは、絶縁基板に、凸形状の反りを安定的に形成するための構成が開示されている。
上記の封止技術を利用した半導体装置では、高温環境においても、ケースがベース板にしっかり固定される必要がある。ベース板は金属板を含む。また、金属板上には、樹脂で構成された絶縁層が形成されている。ケースが、ベース板にしっかり固定されるためには、ケースが、接合剤を介して、ベース板の金属板に接合していることが要求される。関連構成Ａは、この要求を満たしていない。
本発明は、このような問題を解決するためになされたものであり、ケースが、接合剤を介して、ベース板の金属板に接合している半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、接合剤を介して、ケースに接合されるベース板を備え、前記ベース板は、放熱性を有する放熱金属板と、樹脂で構成された樹脂絶縁層とを含み、前記樹脂絶縁層は、前記放熱金属板上に形成されており、前記樹脂絶縁層には、前記放熱金属板の一部を露出させる切りかきが設けられており、前記ケースは、前記接合剤を介して、前記切りかきにより露出している、前記放熱金属板の一部である露出部と接合しており、前記露出部は、平面視において前記ケースに覆われている溝であり、前記溝のうち、当該溝の開口部に近い部分程、当該部分の幅が狭くなるように、当該溝の一部は構成されている。
本発明によれば、前記ベース板は、放熱金属板と、樹脂絶縁層とを含む。前記樹脂絶縁層は、前記放熱金属板上に形成されている。前記樹脂絶縁層には、前記放熱金属板の一部を露出させる切りかきが設けられている。前記ケースは、前記接合剤を介して、前記放熱金属板の一部である露出部と接合している。これにより、ケースが、接合剤を介して、ベース板の金属板に接合している半導体装置を提供することができる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、発電、送電等の分野、効率的なエネルギーの利用および再生等の様々な場面で利用される。
図１は、本発明の実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、発電、送電等の分野、効率的なエネルギーの利用および再生等の様々な場面で利用される。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図１を参照して、半導体装置１００は、ベース板１０と、ケースＣｓ１と、複数の半導体素子Ｓ１とを備える。
平面視（ＸＹ面）におけるベース板１０の形状は、矩形である。ベース板１０は、放熱金属板１１と、樹脂絶縁層１２と、金属回路板１３とを含む。放熱金属板１１は、放熱性を有する金属板である。平面視（ＸＹ面）における放熱金属板１１の形状は、矩形である。放熱金属板１１は、高い熱伝導率を有する材料で構成される。具体的には、放熱金属板１１は、アルミニウム、銀および銅のいずれかから構成される。なお、放熱金属板１１は、合金で構成されてもよい。具体的には、放熱金属板１１は、材料としてのアルミニウム、銀および銅のうちの少なくとも２つの当該材料からなる合金で構成されてもよい。放熱金属板１１は、例えば、アルミニウムおよび銀の合金で構成されてもよい。
樹脂絶縁層１２は、絶縁性を有する。樹脂絶縁層１２は、樹脂で構成される。樹脂絶縁層１２は、放熱金属板１１上に形成されている。
金属回路板１３は、樹脂絶縁層１２上に形成されている。なお、金属回路板１３は、平面視（ＸＹ面）において、樹脂絶縁層１２の中央部に形成されている。すなわち、平面視（ＸＹ面）において、樹脂絶縁層１２の周縁部の上方には、金属回路板１３は存在しない。
金属回路板１３は、アルミニウム、銀および銅のいずれかから構成される。なお、金属回路板１３は、合金で構成されてもよい。具体的には、金属回路板１３は、材料としてのアルミニウム、銀および銅のうちの少なくとも２つの当該材料からなる合金で構成されてもよい。
なお、図１では、金属回路板１３の構成が簡略化して示されている。具体的には、図１では、エッチングされていない金属回路板１３が示されている。実際には、樹脂絶縁層１２上には、エッチングにより、回路パターンが形成された金属回路板１３が存在する。
ベース板１０には、接合剤７を介して、半導体チップとしての複数の半導体素子Ｓ１が設けられている。なお、図１では、２つの半導体素子Ｓ１が示されているが、ベース板１０に設けられる半導体素子Ｓ１の数は、２に限定されず、１または３以上であってもよい。
半導体素子Ｓ１は、ワイドバンドギャップ材料を用いて形成されている。当該ワイドバンドギャップ材料は、例えば、ＳｉＣ、ＧａＮ等である。半導体素子Ｓ１は、例えば、ＧＴＯ（Gate Turn Off Thyristor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子である。
ケースＣｓ１の形状は、例えば、筒状である。平面視（ＸＹ面）におけるケースＣｓ１の形状は、閉ループ状である。ケースＣｓ１は、例えば、樹脂で構成される。
なお、図１では、ケースＣｓ１およびベース板１０の接合構成が簡略化して示されている。そのため、図１では、後述の接合剤５、および、後述の切りかきＶ１は示されていない。図２は、実施の形態１における、ケースＣｓ１およびベース板１０の接合構成を主に示す拡大図である。
図１および図２を参照して、ベース板１０は、接合剤５を介して、ケースＣｓ１に接合される。ベース板１０に接合されたケースＣｓ１は、各半導体素子Ｓ１、金属回路板１３等を囲む。また、ケースＣｓ１の内部には、封止樹脂８が充填されている。封止樹脂８は、例えば、エポキシ樹脂である。また、ケースＣｓ１には、端子電極Ｅ１が設けられている。端子電極Ｅ１は、ワイヤＷ１を介して、半導体素子Ｓ１に電気的に接続される。
樹脂絶縁層１２には、放熱金属板１１の一部を、ベース板１０（樹脂絶縁層１２）の外部に露出させる切りかきＶ１が設けられている。以下においては、切りかきＶ１により、ベース板１０（樹脂絶縁層１２）の外部に露出している、放熱金属板１１の一部を、「露出部１１ｘ」ともいう。本実施の形態の露出部１１ｘは、溝である。
図２のように、ケースＣｓ１は、接合剤５を介して、露出部１１ｘと接合している。接合剤５は、粘着性を有する。接合剤５は、応力による耐量を確保するための材料で構成される。接合剤５は、例えば、エポキシ系の材料で構成される。接合剤５の一部は、露出部１１ｘの内部に充填される。
以上説明したように、本実施の形態によれば、ベース板１０は、放熱金属板１１と、樹脂絶縁層１２とを含む。樹脂絶縁層１２は、放熱金属板１１上に形成されている。樹脂絶縁層１２には、放熱金属板１１の一部を露出させる切りかきＶ１が設けられている。ケースＣｓ１は、接合剤５を介して、放熱金属板１１の一部である露出部１１ｘと接合している。
これにより、ケースが、接合剤を介して、ベース板の金属板に接合している半導体装置を提供することができる。
また、本実施の形態では、放熱金属板１１の一部が、ベース板１０の外部に露出している。そのため、接合剤５を利用することにより、ベース板１０（放熱金属板１１の一部）と、ケースＣｓ１との密着性を向上させることができる。これにより、高信頼性を確保することができる。
また、放熱金属板１１は、アルミニウム、銀および銅のいずれかから構成される。なお、放熱金属板１１は、材料としてのアルミニウム、銀および銅のうちの少なくとも２つの当該材料からなる合金で構成されてもよい。
また、金属回路板１３は、アルミニウム、銀および銅のいずれかから構成される。なお、金属回路板１３は、材料としてのアルミニウム、銀および銅のうちの少なくとも２つの当該材料からなる合金で構成されてもよい。
上記のように、放熱金属板１１および金属回路板１３の各々は、高熱伝導な金属材料で構成される。これにより、放熱金属板１１および金属回路板１３の各々の熱抵抗を、さらに低下させることができる。
また、半導体素子Ｓ１は、ワイドバンドギャップ材料を用いて形成されている。これにより、半導体素子Ｓ１を、高速スイッチング素子として使用する場合においても、半導体装置１００の信頼性を確保することができる。また、当該半導体素子Ｓ１を有する半導体装置１００は、高温環境に対応する冷却構造を有する。
ここで、本実施の形態の比較の対象となる比較例について説明する。図８は、比較例における、ケースＣｓ１およびベース板１０の接合構成を示す拡大図である。
比較例では、ケースＣｓ１は、接合剤５を介して、ベース板１０の樹脂絶縁層１２に接合される。高温環境では、樹脂絶縁層１２と放熱金属板１１との接合力が低下する。そのため、比較例の構成では、高温環境において、ケースＣｓ１はベース板にしっかり固定されないという問題がある。
そこで、本実施の形態の半導体装置１００は、上記のような構成を有する。そのため、本実施の形態の半導体装置１００は、比較例における上記の問題を解決することができる。
なお、半導体分野において、ＬＳＩ（Large Scale Integration）の集積化および高速化が進むことに加え、ＧＴＯ、ＩＧＢＴ等のパワーデバイスの用途が拡大している。そのため、シリコンチップの発熱量が増加しつつある。
そして、半導体装置が、電気鉄道、電気自動車などの、長期的に信頼性が要求される分野に採用されてきている。これに伴い、シリコンチップが搭載された回路基板、当該回路基板が搭載された半導体装置等の更なる高温化に対する対策が重要となってきている。
なお、封止技術を利用した従来の半導体装置では、高温環境において、ベース板とケースとの接合部に過大な応力が発生しやすい。そのため、従来の半導体装置では、ベース板とケースとの接合部に使用する材料変更等を行う必要があり、工数が増加する。これにより、ベース板とケースとの接合部の信頼性の向上を、安価に達成できないという問題がある。
そこで、ベース板とケースとの接合部の信頼性を向上させることが必要である。なお、本実施の形態の半導体装置１００は、上記のような構成を有する。そのため、材料変更等を行う必要がなく、すなわち、簡易な工程で、ベース板１０（放熱金属板１１の一部）と、ケースＣｓ１との密着性を向上させることができる。
＜変形例１＞
以下においては、実施の形態１の構成を、「構成Ｃｔ１」ともいう。また、以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、露出部１１ｘの形状に特徴を有する構成である。構成Ｃｔｍ１は、構成Ｃｔ１（実施の形態１）に適用される。
以下においては、実施の形態１の構成を、「構成Ｃｔ１」ともいう。また、以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、露出部１１ｘの形状に特徴を有する構成である。構成Ｃｔｍ１は、構成Ｃｔ１（実施の形態１）に適用される。
図３は、変形例１に係る構成Ｃｔｍ１を説明するための図である。図３を参照して、露出部１１ｘ（溝）の断面の形状は、丸状である。構成Ｃｔｍ１では、接合剤５が、露出部１１ｘの内部に充填される。
以上説明したように、本変形例によれば、露出部１１ｘ（溝）の断面の形状は、丸状である。また、接合剤５が、露出部１１ｘの内部に充填される。そのため、アンカー効果を向上させることができる。これにより、ベース板１０（放熱金属板１１の一部）と、ケースＣｓ１との密着性をさらに向上させることができる。また、構成Ｃｔｍ１における露出部１１ｘ（溝）は、金属回路板のエッチング工程において、形成することができる。すなわち、露出部１１ｘ（溝）を形成するための工程を別途設ける必要がないため、安価に、露出部１１ｘを形成することができる。
＜変形例２＞
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２は、露出部１１ｘが設けられる位置に特徴を有する構成である。構成Ｃｔｍ２は、構成Ｃｔ１（実施の形態１）に適用される。
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２は、露出部１１ｘが設けられる位置に特徴を有する構成である。構成Ｃｔｍ２は、構成Ｃｔ１（実施の形態１）に適用される。
図４は、変形例２に係る構成Ｃｔｍ２を説明するための図である。図５は、変形例２に係る構成Ｃｔｍ２が適用されたベース板１０の平面図である。図４および図５を参照して、構成Ｃｔｍ２では、露出部１１ｘは、放熱金属板１１（ベース板１０）の周縁部に存在する。具体的には、平面視（ＸＹ面）において、露出部１１ｘは、放熱金属板１１（ベース板１０）の周縁部全体に存在する。
以上説明したように、本変形例によれば、放熱金属板１１の露出面積が大きい。そのため、ベース板１０（放熱金属板１１の一部）と、ケースＣｓ１との密着性をさらに向上させることができる。
＜変形例３＞
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３は、露出部１１ｘが設けられる位置に特徴を有する構成である。構成Ｃｔｍ３は、構成Ｃｔ１（実施の形態１）および構成Ｃｔｍ１（変形例１）の全てまたは一部に適用される。
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３は、露出部１１ｘが設けられる位置に特徴を有する構成である。構成Ｃｔｍ３は、構成Ｃｔ１（実施の形態１）および構成Ｃｔｍ１（変形例１）の全てまたは一部に適用される。
図６は、変形例３に係る構成Ｃｔｍ３を説明するための図である。図６を参照して、構成Ｃｔｍ３では、露出部１１ｘは、放熱金属板１１の４つの角部にわたって存在する。
具体的には、構成Ｃｔｍ３において、放熱金属板１１は、４つの露出部１１ｘを有する。当該４つの露出部１１ｘは、放熱金属板１１の周縁部に存在する。４つの露出部１１ｘは、Ｘ軸方向に延在する２つの露出部１１ｘと、Ｙ軸方向に延在する２つの露出部１１ｘとを含む。Ｘ軸方向に延在する各露出部１１ｘと、Ｙ軸方向に延在する各露出部１１ｘとは、放熱金属板１１の４つの角部のいずれかにおいて交差する。
以上説明したように、本変形例によれば、ベース板１０の周縁部全体の密着性を確保しながら、製造コストを安価にすることができる。
＜変形例４＞
以下においては、本変形例の構成を「構成Ｃｔｍ４」ともいう。構成Ｃｔｍ４は、放熱金属板１１が複数の露出部を有する構成である。構成Ｃｔｍ４は、構成Ｃｔ１、構成Ｃｔｍ１および構成Ｃｔｍ２の全てまたは一部に適用される。
以下においては、本変形例の構成を「構成Ｃｔｍ４」ともいう。構成Ｃｔｍ４は、放熱金属板１１が複数の露出部を有する構成である。構成Ｃｔｍ４は、構成Ｃｔ１、構成Ｃｔｍ１および構成Ｃｔｍ２の全てまたは一部に適用される。
一例として、構成Ｃｔｍ４が適用された構成Ｃｔ１（以下、「構成Ｃｔ１ｍ４」ともいう）を、以下に示す。構成Ｃｔ１ｍ４は、図２の構成に、構成Ｃｔｍ４が適用された構成である。
図７は、変形例４に係る構成Ｃｔ１ｍ４を説明するための図である。図７を参照して、構成Ｃｔ１ｍ４では、放熱金属板１１は、複数の露出部１１ｘを有する。複数の露出部１１ｘは、放熱金属板１１（ベース板１０）の周縁部に存在する。平面視（ＸＹ面）において、複数の露出部１１ｘは、間隔をあけて設けられている。また、平面視（ＸＹ面）において、複数の露出部１１ｘは、矩形状に設けられる。
複数の露出部１１ｘは、ベース板１０とケースＣｓ１との密着性が必要な箇所のみに配置される。これにより、チップの実装面積を最大限に確保することが可能となる。
なお、構成Ｃｔｍ４が適用された構成Ｃｔｍ１（以下、「構成Ｃｔｍ１４」ともいう）は、以下の構成である。構成Ｃｔｍ１４では、図７の各露出部１１ｘ（溝）の断面の形状が、図３のように、丸状である。
なお、本発明は、その発明の範囲内において、実施の形態、各変形例を自由に組み合わせたり、実施の形態、各変形例を適宜、変形、省略することが可能である。
５，７ 接合剤、１０ ベース板、１１ 放熱金属板、１１ｘ 露出部、１２ 樹脂絶縁層、１３ 金属回路板、１００ 半導体装置、Ｃｓ１ ケース、Ｖ１ 切りかき、Ｓ１ 半導体素子。
Claims (9)
- 接合剤を介して、ケースに接合されるベース板を備え、
前記ベース板は、
放熱性を有する放熱金属板と、
樹脂で構成された樹脂絶縁層とを含み、
前記樹脂絶縁層は、前記放熱金属板上に形成されており、
前記樹脂絶縁層には、前記放熱金属板の一部を露出させる切りかきが設けられており、
前記ケースは、前記接合剤を介して、前記切りかきにより露出している、前記放熱金属板の一部である露出部と接合しており、
前記露出部は、平面視において前記ケースに覆われている溝であり、
前記溝のうち、当該溝の開口部に近い部分程、当該部分の幅が狭くなるように、当該溝の一部は構成されている
半導体装置。 - 前記溝の深さ方向に沿った、前記溝の断面の形状は、丸状である
請求項１に記載の半導体装置。 - 前記露出部は、前記放熱金属板の４つの角部にわたって存在する
請求項１または２に記載の半導体装置。 - 前記放熱金属板は、複数の前記露出部を有し、
前記複数の露出部は、間隔をあけて設けられている
請求項１または２に記載の半導体装置。 - 前記放熱金属板は、アルミニウム、銀および銅のいずれかから構成される
請求項１から４のいずれか１項に記載の半導体装置。 - 前記放熱金属板は、材料としてのアルミニウム、銀および銅のうちの少なくとも２つの当該材料からなる合金で構成される
請求項１から４のいずれか１項に記載の半導体装置。 - 前記樹脂絶縁層上には、金属回路板が形成されており、
前記金属回路板は、アルミニウム、銀および銅のいずれかから構成される
請求項１から６のいずれか１項に記載の半導体装置。 - 前記樹脂絶縁層上には、金属回路板が形成されており、
前記金属回路板は、材料としてのアルミニウム、銀および銅のうちの少なくとも２つの当該材料からなる合金で構成される
請求項１から６のいずれか１項に記載の半導体装置。 - 前記ベース板には、半導体素子が設けられており、
前記半導体素子は、ワイドバンドギャップ材料を用いて形成されている
請求項１から８のいずれか１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017221442A JP6827402B2 (ja) | 2017-11-17 | 2017-11-17 | 半導体装置 |
| US16/115,463 US10643922B2 (en) | 2017-11-17 | 2018-08-28 | Semiconductor device |
| DE102018217420.2A DE102018217420B4 (de) | 2017-11-17 | 2018-10-11 | Halbleitervorrichtung |
| CN201811341442.7A CN109801882A (zh) | 2017-11-17 | 2018-11-12 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017221442A JP6827402B2 (ja) | 2017-11-17 | 2017-11-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019091864A JP2019091864A (ja) | 2019-06-13 |
| JP6827402B2 true JP6827402B2 (ja) | 2021-02-10 |
Family
ID=66336421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017221442A Active JP6827402B2 (ja) | 2017-11-17 | 2017-11-17 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10643922B2 (ja) |
| JP (1) | JP6827402B2 (ja) |
| CN (1) | CN109801882A (ja) |
| DE (1) | DE102018217420B4 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55122359U (ja) * | 1979-02-20 | 1980-08-30 | ||
| JPH04199548A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11307658A (ja) * | 1998-04-22 | 1999-11-05 | Fuji Electric Co Ltd | 半導体装置のパッケージ |
| JP2000323593A (ja) * | 1999-05-06 | 2000-11-24 | Yazaki Corp | 半導体装置 |
| JP2004103846A (ja) * | 2002-09-10 | 2004-04-02 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP4137840B2 (ja) * | 2004-05-10 | 2008-08-20 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2009130168A (ja) * | 2007-11-26 | 2009-06-11 | Nissan Motor Co Ltd | 半導体装置および半導体装置の絶縁方法 |
| JP5285347B2 (ja) * | 2008-07-30 | 2013-09-11 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| JP6356550B2 (ja) * | 2014-09-10 | 2018-07-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP6435794B2 (ja) * | 2014-11-12 | 2018-12-12 | 富士電機株式会社 | 半導体装置 |
-
2017
- 2017-11-17 JP JP2017221442A patent/JP6827402B2/ja active Active
-
2018
- 2018-08-28 US US16/115,463 patent/US10643922B2/en active Active
- 2018-10-11 DE DE102018217420.2A patent/DE102018217420B4/de active Active
- 2018-11-12 CN CN201811341442.7A patent/CN109801882A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019091864A (ja) | 2019-06-13 |
| US10643922B2 (en) | 2020-05-05 |
| DE102018217420A1 (de) | 2019-05-23 |
| US20190157182A1 (en) | 2019-05-23 |
| DE102018217420B4 (de) | 2023-10-26 |
| CN109801882A (zh) | 2019-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6147256B2 (ja) | 電力用半導体モジュール | |
| CN108735692B (zh) | 半导体装置 | |
| JP6786416B2 (ja) | 半導体装置 | |
| WO2017217369A1 (ja) | 電力用半導体装置 | |
| JP5965687B2 (ja) | パワー半導体モジュール | |
| JP7040032B2 (ja) | 半導体装置 | |
| JP4645406B2 (ja) | 半導体装置 | |
| US20130328200A1 (en) | Direct bonded copper substrate and power semiconductor module | |
| JP2016207910A (ja) | 半導体装置 | |
| US20170084521A1 (en) | Semiconductor package structure | |
| JP2017123360A (ja) | 半導体モジュール | |
| CN112992815A (zh) | 带有扩展散热器的半导体封装 | |
| JP6827402B2 (ja) | 半導体装置 | |
| JP5840102B2 (ja) | 電力用半導体装置 | |
| JP2012074425A (ja) | パワーモジュール | |
| WO2022033547A1 (en) | Double side cooling power package | |
| JP2018073923A (ja) | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 | |
| WO2014181638A1 (ja) | 半導体装置の製造方法 | |
| KR101897304B1 (ko) | 파워 모듈 | |
| JP7005469B2 (ja) | 半導体装置 | |
| JP6887476B2 (ja) | 半導体パワーモジュール | |
| JP7178978B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7147187B2 (ja) | 半導体装置 | |
| JP2022191879A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6827402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |