JPH098181A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH098181A JPH098181A JP7153580A JP15358095A JPH098181A JP H098181 A JPH098181 A JP H098181A JP 7153580 A JP7153580 A JP 7153580A JP 15358095 A JP15358095 A JP 15358095A JP H098181 A JPH098181 A JP H098181A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- chip
- protective film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 耐湿信頼性に優れた半導体装置を提供する。
【構成】 カルボジイミド単位を分子内に有する樹脂成
分を半導体素子の保護膜として用いて半導体装置とす
る。保護膜は半導体素子の表面または表面およびその近
傍に設けることが好ましい。パッケージタイプとしては
樹脂封止型やチップオンボード型、チップサイズパッケ
ージ型などが好ましい。
分を半導体素子の保護膜として用いて半導体装置とす
る。保護膜は半導体素子の表面または表面およびその近
傍に設けることが好ましい。パッケージタイプとしては
樹脂封止型やチップオンボード型、チップサイズパッケ
ージ型などが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
である。
である。
【０００２】
【従来の技術】半導体装置を外部から電気的、機械的ま
たは化学的に保護することを目的として、半導体素子の
表面をポリイミド系樹脂やシリコーン系樹脂にて被覆保
護する方法が一般的に知られている。
たは化学的に保護することを目的として、半導体素子の
表面をポリイミド系樹脂やシリコーン系樹脂にて被覆保
護する方法が一般的に知られている。
【０００３】このように保護膜を形成することによっ
て、半導体素子をエポキシ樹脂などで封止した場合に、
樹脂中から半導体素子への吸湿や不純物イオンの移行を
防止することができ、また、樹脂封止したときに生じる
半導体素子表面への応力集中に起因するアルミニウム配
線スライドやパッシベーションクラックも防止すること
ができる。
て、半導体素子をエポキシ樹脂などで封止した場合に、
樹脂中から半導体素子への吸湿や不純物イオンの移行を
防止することができ、また、樹脂封止したときに生じる
半導体素子表面への応力集中に起因するアルミニウム配
線スライドやパッシベーションクラックも防止すること
ができる。
【０００４】また、近年の電子機器の薄型化や小型軽量
化が進むにつれて、半導体装置にもパッケージ形態の軽
薄短小化が要求されている。特に、ＩＣカードやノート
型パソコンなどの小型化が進み、パッケージ形態として
はマイクロボールグリッドアレイ（μ−ＢＧＡ）や薄型
スモールアウトラインパッケージ（ＴＳＯＰ）、チップ
サイズパッケージ（ＣＳＰ）などの薄型半導体装置が増
加する傾向にある。
化が進むにつれて、半導体装置にもパッケージ形態の軽
薄短小化が要求されている。特に、ＩＣカードやノート
型パソコンなどの小型化が進み、パッケージ形態として
はマイクロボールグリッドアレイ（μ−ＢＧＡ）や薄型
スモールアウトラインパッケージ（ＴＳＯＰ）、チップ
サイズパッケージ（ＣＳＰ）などの薄型半導体装置が増
加する傾向にある。
【０００５】これらのうち、回路基板にチップを直付け
するＣＯＢ（チップオンボード）やＣＯＧ（チップオン
ガラス）、ＣＳＰは、フレキシブル印刷配線基板にチッ
プを直付けできる点から有望な薄型化実装方式である。
チップと基板の電気的接続は金線でボンディングする方
法が一般的であるが、チップ表面が露出していると、湿
度や熱、異物付着などで故障が発生するために、通常は
エポキシ系樹脂やシリコーン系樹脂などで半導体素子の
表面を被覆し、半導体装置を外部から電気的、機械的ま
たは化学的に保護する方法が採用されている。
するＣＯＢ（チップオンボード）やＣＯＧ（チップオン
ガラス）、ＣＳＰは、フレキシブル印刷配線基板にチッ
プを直付けできる点から有望な薄型化実装方式である。
チップと基板の電気的接続は金線でボンディングする方
法が一般的であるが、チップ表面が露出していると、湿
度や熱、異物付着などで故障が発生するために、通常は
エポキシ系樹脂やシリコーン系樹脂などで半導体素子の
表面を被覆し、半導体装置を外部から電気的、機械的ま
たは化学的に保護する方法が採用されている。
【０００６】しかしながら、ポリイミド系樹脂やエポキ
シ系樹脂は通常、１〜３重量％程度の吸水率を示し、シ
リコーン系樹脂も透湿性が高いという欠点を有している
ので、これらの樹脂は保護膜として半導体装置に使用し
た場合に耐湿信頼性の点で最良の材料とは云えないもの
である。
シ系樹脂は通常、１〜３重量％程度の吸水率を示し、シ
リコーン系樹脂も透湿性が高いという欠点を有している
ので、これらの樹脂は保護膜として半導体装置に使用し
た場合に耐湿信頼性の点で最良の材料とは云えないもの
である。
【０００７】一方、耐湿信頼性を向上させるためにフッ
素系樹脂の保護膜を半導体素子の表面に形成した半導体
装置が特開昭５４−１４２０６７号公報、特開昭５５−
１６６９４２号公報、特開昭５６−４２５６号公報およ
び特開平１−１２８５５２号公報に提案されている。
素系樹脂の保護膜を半導体素子の表面に形成した半導体
装置が特開昭５４−１４２０６７号公報、特開昭５５−
１６６９４２号公報、特開昭５６−４２５６号公報およ
び特開平１−１２８５５２号公報に提案されている。
【０００８】特開昭５４−１４２０６７号公報には半導
体素子表面にフッ素系樹脂層を加熱圧着によって形成
し、そののちフォトレジストしたボンディングパッド部
に酸素プラズマを照射してエッチング開口処理を施した
半導体装置が開示されている。このようにして得られる
半導体装置はフッ素系樹脂が有する耐酸性、耐アルカリ
性、耐湿耐水性によって腐食防止効果を有するものであ
る。しかし、該公報に開示されているフッ素系樹脂はフ
ッ化エチレン−ヘキサフルオロプロピレン共重合体（Ｆ
ＥＰ）であり、この共重合体は融点が２５０〜２７０℃
と高温であるために、加熱処理しても表面段差のある半
導体素子表面に気泡を発生させずに保護膜を完全に密着
形成させることは困難である。
体素子表面にフッ素系樹脂層を加熱圧着によって形成
し、そののちフォトレジストしたボンディングパッド部
に酸素プラズマを照射してエッチング開口処理を施した
半導体装置が開示されている。このようにして得られる
半導体装置はフッ素系樹脂が有する耐酸性、耐アルカリ
性、耐湿耐水性によって腐食防止効果を有するものであ
る。しかし、該公報に開示されているフッ素系樹脂はフ
ッ化エチレン−ヘキサフルオロプロピレン共重合体（Ｆ
ＥＰ）であり、この共重合体は融点が２５０〜２７０℃
と高温であるために、加熱処理しても表面段差のある半
導体素子表面に気泡を発生させずに保護膜を完全に密着
形成させることは困難である。
【０００９】また、特開昭５５−１６６９４２号公報に
はポリイミド系樹脂の保護膜を有する半導体素子の表面
の一部または全部を、フッ素系樹脂にて被覆した半導体
装置が開示されている。ここで用いられるフッ素系樹脂
としては、４フッ化エチレン樹脂、４フッ化エチレン−
エチレン共重合体、４フッ化エチレン−パーフルオロア
ルキルビニルエーテルなどの水性ディスパージョンの状
態にて用いられ、水分やストレスによるダメージから半
導体素子を保護して信頼性を向上させようとするもので
ある。しかし、フッ素系樹脂の水性ディスパージョンは
懸濁粒子の比重が大きいために経時的に粒子の沈降現象
が生じ、使用に再分散させる必要があり作業性に劣るも
のである。また、水性ディスパージョンを用いているた
めに乾燥が不充分であると耐湿信頼性に劣る恐れがあ
る。
はポリイミド系樹脂の保護膜を有する半導体素子の表面
の一部または全部を、フッ素系樹脂にて被覆した半導体
装置が開示されている。ここで用いられるフッ素系樹脂
としては、４フッ化エチレン樹脂、４フッ化エチレン−
エチレン共重合体、４フッ化エチレン−パーフルオロア
ルキルビニルエーテルなどの水性ディスパージョンの状
態にて用いられ、水分やストレスによるダメージから半
導体素子を保護して信頼性を向上させようとするもので
ある。しかし、フッ素系樹脂の水性ディスパージョンは
懸濁粒子の比重が大きいために経時的に粒子の沈降現象
が生じ、使用に再分散させる必要があり作業性に劣るも
のである。また、水性ディスパージョンを用いているた
めに乾燥が不充分であると耐湿信頼性に劣る恐れがあ
る。
【００１０】一方、特開昭５６−４２５６号公報には耐
湿性の良好なフッ素系樹脂粉末をエポキシ系樹脂やポリ
イミド系樹脂に分散させて得られるペースト状ワニスを
保護膜として用いた半導体装置が開示されている。しか
し、フッ素系樹脂よりも耐湿性に劣るエポキシ系樹脂や
ポリイミド系樹脂をバインダー樹脂として用いているた
めに、フッ素系樹脂単独で保護膜を形成した半導体装置
に比べて耐湿信頼性は充分なものではない。
湿性の良好なフッ素系樹脂粉末をエポキシ系樹脂やポリ
イミド系樹脂に分散させて得られるペースト状ワニスを
保護膜として用いた半導体装置が開示されている。しか
し、フッ素系樹脂よりも耐湿性に劣るエポキシ系樹脂や
ポリイミド系樹脂をバインダー樹脂として用いているた
めに、フッ素系樹脂単独で保護膜を形成した半導体装置
に比べて耐湿信頼性は充分なものではない。
【００１１】また、特開平１−１２８５５２号公報には
フルオロオレフィンと、該オレフィンを共重合可能なエ
チレン性不飽和化合物との共重合体からなる溶剤可溶性
フッ素樹脂をインナーコート層に用いた半導体装置が開
示されている。しかし、開示されている共重合体には密
着性を持たせるために実質的には多価イソシアネートな
どの硬化剤による架橋が施されており、密着性は向上す
るが得られる皮膜が硬くなり、外部応力などによってワ
イヤー断線やチップクラックなどが生じやすい。
フルオロオレフィンと、該オレフィンを共重合可能なエ
チレン性不飽和化合物との共重合体からなる溶剤可溶性
フッ素樹脂をインナーコート層に用いた半導体装置が開
示されている。しかし、開示されている共重合体には密
着性を持たせるために実質的には多価イソシアネートな
どの硬化剤による架橋が施されており、密着性は向上す
るが得られる皮膜が硬くなり、外部応力などによってワ
イヤー断線やチップクラックなどが生じやすい。
【００１２】
【発明が解決しようとする課題】以上のように、吸水性
や透湿性が小さいフッ素系樹脂を半導体素子の保護膜と
して用いることによって、半導体装置の耐湿信頼性を向
上させることができるが、未だ充分に満足できる耐湿信
頼性を有する半導体装置を得るに至っていないのが実情
である。
や透湿性が小さいフッ素系樹脂を半導体素子の保護膜と
して用いることによって、半導体装置の耐湿信頼性を向
上させることができるが、未だ充分に満足できる耐湿信
頼性を有する半導体装置を得るに至っていないのが実情
である。
【００１３】従って、本発明は上記従来のものと比べ
て、さらに耐湿信頼性が向上した半導体装置を提供する
ことを目的とするものである。
て、さらに耐湿信頼性が向上した半導体装置を提供する
ことを目的とするものである。
【００１４】
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく鋭意検討を重ねた結果、カルボジイミド単
位を分子内に有する特定の樹脂成分を半導体装置の保護
膜として用いることによって、優れた耐湿信頼性を付与
できるを見い出し、本発明を完成させるに至った。
を達成すべく鋭意検討を重ねた結果、カルボジイミド単
位を分子内に有する特定の樹脂成分を半導体装置の保護
膜として用いることによって、優れた耐湿信頼性を付与
できるを見い出し、本発明を完成させるに至った。
【００１５】即ち、本発明の半導体装置は、半導体素子
の保護膜として、下記一般式にて示されるカルボジイミ
ド単位を分子内に含む樹脂成分を用いることを特徴とす
るものである。
の保護膜として、下記一般式にて示されるカルボジイミ
ド単位を分子内に含む樹脂成分を用いることを特徴とす
るものである。
【００１６】
【化２】
【００１７】本発明にて保護膜として用いられる樹脂成
分は、上記一般式にて示されるカルボジイミド単位を分
子内に有するもの、即ち、ポリカルボジイミド化合物で
ある。このようなポリカルボジイミド化合物を合成する
方法としては、公知の方法を用いることができ、例えば
T.W.Campbell et al.,J.Org.Chem.,28,2069(1963) 、L.
M.Alberino et al.,J.Appl.Polym.Sci.,12,1999(1977)
、特開平２−２９２３１６号公報、特開平４−２７５
３５９号公報などに記載されているように、有機溶媒中
にて有機ポリイソシアネートをカルボジイミド化触媒の
存在下で反応させることによって容易に合成することが
できる。
分は、上記一般式にて示されるカルボジイミド単位を分
子内に有するもの、即ち、ポリカルボジイミド化合物で
ある。このようなポリカルボジイミド化合物を合成する
方法としては、公知の方法を用いることができ、例えば
T.W.Campbell et al.,J.Org.Chem.,28,2069(1963) 、L.
M.Alberino et al.,J.Appl.Polym.Sci.,12,1999(1977)
、特開平２−２９２３１６号公報、特開平４−２７５
３５９号公報などに記載されているように、有機溶媒中
にて有機ポリイソシアネートをカルボジイミド化触媒の
存在下で反応させることによって容易に合成することが
できる。
【００１８】上記ポリカルボジイミド化合物の合成に用
いる有機ポリイソシアネートとしては、具体的には２，
４−トリレンジイソシアネート、２，６−トリレンジイ
ソシアネート、１−メトキシフェニル−２，４−ジイソ
シアネート、４，４’−ジフェニルメタンジイソシアネ
ート、３，３’−ジメトキシ−４，４’−ジフェニルメ
タンジイソシアネート、３，３’−ジメチル−４，４’
−ジフェニルメタンジイソシアネート、４，４’−ジフ
ェニルエーテルジイソシアネート、３，３’−ジメチル
−４，４’−ジフェニルエーテルジイソシアネート、ｏ
−トリレンジイソシアネートなどを用いることができ、
これらは一種もしくは二種以上を併用する（共重合体が
得られる）ことができる。
いる有機ポリイソシアネートとしては、具体的には２，
４−トリレンジイソシアネート、２，６−トリレンジイ
ソシアネート、１−メトキシフェニル−２，４−ジイソ
シアネート、４，４’−ジフェニルメタンジイソシアネ
ート、３，３’−ジメトキシ−４，４’−ジフェニルメ
タンジイソシアネート、３，３’−ジメチル−４，４’
−ジフェニルメタンジイソシアネート、４，４’−ジフ
ェニルエーテルジイソシアネート、３，３’−ジメチル
−４，４’−ジフェニルエーテルジイソシアネート、ｏ
−トリレンジイソシアネートなどを用いることができ、
これらは一種もしくは二種以上を併用する（共重合体が
得られる）ことができる。
【００１９】また、有機溶媒としては、具体的にはテト
ラクロロエチレン、１，２−ジクロロエタン、クロロホ
ルムなどのハロゲン化炭化水素類、アセトン、メチルエ
チルケトン、メチルイソブチルケトン、シクロヘキサノ
ンなどのケトン類、テトラヒドロフラン、ジオキサンな
どの環状エーテル類などを用いることができ、これらは
一種もしくは二種以上を併用することができる。
ラクロロエチレン、１，２−ジクロロエタン、クロロホ
ルムなどのハロゲン化炭化水素類、アセトン、メチルエ
チルケトン、メチルイソブチルケトン、シクロヘキサノ
ンなどのケトン類、テトラヒドロフラン、ジオキサンな
どの環状エーテル類などを用いることができ、これらは
一種もしくは二種以上を併用することができる。
【００２０】さらに、カルボジイミド化触媒としては、
具体的には、３−メチル−１−フェニルホスホレン−１
−オキシド、１−フェニル−２−ホスホレン−１−オキ
シド、１−エチル−２−ホスホレン−１−オキシド、１
−エチル−２−ホスホレン−１−オキシド、１−エチル
−２−ホスホレン−１−オキシド、あるいはこれらの３
−ホスホレン異性体などのホスホレンオキシドを用いる
ことができる。これらは一種もしくは二種以上を併用す
ることができる。
具体的には、３−メチル−１−フェニルホスホレン−１
−オキシド、１−フェニル−２−ホスホレン−１−オキ
シド、１−エチル−２−ホスホレン−１−オキシド、１
−エチル−２−ホスホレン−１−オキシド、１−エチル
−２−ホスホレン−１−オキシド、あるいはこれらの３
−ホスホレン異性体などのホスホレンオキシドを用いる
ことができる。これらは一種もしくは二種以上を併用す
ることができる。
【００２１】本発明において用いる上記ポリカルボジイ
ミド化合物は、末端にモノイソシアネートを導入して連
鎖を封止することによって、分子量を調整することがで
きる。本発明において好ましい分子量は数平均分子量
（ＧＰＣ法、ポリスチレン換算）が３００〜３００，０
００、好ましくは２，０００〜５０，０００程度とす
る。数平均分子量が３００に満たない場合には最終的に
得られる皮膜の機械的強度が低くなる恐れがある。ま
た、数平均分子量が３００，０００を超える場合には溶
液状態での保存安定性が悪くなる恐れがある。
ミド化合物は、末端にモノイソシアネートを導入して連
鎖を封止することによって、分子量を調整することがで
きる。本発明において好ましい分子量は数平均分子量
（ＧＰＣ法、ポリスチレン換算）が３００〜３００，０
００、好ましくは２，０００〜５０，０００程度とす
る。数平均分子量が３００に満たない場合には最終的に
得られる皮膜の機械的強度が低くなる恐れがある。ま
た、数平均分子量が３００，０００を超える場合には溶
液状態での保存安定性が悪くなる恐れがある。
【００２２】また、上記ポリカルボジイミド化合物は前
記一般式にて示されるカルボジイミド単位を分子内に有
するものであれば、他の構造単位、例えばアミド酸単位
やイミド単位、アミドイミド単位、シロキサン単位など
を含んでいてもよい。樹脂成分中のカルボジイミド単位
の含有割合は、２０〜１００モル％、好ましくは５０〜
９５モル％の範囲とする。含有割合が２０モル％を下回
ると吸湿率が大きくなるので、目的とする耐湿信頼性の
向上が期待できない場合がある。
記一般式にて示されるカルボジイミド単位を分子内に有
するものであれば、他の構造単位、例えばアミド酸単位
やイミド単位、アミドイミド単位、シロキサン単位など
を含んでいてもよい。樹脂成分中のカルボジイミド単位
の含有割合は、２０〜１００モル％、好ましくは５０〜
９５モル％の範囲とする。含有割合が２０モル％を下回
ると吸湿率が大きくなるので、目的とする耐湿信頼性の
向上が期待できない場合がある。
【００２３】このようなカルボジイミド化合物は通常、
Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセト
アミド、Ｎ，Ｎ−ジメチルホルムアミド、１，３−ジメ
チル−２−イミダゾリジノン、ジメチルスルホキシド、
ジメチルスルフィド、ジメチルスルホン、テトラメチル
ウレア、ジグライム、トリグライム、テトラヒドロフラ
ン、ジオキサン、シクロヘキサノン、トルエン、キシレ
ン、ハロゲン化炭化水素系溶剤（塩化メチレン、クロロ
ホルム、四塩化炭素など）などの有機溶剤にて溶解し、
塗工可能な溶液粘度を有するワニス状態として使用に供
することができる。ワニスにはカーボンやアリザリン、
ジチゾンなどの着色剤（顔料）を任意量添加して着色
し、所謂隠蔽効果を付与することもできる。
Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセト
アミド、Ｎ，Ｎ−ジメチルホルムアミド、１，３−ジメ
チル−２−イミダゾリジノン、ジメチルスルホキシド、
ジメチルスルフィド、ジメチルスルホン、テトラメチル
ウレア、ジグライム、トリグライム、テトラヒドロフラ
ン、ジオキサン、シクロヘキサノン、トルエン、キシレ
ン、ハロゲン化炭化水素系溶剤（塩化メチレン、クロロ
ホルム、四塩化炭素など）などの有機溶剤にて溶解し、
塗工可能な溶液粘度を有するワニス状態として使用に供
することができる。ワニスにはカーボンやアリザリン、
ジチゾンなどの着色剤（顔料）を任意量添加して着色
し、所謂隠蔽効果を付与することもできる。
【００２４】本発明における保護膜は上記樹脂成分から
なるものであり、上記のようにして調製したワニスを半
導体素子に塗布乾燥して形成する。具体的な形成方法と
しては、例えば以下のような方法が挙げられる。
なるものであり、上記のようにして調製したワニスを半
導体素子に塗布乾燥して形成する。具体的な形成方法と
しては、例えば以下のような方法が挙げられる。
【００２５】ポリカルボジイミド化合物を任意の有機溶
剤に溶解してなるワニスを、回路が形成されたシリコン
ウエハ上にスピンコート法によって塗布皮膜化し、これ
を１００〜１５０℃程度の温度で乾燥して有機溶剤を除
去し、１〜５０μｍ程度の厚みを有する保護膜を形成す
る。
剤に溶解してなるワニスを、回路が形成されたシリコン
ウエハ上にスピンコート法によって塗布皮膜化し、これ
を１００〜１５０℃程度の温度で乾燥して有機溶剤を除
去し、１〜５０μｍ程度の厚みを有する保護膜を形成す
る。
【００２６】次に、従来から公知の方法で保護膜を開口
処理する。開口処理の方法としては、フォトレジスト膜
をマスク材として酸素プラズマ法などの手段でエッチン
グする方法や、マスク材を介してエキシマレーザーや炭
酸ガスレーザーなどを用いてエッチングする方法などが
ある。
処理する。開口処理の方法としては、フォトレジスト膜
をマスク材として酸素プラズマ法などの手段でエッチン
グする方法や、マスク材を介してエキシマレーザーや炭
酸ガスレーザーなどを用いてエッチングする方法などが
ある。
【００２７】また、上記スピンコート法以外の方法とし
ては、回路が形成されたシリコンウエハを予め分割して
なる半導体素子ペレットをＡｕ−Ｓｉ共晶法や銀ペース
ト法、半田付け法などによってリードフレーム上に接合
し、金線やアルミニウム線などで電気的接合を行って得
られるペレット上に、上記保護膜形成用のワニスをポッ
ティングにて塗布、加熱乾燥して保護膜を形成する方法
も採用することができる。
ては、回路が形成されたシリコンウエハを予め分割して
なる半導体素子ペレットをＡｕ−Ｓｉ共晶法や銀ペース
ト法、半田付け法などによってリードフレーム上に接合
し、金線やアルミニウム線などで電気的接合を行って得
られるペレット上に、上記保護膜形成用のワニスをポッ
ティングにて塗布、加熱乾燥して保護膜を形成する方法
も採用することができる。
【００２８】上記のようにして形成される保護膜は、半
導体素子の表面もしくは半導体素子表面とその近傍部に
形成したり、半導体素子表面および／またはダイパッド
裏面に設けることによって、得られる半導体装置の耐湿
信頼性が向上する。
導体素子の表面もしくは半導体素子表面とその近傍部に
形成したり、半導体素子表面および／またはダイパッド
裏面に設けることによって、得られる半導体装置の耐湿
信頼性が向上する。
【００２９】本発明の半導体装置は、パッケージ樹脂に
よって封止する樹脂封止型やプラスチックフィルムをキ
ャリアに用いたテープキャリア型、基板に半田バンプで
接合してなるフリップチップ型にて製造することができ
るが、好ましいパッケージ型としては、これら以外にチ
ップオンボード型、チップオンガラス型、チップサイズ
パッケージ型などが挙げられる。
よって封止する樹脂封止型やプラスチックフィルムをキ
ャリアに用いたテープキャリア型、基板に半田バンプで
接合してなるフリップチップ型にて製造することができ
るが、好ましいパッケージ型としては、これら以外にチ
ップオンボード型、チップオンガラス型、チップサイズ
パッケージ型などが挙げられる。
【００３０】以下に図面を用いて、本発明の半導体装置
を具体的に説明する。
を具体的に説明する。
【００３１】図１は本発明の半導体装置のうち、樹脂封
止型の半導体装置の一実例を示す断面図である。
止型の半導体装置の一実例を示す断面図である。
【００３２】リードフレーム７のダイパッド上にシリコ
ンチップ１が金箔などで接合されており、該チップ１の
表面に二酸化ケイ素の絶縁膜２が約１０００Åの厚みで
形成されている。二酸化ケイ素の絶縁膜２の一部には外
部電極取り出し用のアルミニウムからなるボンディング
パッド部が形成され、回路と接続している。このアルミ
ニウム配線層にはＰＳＧ，ＳｉＮ，ＳｉＯ2 などから形
成されるパッシベーション膜３が約５００〜２０００Å
の厚みで形成されており、このパッシベーション膜３を
被覆して本発明にて用いる特定の樹脂成分からなる保護
膜６が形成される。
ンチップ１が金箔などで接合されており、該チップ１の
表面に二酸化ケイ素の絶縁膜２が約１０００Åの厚みで
形成されている。二酸化ケイ素の絶縁膜２の一部には外
部電極取り出し用のアルミニウムからなるボンディング
パッド部が形成され、回路と接続している。このアルミ
ニウム配線層にはＰＳＧ，ＳｉＮ，ＳｉＯ2 などから形
成されるパッシベーション膜３が約５００〜２０００Å
の厚みで形成されており、このパッシベーション膜３を
被覆して本発明にて用いる特定の樹脂成分からなる保護
膜６が形成される。
【００３３】ボンディングパッド部には金線やアルミニ
ウム線などの接続線５で外部リードフレーム７と電気的
に接続しており、シリコンペレット全体を熱硬化性エポ
キシ樹脂８で封止して半導体装置を形成している。
ウム線などの接続線５で外部リードフレーム７と電気的
に接続しており、シリコンペレット全体を熱硬化性エポ
キシ樹脂８で封止して半導体装置を形成している。
【００３４】図１のごとき半導体装置を得るには、まず
前記樹脂成分を有機溶剤に溶解して得られるワニスを、
回路が形成されたダイシング前のシリコンウエハ１上に
スピンコート法によって塗布して、例えば１００〜１５
０℃程度の温度で１時間加熱乾燥して保護膜６を形成す
る（図２参照）。次に、シリコンウエハ１上に形成され
たボンディングパッド部を開口処理するためのエッチン
グマスクとしてフォトレジスト膜９を形成し、酸素プラ
ズマやＫｒＦエキシマレーザーなどによるドライエッチ
ングにて保護膜６に開口処理を行い、さらに積み増し用
金属を開口部に蒸着して電極４を形成して図３に示すよ
うにパターニングされた半導体素子が得る。
前記樹脂成分を有機溶剤に溶解して得られるワニスを、
回路が形成されたダイシング前のシリコンウエハ１上に
スピンコート法によって塗布して、例えば１００〜１５
０℃程度の温度で１時間加熱乾燥して保護膜６を形成す
る（図２参照）。次に、シリコンウエハ１上に形成され
たボンディングパッド部を開口処理するためのエッチン
グマスクとしてフォトレジスト膜９を形成し、酸素プラ
ズマやＫｒＦエキシマレーザーなどによるドライエッチ
ングにて保護膜６に開口処理を行い、さらに積み増し用
金属を開口部に蒸着して電極４を形成して図３に示すよ
うにパターニングされた半導体素子が得る。
【００３５】次いで、フォトレジスト膜９をリンス除
去、スクライブして半導体ペレットを形成する。このよ
うにして得られる半導体ペレットを用いて図１に示すよ
うな半導体装置を作製する。
去、スクライブして半導体ペレットを形成する。このよ
うにして得られる半導体ペレットを用いて図１に示すよ
うな半導体装置を作製する。
【００３６】上記方法は樹脂封止型の半導体装置組み立
て工程の前半工程でワニスを使用する例であるが、本発
明においては何らこれらに制限されず、回路を形成した
シリコンウエハをスクライブ後、金線やアルミニウム線
で電気的に接合を完了し、半導体素子の表面ならびにそ
の近傍にワニスをポッティング塗布して保護膜を形成す
ることもできる。なお、図４は上述のように後半工程に
てワニスを使用した場合の半導体装置の断面図である。
て工程の前半工程でワニスを使用する例であるが、本発
明においては何らこれらに制限されず、回路を形成した
シリコンウエハをスクライブ後、金線やアルミニウム線
で電気的に接合を完了し、半導体素子の表面ならびにそ
の近傍にワニスをポッティング塗布して保護膜を形成す
ることもできる。なお、図４は上述のように後半工程に
てワニスを使用した場合の半導体装置の断面図である。
【００３７】図５は樹脂封止型の半導体装置の他の実例
を示す断面図であり、半導体素子の表面とダイパッド裏
面の全面に保護膜６を形成したものである。
を示す断面図であり、半導体素子の表面とダイパッド裏
面の全面に保護膜６を形成したものである。
【００３８】図６はチップオンボード型の半導体装置の
一実例を示す断面図である。ガラスエポキシ基板１０上
に１８〜３５μｍ厚の銅配線１１が配線されたガラスエ
ポキシ印刷配線基板に、回路が形成されたＩＣチップ１
２がエポキシ銀ペースト硬化物１３によって接着固定さ
れ、ＩＣチップのボンディングパッドとガラスエポキシ
印刷配線基板との接続が、金線５を用いてワイヤーボン
ディング法で電気的に接続されている。なお、銅配線１
１には１０００〜５０００Åの金属メッキ層が形成され
ている。このチップマウント部分全体を被覆して前記ワ
ニスを乾燥膜厚１〜１００μｍとなるようにポッティン
グ塗工し、１５０℃で１時間加熱乾燥して保護膜６を形
成し、チップオンボード型の半導体装置を得ることがで
きる。
一実例を示す断面図である。ガラスエポキシ基板１０上
に１８〜３５μｍ厚の銅配線１１が配線されたガラスエ
ポキシ印刷配線基板に、回路が形成されたＩＣチップ１
２がエポキシ銀ペースト硬化物１３によって接着固定さ
れ、ＩＣチップのボンディングパッドとガラスエポキシ
印刷配線基板との接続が、金線５を用いてワイヤーボン
ディング法で電気的に接続されている。なお、銅配線１
１には１０００〜５０００Åの金属メッキ層が形成され
ている。このチップマウント部分全体を被覆して前記ワ
ニスを乾燥膜厚１〜１００μｍとなるようにポッティン
グ塗工し、１５０℃で１時間加熱乾燥して保護膜６を形
成し、チップオンボード型の半導体装置を得ることがで
きる。
【００３９】図７はチップオンガラス型の半導体装置の
一実例を示す断面図である。図６と同様にしてガラス板
１０’上に蒸着法により５００〜１０００Å厚の金配線
パターン１１’を形成し、ＩＣチップ１２をＡｕ−Ｓｉ
共晶法にて接合し、金線にて外部接続を施したものであ
る。このチップマウント部分全体を図６と同様に前記ワ
ニスからなる保護膜６にて被覆保護してチップオンガラ
ス型の半導体装置を得ることができる。
一実例を示す断面図である。図６と同様にしてガラス板
１０’上に蒸着法により５００〜１０００Å厚の金配線
パターン１１’を形成し、ＩＣチップ１２をＡｕ−Ｓｉ
共晶法にて接合し、金線にて外部接続を施したものであ
る。このチップマウント部分全体を図６と同様に前記ワ
ニスからなる保護膜６にて被覆保護してチップオンガラ
ス型の半導体装置を得ることができる。
【００４０】図８はチップサイズパッケージ型の半導体
装置の一実例を示す断面図である。図８のごとき半導体
装置を得るには、まず図３に示すようにパターニングさ
れた半導体素子のフォトレジスト膜９をリンス除去、ス
クライブして半導体ペレットを形成する。このようにし
て得られた半導体ペレットを用いて図８に示すような半
導体装置を作製する。
装置の一実例を示す断面図である。図８のごとき半導体
装置を得るには、まず図３に示すようにパターニングさ
れた半導体素子のフォトレジスト膜９をリンス除去、ス
クライブして半導体ペレットを形成する。このようにし
て得られた半導体ペレットを用いて図８に示すような半
導体装置を作製する。
【００４１】下記表１には本発明にて用いる特定の樹脂
および比較例品としてポリイミド（デュポン社製、商品
名カプトン）、ポリテトラフルオロエチレン（ＰＴＦ
Ｅ）、フッ化エチレン−ヘキサフルオロプロピレン共重
合体（ＦＥＰ）の物性値を示す。
および比較例品としてポリイミド（デュポン社製、商品
名カプトン）、ポリテトラフルオロエチレン（ＰＴＦ
Ｅ）、フッ化エチレン−ヘキサフルオロプロピレン共重
合体（ＦＥＰ）の物性値を示す。
【００４２】
【表１】
【００４３】
【実施例】以下、本発明を図面を用いて具体的に説明す
る。なお、本発明の技術的思想を逸脱しない範囲であれ
ば、本発明は何等これらの実施例に限定されるものでは
なく、種々の変形が可能であることは云うまでもないこ
とである。
る。なお、本発明の技術的思想を逸脱しない範囲であれ
ば、本発明は何等これらの実施例に限定されるものでは
なく、種々の変形が可能であることは云うまでもないこ
とである。
【００４４】合成例１ ４，４’−ジフェニルメタンジイソシアネート１００ｇ
を、カルボジイミド化触媒としての３−メチル−１−フ
ェニルホスホレン−１−オキシド０．０６ｇと共に、テ
トラヒドロフラン５００ｇ中に投入し、１００℃で６時
間反応させて、ポリカルボジイミドの溶液（ワニス）を
合成した。
を、カルボジイミド化触媒としての３−メチル−１−フ
ェニルホスホレン−１−オキシド０．０６ｇと共に、テ
トラヒドロフラン５００ｇ中に投入し、１００℃で６時
間反応させて、ポリカルボジイミドの溶液（ワニス）を
合成した。
【００４５】実施例１ 図８に示すチップサイズパッケージ型の半導体装置の組
み立てにおいて、半導体素子の表面に上記合成例１にて
得たポリカルボジイミドの溶液（ワニス）を塗布し、１
００℃で１５分、さらに２００℃で１時間乾燥してワニ
スを皮膜化し半導体素子表面が保護膜で被覆された本発
明の半導体装置を作製した。
み立てにおいて、半導体素子の表面に上記合成例１にて
得たポリカルボジイミドの溶液（ワニス）を塗布し、１
００℃で１５分、さらに２００℃で１時間乾燥してワニ
スを皮膜化し半導体素子表面が保護膜で被覆された本発
明の半導体装置を作製した。
【００４６】実施例２ 図６に示すチップオンボード型の半導体装置の組み立て
において、半導体素子の表面に上記合成例１にて得たポ
リカルボジイミドの溶液（ワニス）を塗布し、１００℃
で１５分、さらに２００℃で１時間乾燥してワニスを皮
膜化し半導体素子表面が保護膜で被覆された本発明の半
導体装置を作製した。
において、半導体素子の表面に上記合成例１にて得たポ
リカルボジイミドの溶液（ワニス）を塗布し、１００℃
で１５分、さらに２００℃で１時間乾燥してワニスを皮
膜化し半導体素子表面が保護膜で被覆された本発明の半
導体装置を作製した。
【００４７】実施例３ 図７に示すチップオンガラス型の半導体装置の組み立て
において、半導体素子の表面に上記合成例１にて得たポ
リカルボジイミドの溶液（ワニス）を塗布し、１００℃
で１５分、さらに２００℃で１時間乾燥してワニスを皮
膜化し半導体素子表面が保護膜で被覆された本発明の半
導体装置を作製した。
において、半導体素子の表面に上記合成例１にて得たポ
リカルボジイミドの溶液（ワニス）を塗布し、１００℃
で１５分、さらに２００℃で１時間乾燥してワニスを皮
膜化し半導体素子表面が保護膜で被覆された本発明の半
導体装置を作製した。
【００４８】比較例１ 実施例２において用いたポリカルボジイミドの代わり
に、ピロメリット酸二無水物と４，４−ジアミノジフェ
ニルエーテルから合成したポリアミック酸を用いた以外
は、実施例２と同様にしてチップオンボード型の半導体
装置を作製した。なお、ポリアミック酸からなる保護膜
をイミド化するために、乾燥条件を１５０℃で１５分、
さらに２００℃で１時間乾燥させたのち、さらに３３０
℃で１時間加熱したが、基板自体が熱劣化してしまっ
た。また、ポリアミック酸のイミド化に必要な高温加熱
のために、作業性や生産性に難点があった。
に、ピロメリット酸二無水物と４，４−ジアミノジフェ
ニルエーテルから合成したポリアミック酸を用いた以外
は、実施例２と同様にしてチップオンボード型の半導体
装置を作製した。なお、ポリアミック酸からなる保護膜
をイミド化するために、乾燥条件を１５０℃で１５分、
さらに２００℃で１時間乾燥させたのち、さらに３３０
℃で１時間加熱したが、基板自体が熱劣化してしまっ
た。また、ポリアミック酸のイミド化に必要な高温加熱
のために、作業性や生産性に難点があった。
【００４９】比較例２ 実施例３において用いたポリカルボジイミドの代わり
に、ポリテトラフルオロエチレン（ＰＴＦＥ）の水性デ
ィスパージョンを用いた以外は、実施例３と同様にして
チップオンガラス型の半導体装置を作製した。なお、完
全乾燥するために乾燥条件を３７０℃で１時間とした。
しかしながら、得られた半導体装置はガラス基板および
半導体素子に対してＰＴＦＥからなる保護膜の密着性が
悪く、耐湿信頼性評価時にＰＴＦＥと半導体素子との間
で剥離現象が起こり、その結果、水分の浸入と半導体素
子表面の配線腐食を生じた。また、ＰＴＦＥの水性ディ
スパージョンの乾燥のためには高温加熱する必要がある
ので作業性や生産性に難点があった。
に、ポリテトラフルオロエチレン（ＰＴＦＥ）の水性デ
ィスパージョンを用いた以外は、実施例３と同様にして
チップオンガラス型の半導体装置を作製した。なお、完
全乾燥するために乾燥条件を３７０℃で１時間とした。
しかしながら、得られた半導体装置はガラス基板および
半導体素子に対してＰＴＦＥからなる保護膜の密着性が
悪く、耐湿信頼性評価時にＰＴＦＥと半導体素子との間
で剥離現象が起こり、その結果、水分の浸入と半導体素
子表面の配線腐食を生じた。また、ＰＴＦＥの水性ディ
スパージョンの乾燥のためには高温加熱する必要がある
ので作業性や生産性に難点があった。
【００５０】上記各実施例および比較例にて得た半導体
装置について特性比較した結果を、表２に示した。
装置について特性比較した結果を、表２に示した。
【００５１】
【表２】
【００５２】
【発明の効果】以上にように、本発明の半導体装置は特
定の樹脂成分からなる保護膜を用いているので、吸水率
や透湿率が小さく、この保護膜が耐湿性やストレス低減
によるバッファー膜、ソフトエラー防止用のα線遮蔽膜
として有用であるため半導体装置の信頼性を向上するも
のであり、また、作業性も格段に向上するものである。
定の樹脂成分からなる保護膜を用いているので、吸水率
や透湿率が小さく、この保護膜が耐湿性やストレス低減
によるバッファー膜、ソフトエラー防止用のα線遮蔽膜
として有用であるため半導体装置の信頼性を向上するも
のであり、また、作業性も格段に向上するものである。
【図１】本発明の半導体装置（樹脂封止型）の一実施例
を示す断面図である。
を示す断面図である。
【図２】図１の半導体装置を得るまでの工程を説明する
断面図である。
断面図である。
【図３】図１の半導体装置を得るまでの工程を説明する
断面図である。
断面図である。
【図４】本発明の半導体装置（樹脂封止型）の他の実施
例を示す断面図である。
例を示す断面図である。
【図５】本発明の半導体装置（樹脂封止型）の他の実施
例を示す断面図である。
例を示す断面図である。
【図６】本発明の半導体装置（ＣＯＢ型）の一実施例を
示す断面図である。
示す断面図である。
【図７】本発明の半導体装置（ＣＯＧ型）の一実施例を
示す断面図である。
示す断面図である。
【図８】本発明の半導体装置（ＣＳＰ型）の一実施例を
示す断面図である。
示す断面図である。
１ シリコンチップ ２ 絶縁膜 ３ パッシベーション膜 ４ 電極 ５ 接続線 ６ 保護膜 ７ リードフレーム ８ 封止樹脂 ９ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 亨枝 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内
Claims (3)
- 【請求項１】 半導体素子の保護膜として、下記一般式
にて示されるカルボジイミド単位を分子内に含む樹脂成
分を用いることを特徴とする半導体装置。 【化１】 - 【請求項２】 保護膜が半導体素子の表面または半導体
素子表面を含むその近傍に設けられている請求項１記載
の半導体装置。 - 【請求項３】 半導体装置が樹脂封止型、チップオンボ
ード型、チップオンガラス型、チップサイズパッケージ
型から選ばれる一種である請求項１または２に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153580A JPH098181A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153580A JPH098181A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098181A true JPH098181A (ja) | 1997-01-10 |
Family
ID=15565602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7153580A Pending JPH098181A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098181A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622804B2 (en) | 2006-09-25 | 2009-11-24 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2010118429A (ja) * | 2008-11-12 | 2010-05-27 | Denso Corp | 電子装置およびその製造方法 |
-
1995
- 1995-06-20 JP JP7153580A patent/JPH098181A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622804B2 (en) | 2006-09-25 | 2009-11-24 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2010118429A (ja) * | 2008-11-12 | 2010-05-27 | Denso Corp | 電子装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ardebili et al. | Encapsulation technologies for electronic applications | |
| US6351030B2 (en) | Electronic package utilizing protective coating | |
| US6621154B1 (en) | Semiconductor apparatus having stress cushioning layer | |
| JP3441412B2 (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
| WO1999065075A1 (fr) | Dispositif semi-conducteur et procede correspondant | |
| JP2002057252A (ja) | 半導体装置及びその製造方法 | |
| JPS628035B2 (ja) | ||
| JP2004266137A (ja) | 半導体装置用ダイボンディング材及びこれを用いた半導体装置 | |
| TW459321B (en) | A semiconductor apparatus and a manufacturing method thereof | |
| JPH098181A (ja) | 半導体装置 | |
| JP3048300B2 (ja) | 接着性絶縁テープおよびそれを用いた半導体装置 | |
| JP3074187B2 (ja) | 半導体パッケージ用チップ支持基板、半導体装置およびそれらの製造方法 | |
| JPH0940931A (ja) | 耐熱性接着剤及び半導体装置 | |
| JPH10168409A (ja) | 耐熱性接着剤層付き銅箔、放熱板付きリードフレーム及び半導体装置 | |
| JP2000026602A (ja) | 熱融着性ポリイミド樹脂フィルムおよびこれを用いた半導体装置ならびに多層配線板 | |
| JP2793688B2 (ja) | 半導体装置 | |
| JP2006245465A (ja) | 半導体装置およびその製造方法 | |
| JP2000273143A (ja) | 半導体装置 | |
| JP4249824B2 (ja) | 半導体用接着剤 | |
| JP2001230348A (ja) | 半導体装置 | |
| JPH02168652A (ja) | 半導体装置 | |
| JPH06345866A (ja) | シロキサン変性ポリイミド樹脂 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JPH02277258A (ja) | 半導体装置 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |