JP2006245465A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006245465A
JP2006245465A JP2005062087A JP2005062087A JP2006245465A JP 2006245465 A JP2006245465 A JP 2006245465A JP 2005062087 A JP2005062087 A JP 2005062087A JP 2005062087 A JP2005062087 A JP 2005062087A JP 2006245465 A JP2006245465 A JP 2006245465A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
substrate
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005062087A
Other languages
English (en)
Inventor
Michinari Tetani
道成 手谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005062087A priority Critical patent/JP2006245465A/ja
Publication of JP2006245465A publication Critical patent/JP2006245465A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】多くの工程を必要とせずに突起電極の高さばらつきも小さく、硬さも容易に変更でき、基板との電気的接続性の良い突起電極を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板の表面に樹脂突起電極27と表面保護膜10を形成した半導体装置において、半導体基板1上に設けられた樹脂突起電極27には、弾性を有する突起状の絶縁体であるバンプ核樹脂9からなる突起電極核を有し、この樹脂突起電極27のバンプ核樹脂9は第2の配線金属8に覆われている。さらに、第2の配線金属8上に金属めっきにより第1のバンプ金属12、また第2のバンプ金属13をめっきすることにより、樹脂突起電極27の突起部分の表面硬さを硬くすることが可能になり、基板との電気的接続性を向上できる。
【選択図】図1

Description

本発明は、半導体装置に優れた接続端子を形成することが可能な半導体装置およびその製造方法に関するものである。
近年、集積回路の高集積化、半導体チップの縮小に伴い、微細ピッチの端子接続に対応可能な実装技術が要求されている。この要求に対応しやすい実装技術として、TCP(Tape Carrier Package)等に利用されるTAB(Tape Automated Bonding)実装が挙げられる。その他の実装技術としては、また異方性導電接着剤、すなわちACF(Anisotropic Conductive Film)を利用したCOG(Chip On Glass)、COF(Chip On FilmまたはFlexible)といった実装が知られている。
これらの実装形態の基本構成は、半導体基板上に形成された電極パッド上にバンプと呼ばれる突起をAu(金)や半田を用いて形成した後、樹脂テープやガラス基板上に形成された金属配線上に半導体基板上のバンプを一括に加圧し接合する構成である。
また、接続端子を配置する位置の自由度も求められている。このため接続端子を半導体素子の接合上に置くことが可能な技術開発も実施されている。
ここで、従来の半導体装置について図13、図14(a),(b)、図15を用いて詳細に説明する。図13は従来の半導体装置の構成を示す部分断面図、図14(a),(b)、図15は従来の半導体装置の基板への接続方法を説明する工程断面図である。
図13、図14(a),(b)、図15において、1は半導体基板、2はMOS型トランジスタ、3は第1のコンタクト、4は第1の層間膜、5は第1の配線金属、6は第2のコンタクト、7は第2の層間膜、8は第2の配線金属、10は表面保護膜、11は電極開口部、18は異方性導電接着剤、19は基板配線、20は基板、21はボンディングステージ、22はボンディングツール、23は導電性ボール、24は金属突起電極、25はバリアメタルである。
まず、従来の半導体装置の構成について図13を用いて説明する。図13に示すように半導体装置は、半導体基板1上に、例えば、MOS型トランジスタ2のような半導体素子や、PN接合にて形成されているダイオードなどの半導体素子が形成されている。半導体基板上を第1の層間膜4で覆い半導体素子を保護している。また、半導体素子から信号を導通するための第1の配線金属5が第1の層間膜4上に形成されている。半導体素子と第1の配線金属5は、第1の層間膜4にて電気的に絶縁されている。第1の層間膜4に第1のコンタクト3を設けることにより、半導体素子と第1の配線金属5と電気的信号をやりとりすることが可能になっている。
また、第1の配線金属5上を第2の層間膜7で覆い、第1の配線金属5を保護している。第1の配線金属5から信号を導通するために、第2の配線金属8が第2の層間膜7上に形成されている。第1の配線金属5と第2の配線金属8は、第2の層間膜7にて電気的に絶縁されている。第2の層間膜に第2のコンタクト6を設けることにより、第1の配線金属5と第2の配線金属8の間で電気的信号をやりとりすることが可能になっている。
また、第2の配線金属8上を表面保護膜10が覆い第2の配線金属8を保護している。第2の配線金属8は外界との信号を取り交わすために、表面保護膜10を電極開口部11にて開口している。電極開口部11上には外部電極と接続をする目的で、電解めっき工法もしくは無電解めっき工法を用いて、金などの材料で金属突起電極24が形成されている。金属突起電極24と第2の配線金属8とが相互拡散し、物理的にもろくなるのを防ぐために、Ti(チタン)やTiW(チタンタングステン)を用いたバリアメタル25を配置してある。
従来の半導体装置を基板に接続する例を図14(a),(b)、図15を用いて説明する。なお、図14(a),(b)、図15に示す半導体装置は基板と接続を行うため図13の半導体装置を逆に配置して示している。
図14(a)に示すボンディングステージ21上に半導体装置を接合するための基板20を配置する。基板20上には、基板20内にて電気信号をやりとりするための基板配線19があらかじめ形成されている。基板配線19上の半導体装置と接続させたい部分に異方性導電接着剤18を付ける。ボンディングツール22に半導体基板1を取り付けて、半導体装置の金属突起電極24と基板配線19の位置合わせをする。
次に、図14(b)に示すように、半導体基板1を取り付けたボンディングツール22を下降して金属突起電極24を基板20上の基板配線19と異方性導電接着剤18を介して接触させる。
ボンディングツール22により半導体基板1に荷重を加えて金属突起電極24と基板配線19を、異方性導電接着剤18を介して接続させる。さらに、ボンディングツール22は半導体基板1に荷重を加えて金属突起電極24に応力を発生させる。金属突起電極24は異方性導電接着剤18内の導電性ボール23を通じて基板配線19と接続される。また、導電性ボール23がない部分については、異方性導電接着剤18にて絶縁されているため導通がない。金属突起電極24は塑性変形を起こし、導電性ボール23との密着面積を増やして接続信頼性を向上する。また同様に、基板配線19についても同様である。このようにして、半導体装置と基板20とは接合される(図15参照)。
特開平3−62927号公報
しかしながら、図13に示す金属突起電極24を半導体基板1上に形成するためには、多くの設備や多くの工程が必要である。また、工法に必要な装置も高価なものを新規に準備する必要がある。また金属突起電極24は、電解めっき工法もしくは無電解めっき工法にて形成されるため、金属突起電極24の高さばらつきが大きくなるという問題点があった。
さらに、金属突起電極24は材料の硬さが柔らかい金などの材料のため、金属突起電極24には塑性変形量が多くなるという現象が発生し、異方性導電接着剤18内の導電性ボール23を包み込んでしまい、基板配線19との接続が上手に取れないという問題点があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、多くの工程を必要とせずに突起電極の高さばらつきも小さく、さらに突起電極の表面硬さを容易に変更でき、基板との電気的接続性の良い突起電極を有する半導体装置およびその製造方法を提供することを目的とする。
前記の目的を達成するために、本発明に係る請求項1に記載された半導体装置は、半導体基板の表面上に突起電極と保護膜を形成した半導体装置において、突起電極が、弾性を有する突起状の絶縁体により形成した突起電極核と、この突起電極核を覆う金属層とからなることを特徴とする。
また、請求項2〜5に記載された半導体装置は、請求項1の半導体装置において、突起電極核の絶縁体が、ポリイミドからなること、また、突起電極核を覆う金属層が、アルミニウムを含む金属、ニッケルを含む金属、金を含む金属からなることを特徴とする。
また、請求項6に記載された半導体装置の製造方法は、半導体素子が形成された半導体基板上に弾性を有する絶縁体を特定な形に形成する工程と、特定な形の絶縁体上に金属膜を形成する工程と、半導体基板を保護する保護膜を表面に形成した後、特定な形の絶縁体上の保護膜を除去する工程とを有したことを特徴とする。
また、請求項7に記載された半導体装置の製造方法は、請求項6の製造方法において、保護膜を除去し露出した特定な形の絶縁体上の金属膜に、金属めっきによりこの金属膜とは異なる金属膜を形成したことを特徴とする。
前記構成の半導体装置およびその製造方法によれば、突起電極核を絶縁体により形成して、その表面を金属層で覆って突起電極を形成して電極部以外の部分については保護膜を形成することにより、突起電極の表面硬さについても変更可能となり電気的接続を向上でき、新たな設備や工程を加えることなく、突起電極を形成することができる。
本発明によれば、突起電極核を絶縁体にて形成して、その表面を金属層で覆って突起電極を形成し、突起電極部以外の部分については保護膜を形成することにより、改めて新規の設備を準備することなく、また、新しく工程を加えることもなく、突起電極を安価で短タクトにて形成でき、電気的接続も向上できるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施の形態における半導体装置の概略構成を示した断面図である。ここで、前記従来例を示す図13において説明した構成部材に対応し同等の機能を有するものには同一の符号を付して示す。
図1において、1はシリコン基板等の半導体基板、2はMOS型トランジスタ、3は第1のコンタクト、4は第1の層間膜、5は第1の配線金属、6は第2のコンタクト、7は第2の層間膜、8は第2の配線金属、9はバンプ核樹脂、10は表面保護膜、11は電極開口部、12は第1のバンプ金属、13は第2のバンプ金属、27は樹脂突起電極である。
図1に示すように、本実施の形態における半導体装置は、半導体基板1に半導体素子であるMOS型トランジスタ2が形成されている。MOS型トランジスタ2を保護するためと、第1の配線金属5とMOS型トランジスタ2を電気的に絶縁するために、第1の層間膜4がある。第1の層間膜4上にMOS型トランジスタ2の信号を他の素子に伝えるための第1の配線金属5が形成されている。MOS型トランジスタ2と第1の配線金属5とを電気的に導通させるために、第1の層間膜4に第1のコンタクト3が形成されている。
また、第1の配線金属5を保護するためと、第2の配線金属8と第1の配線金属5を電気的に絶縁するために第2の層間膜7がある。第2の層間膜7上には突起電極となる核が絶縁体のバンプ核樹脂9により形成されており、バンプ核樹脂9と第2の層間膜7上には電気信号を外界に伝えるための第2の配線金属8が形成されている。第1の配線金属5と第2の配線金属8とを電気的に導通させるために、第2の層間膜7に第2のコンタクト6が形成されている。
第2の配線金属8を保護するためと、半導体基板1,半導体素子を電気的、雰囲気的に外界から絶縁するために、表面保護膜10がある。第2の配線金属8と外界とを電気的に導通させるために、表面保護膜10には電極開口部11によって開口している。また、電極開口部11により、突起電極は外界と電気信号のやりとりが可能になる。
電極開口部11により開口している、第2の配線金属8上には、配線金属表面の保護や外部端子の接続信頼性を高めるために、第1のバンプ金属12,第2のバンプ金属13を設けている。
次に、本実施の形態における半導体装置の製造方法について、図2(a),(b)〜図9(a),(b)、図10を用いて説明する。図2(a),(b)は半導体装置に絶縁体膜を形成する製造方法を示す工程断面図である。図3(a),(b)は半導体装置に突起状の絶縁体の形を形成する製造方法を示す工程断面図である。図4(a),(b)は半導体装置の絶縁体上に金属膜を形成する製造方法1を示す工程断面図である。図5(a),(b)は半導体装置の絶縁体上に金属膜を形成する製造方法2を示す工程断面図である。図6(a),(b)は半導体装置の表面保護膜を形成する製造方法を示す工程断面図である。図7(a),(b)は半導体装置の表面保護膜を形成する製造方法1を示す工程断面図である。図8(a),(b)は半導体装置の表面保護膜を形成する製造方法2を説明する工程断面図である。図9(a),(b)は本実施の形態における半導体装置の金属膜に他の金属膜を形成する製造方法を示す工程断面図である。図10は半導体装置の他の金属膜に別の金属膜を形成する製造方法を示す工程断面図である。
また、以下の各図では、図1に同一の符号を付して示した構成部材の説明は省略する。図2(a),(b)〜図9(a),(b)、図10において、14はマスクガラス基板、15は第1のメタルパターン、16はフォトレジスト、17は第2のメタルパターン、26は第3のメタルパターンである。
まず、突起電極の形成方法について説明する。図2(a)に示すように、半導体基板1にMOS型トランジスタ2が形成されている。MOS型トランジスタ2を保護するための層間絶縁膜として、第1の層間膜4、第1の層間膜4上に第1の配線金属5、MOS型トランジスタ2と第1の配線金属5を電気的に導通させるための第1のコンタクト3、第1の配線金属5を保護するための層間絶縁膜として、第2の層間膜7、第1の配線金属5と後述する第2の配線金属を電気的に導通させるための第2のコンタクト6が形成されている。
図2(b)に示すように、第2の層間膜7上にバンプ核樹脂9の材料を、回転塗布法を用いて、例えばネガ型の感光性ポリイミドを10〜20μm厚さにて塗布する。このとき、1度塗りにより目的の厚みが達成できない場合は、2度塗りにて目的の厚みを塗布させる。塗布後はプリキュア工程にてポリイミドを仮硬化させる。
図3(a)に示すように、バンプ核樹脂9のパターンを形成させる部分に光が当たらないような第1のメタルパターン15を持つマスクガラス基板14を準備し、突起電極を形成させる場所と第1のメタルパターン15とで位置合わせを行う。その後、紫外線光をマスクガラス基板14上から照射する。第1のメタルパターン15がある部分は、ネガ型の感光性ポリイミドに紫外線光が当たらないために感光性ポリイミドは光化学変化を起こさないが、第1のメタルパターン15がない部分は、ネガ型の感光性ポリイミドに紫外線光が当たるために感光性ポリイミドは光化学変化を起こす。
図3(b)に示すように、現像液に浸漬することにより光化学反応を起こしていないネガ型の感光性ポリイミドは除去される。ネガ型の感光性ポリイミドを本硬化することによって、バンプ核樹脂9の突起が形成される。Oプラズマによって、バンプ核樹脂9の表面を処理することにより、第2の配線金属8との密着性が良くなる。
その後、図4(a)に示すように、第2の配線金属8として、若干のSi(シリコン)やCu(銅)を含むAl(アルミニウム)金属合金をスパッタ法により、0.8μm〜1.5μm成長させる。
図4(b)示すように、第2の配線金属8のパターンを形成するためフォトレジスト工法による、ポジ型のフォトレジスト16を回転塗布法により、0.5〜2μmの厚みで塗布する。次に、第2の配線金属8のパターンを形成させる部分に紫外線光が当たらないような第2のメタルパターン17を持つマスクガラス基板14を準備し、第2の配線金属8のパターンと第2のメタルパターン17とで位置合わせを行う。その後、紫外線光をマスクガラス基板14上から照射する。第2のメタルパターン17がある部分は、ポジ型のフォトレジスト16に紫外線光が当たらないためにフォトレジスト16は光化学変化を起こさないが、第2のメタルパターン17がない部分は、ポジ型のフォトレジスト16に紫外線光が当たるためにフォトレジスト16は光化学変化を起こす。
図5(a)に示すように、紫外線光を照射した後に現像液に浸漬することで、光化学反応を起こした、ポジ型のフォトレジスト16は除去される。その後、図5(b)に示すように、第2の配線金属8と化学反応を起こすガスを用いて、第2の配線金属8についてドライエッチング処理を行う。フォトレジスト16で覆っていない部分については、第2の配線金属8はガスと化学反応を起こして不必要な部分の第2の配線金属8は除去される。
図6(a)に示すように、ドライエッチング処理のマスクとして使用したフォトレジスト16を除去する。この時点で、バンプ核樹脂9は第2の配線金属8によって覆われている。さらに、図6(b)に示すように、表面保護膜10として、プラズマCVD法を用いて窒化膜を1〜1.5μm成長させる。この時、段差部のステップカバレッジを向上するために、PSG膜(Phospho-Silicate Glass : リン化酸化膜ガラス)を窒化膜成長前に成長させることもある。
図7(a)に示すように、表面保護膜10のパターンを形成するため、ポジ型のフォトレジスト16を回転塗布法により、0.5〜2μmの厚みで塗布する。さらに、図7(b)に示すように、表面保護膜10のパターンを形成させる部分に紫外線光が当たらないような第3のメタルパターン26を持つマスクガラス基板14を準備し、表面保護膜10のパターンと第3のメタルパターン26とで位置合わせを行う。その後、紫外線光をマスクガラス基板14上から照射する。第3のメタルパターン26がある部分は、ポジ型のフォトレジスト16に紫外線光が当たらないためにフォトレジスト16は光化学変化を起こさないが、第3のメタルパターン26がない部分は、ポジ型のフォトレジスト16に紫外線光が当たるためにフォトレジスト16は光化学変化を起こす。
図8(a)に示すように、紫外線光を照射した後に現像液に浸漬することで、光化学反応を起こした、ポジ型のフォトレジスト16は除去される。その後、図8(b)に示すように、表面保護膜10と化学反応を起こすガスを用いて、表面保護膜10のドライエッチング処理を行い、フォトレジスト16で覆っていない部分について、表面保護膜10を除去する。
図9(a)に示すように、フォトレジスト16を除去することにより、電極開口部11が形成される。次に、図9(b)に示すように、第1のバンプ金属12として、ニッケルを第2の配線金属8上にめっきする。無電解ニッケルめっき液に浸漬して第2の配線金属8が露出している部分にのみ、第1のバンプ金属12としてニッケルが形成される。このときのニッケルめっきの厚みは、2〜5μmくらいである。このニッケルをめっきすることにより、樹脂突起電極となる突起部分の表面硬さを硬くすることが可能になる。
続けて、図10に示すように、第2のバンプ金属13として、金を第1のバンプ金属12上にめっきする。第1のバンプ金属12が露出している部分にのみ、第2のバンプ金属13として、金が形成される。このときの金めっきの厚みは、1〜2μmくらいである。金をめっきすることにより、端子表面の接続信頼性向上を図ることが可能になる。
以上のように、バンプ核樹脂9による突起の形成方法が、回転塗布法を使用するため、厚みのばらつきは、塗布膜厚の公差10%に抑えることが可能になり、10μm高さの突起電極の場合は、公差1μmの実現が可能となる。従来の方法である、電解めっき法による、めっき高さの公差がめっき高さの20%であることから、10%突起電極の公差を小さくすることが可能となる。
次に、本実施の形態における半導体装置と基板との接合方法について、図11(a),(b)、図12を用いて説明する。また、従来例の説明と同様に、図11(a),(b)、図12に示す半導体装置は基板と接続を行うため図1の半導体装置を逆に配置して示している。
図11(a),(b)は半導体装置の基板への接続方法を説明する工程断面図、図12は半導体装置を基板に接続した状態を示す断面図であり、図11(a),(b)、図12において、18は異方性導電接着剤、19は基板配線、20は基板、21はボンディングステージ、22はボンディングツール、23は導電性ボールである。
図11(a)に示すように、ボンディングステージ21上に半導体装置を接合するための基板20を配置する。基板20上には、基板20内にて電気信号をやりとりするための基板配線19があらかじめ形成されている。基板配線19上の半導体装置と接続させたい部分に異方性導電接着剤18を付ける。ボンディングツール22に半導体基板1を取り付けて、半導体装置の樹脂突起電極27と基板配線19との位置合わせをする。
次に、図11(b)に示すように、半導体基板1を取り付けたボンディングツールを下降して樹脂突起電極27を基板20上の基板配線19と異方性導電接着剤18を介して接触させる。
ボンディングツール22により半導体基板1に荷重を加えて樹脂突起電極27と基板配線19を、異方性導電接着剤18を介して接続させる。さらに、ボンディングツール22は半導体基板1に荷重を加えて樹脂突起電極27に応力を発生させる。樹脂突起電極27は異方性導電接着剤18内の導電性ボール23通じて基板配線19と接続される。また、導電性ボール23がない部分については、異方性導電接着剤18にて絶縁されているため導通がない。樹脂突起電極27は塑性変形を起こし、導電性ボール23との密着面積を増やし接続信頼性を向上する。また同様に、基板配線19についても同様である。このようにして、半導体装置と基板20とは接合される(図12参照)。
この時、樹脂突起電極27の表面は、第1のバンプ金属12に覆われていて硬くなっていることから、導電性ボール23と接続した時の塑性変形量が従来の柔らかい金属突起電極と比較して適度になり、基板配線19との接続を良好に取ることができる。
本発明に係る半導体装置およびその製造方法は、突起電極核を絶縁体にて形成して、その表面を金属層で覆って突起電極を形成し、突起電極部以外の部分については保護膜を形成することにより、突起電極を安価で容易に形成でき、電気的接続も向上でき、半導体装置に接続端子を形成する半導体装置およびその製造方法に有用である。
本発明の実施の形態における半導体装置の概略構成を示した断面図 本実施の形態における(a),(b)は半導体装置に絶縁体膜を形成する製造方法を示す工程断面図 本実施の形態における(a),(b)は半導体装置に絶縁体の形を形成する製造方法を示す工程断面図 本実施の形態における(a),(b)は半導体装置の絶縁体上に金属膜を形成する製造方法1を示す工程断面図 本実施の形態における(a),(b)は半導体装置の絶縁体上の金属膜を形成する製造方法2を示す工程断面図 本実施の形態における(a),(b)は半導体装置の表面保護膜を形成する製造方法を示す工程断面図 本実施の形態における(a),(b)は半導体装置の表面保護膜を形成する製造方法1を示す工程断面図 本実施の形態における(a),(b)は半導体装置の表面保護膜を形成する製造方法2を説明する工程断面図 本実施の形態における(a),(b)は本実施の形態における半導体装置の金属膜に他の金属膜を形成する製造方法を示す工程断面図 本実施の形態における半導体装置の他の金属膜に別の金属膜を形成する製造方法を示す工程断面図 本実施の形態における(a),(b)は半導体装置の基板への接続方法を説明する工程断面図 本実施の形態における半導体装置を基板に接続した状態を示す断面図 従来の半導体装置の構成を示す部分断面図 従来の(a),(b)は半導体装置の基板への接続方法を示す工程断面図 従来の半導体装置の基板に接続した状態を示す工程断面図
符号の説明
1 半導体基板
2 MOS型トランジスタ
3 第1のコンタクト
4 第1の層間膜
5 第1の配線金属
6 第2のコンタクト
7 第2の層間膜
8 第2の配線金属
9 バンプ核樹脂
10 表面保護膜
11 電極開口部
12 第1のバンプ金属
13 第2のバンプ金属
14 マスクガラス基板
15 第1のメタルパターン
16 フォトレジスト
17 第2のメタルパターン
18 異方性導電接着剤
19 基板配線
20 基板
21 ボンディングステージ
22 ボンディングツール
23 導電性ボール
24 金属突起電極
25 バリアメタル
26 第3のメタルパターン
27 樹脂突起電極

Claims (7)

  1. 半導体基板の表面上に突起電極と保護膜を形成した半導体装置において、
    前記突起電極が、弾性を有する突起状の絶縁体により形成した突起電極核と、前記突起電極核を覆う金属層とからなることを特徴とする半導体装置。
  2. 前記突起電極核の絶縁体が、ポリイミドからなることを特徴とする請求項1記載の半導体装置。
  3. 前記突起電極核を覆う金属層が、アルミニウムを含む金属からなることを特徴とする請求項1記載の半導体装置。
  4. 前記突起電極核を覆う金属層が、ニッケルを含む金属からなることを特徴とする請求項1記載の半導体装置。
  5. 前記突起電極核を覆う金属層が、金を含む金属からなることを特徴とする請求項1記載の半導体装置。
  6. 半導体素子が形成された半導体基板上に弾性を有する絶縁体を特定な形に形成する工程と、前記特定な形の絶縁体上に金属膜を形成する工程と、前記半導体基板を保護する保護膜を表面に形成した後、前記特定な形の絶縁体上の前記保護膜を除去する工程とを有したことを特徴とする半導体装置の製造方法。
  7. 前記保護膜を除去し露出した特定な形の絶縁体上の金属膜に、金属めっきにより前記金属膜とは異なる金属膜を形成したことを特徴とする請求項6記載の半導体装置の製造方法。
JP2005062087A 2005-03-07 2005-03-07 半導体装置およびその製造方法 Withdrawn JP2006245465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062087A JP2006245465A (ja) 2005-03-07 2005-03-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005062087A JP2006245465A (ja) 2005-03-07 2005-03-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006245465A true JP2006245465A (ja) 2006-09-14

Family

ID=37051520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062087A Withdrawn JP2006245465A (ja) 2005-03-07 2005-03-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006245465A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186836A (ja) * 2007-01-26 2008-08-14 Seiko Epson Corp 半導体装置及びその製造方法、並びに、電子デバイスの製造方法
KR100927507B1 (ko) 2006-10-25 2009-11-17 엡슨 이미징 디바이스 가부시키가이샤 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및전자 부품의 제조 방법
JP7445717B2 (ja) 2022-01-28 2024-03-07 巨擘科技股▲ふん▼有限公司 多層基板の表面処理層構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927507B1 (ko) 2006-10-25 2009-11-17 엡슨 이미징 디바이스 가부시키가이샤 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및전자 부품의 제조 방법
JP2008186836A (ja) * 2007-01-26 2008-08-14 Seiko Epson Corp 半導体装置及びその製造方法、並びに、電子デバイスの製造方法
JP7445717B2 (ja) 2022-01-28 2024-03-07 巨擘科技股▲ふん▼有限公司 多層基板の表面処理層構造

Similar Documents

Publication Publication Date Title
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US6917119B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US6486549B1 (en) Semiconductor module with encapsulant base
US8309860B2 (en) Electronic component built-in substrate and method of manufacturing the same
US6696317B1 (en) Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001127095A (ja) 半導体装置及びその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
KR20060131642A (ko) 반도체 장치 및 그 제조 방법
JP2006351767A (ja) 半導体装置及びその製造方法
JP2006245465A (ja) 半導体装置およびその製造方法
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
JPH11204560A (ja) 半導体装置及びその製造方法
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP4084737B2 (ja) 半導体装置
JP3832641B2 (ja) 半導体装置、積層型半導体装置及び半導体装置の製造方法
TW202247384A (zh) 半導體裝置和製造半導體裝置的方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2008235539A (ja) 半導体装置及び半導体装置の製造方法
JP2005038932A (ja) 半導体装置および半導体装置の製造方法
US6809935B1 (en) Thermally compliant PCB substrate for the application of chip scale packages
JP2004172163A (ja) 半導体装置及びその製造方法
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090310