KR100927507B1

KR100927507B1 - 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및전자 부품의 제조 방법

Info

Publication number: KR100927507B1
Application number: KR1020070107154A
Authority: KR
Inventors: 아츠시 사이토
Original assignee: 엡슨 이미징 디바이스 가부시키가이샤
Priority date: 2006-10-25
Filing date: 2007-10-24
Publication date: 2009-11-17
Also published as: JP2008108867A; TW200822255A; CN101170092A; JP4240106B2; KR20080037550A; CN100533720C

Abstract

본 발명은 돌기 전극의 실장 시에 돌출체(bump)의 변형에 의해 도전층에 크랙 등의 영향이 생기는 것을 방지하고, 접속 저항의 안정화와 전기적 신뢰성의 향상을 도모한다. 본 발명의 반도체 장치는, 수지로 이루어지는 돌출체(13)와, 상기 돌출체 상에 형성된 하지층(14a)과, 상기 하지층 상에 형성된 표면 도전층(14b)을 구비한 돌기 전극 P를 갖는 반도체 장치에 있어서, 상기 하지층(base layer)은 상기 표면 도전층보다 연성(ductility)이 낮은 소재로 구성되고, 상기 돌기 전극의 적어도 정부(頂部)에서 상기 하지층이 분산 배치되어 있는 것을 특징으로 한다.

Description

반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및 전자 부품의 제조 방법{SEMICONDUCTOR DEVICE, MOUNTING STRUCTURE, ELECTRO-OPTICAL APPARATUS, ELECTRONIC SYSTEM, AND METHOD FOR MANUFACTURING ELECTRONIC COMPONENT}

본 발명은 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및 전자 부품의 제조 방법에 관한 것이고, 특히, 전자 부품에 마련된 돌기 전극의 구조에 관한 것이다.

일반적으로, 반도체 장치 등의 각종 전자 부품에는, 기체의 표면상에 돌출된 돌기 전극(범프 전극)을 구비한 것이 알려져 있다. 이 돌기 전극은 피실장 측의 기판 등에 밀착시켜 도통을 도모하기 위한 것이지만, 일반적으로는 시드 전극상에 Au 등의 금속을 두껍게 도금하는 등에 의해 형성된 금속 범프 전극이 이용되고 있다. 이러한 돌기 전극을 이용한 실장 방법으로는, 예컨대, 각종 표시체의 기판상에 구동용 IC를 실장하는 방법이 알려져 있다.

또한, 상기 돌기 전극으로서, 기판상에 수지제의 돌출체를 형성하고, 이 돌출체의 표면에 도전층을 형성한 것을 이용하는 것이 제안되어 있다(예컨대, 이하의 특허 문헌 1 참조). 이러한 종류의 돌기 전극에는, 종래의 금속 범프 전극에 비해 얇은 도전층을 이용할 수 있기 때문에 미세한 패터닝이 가능하게 되어 전극의 협소 피치화를 도모할 수 있고, 또한 수지제의 돌출체를 이용하는 것에 의해 돌출체의 탄성 변형을 이용하여 안정인 접착 압력(contact pressure)을 확실히 얻을 수 있기 때문에 전기적 신뢰성을 향상시킬 수 있다고 하는 이점이 있다.

(특허 문헌 1) 일본 공개 특허 공보 제2005-136402호

그런데, 전술한 특허 문헌 1에 있어서, 상기 수지제의 돌출체의 위에 형성되는 도전층으로서, 예컨대, TiW로 이루어지는 제 1 도전층(하지층)과, 예컨대, Au로 이루어지는 제 2 도전층(표면 도전층)으로 이루어지는 적층 구조를 채용하고 있다. 이 적층 구조는 돌출체를 구성하는 수지와의 밀착성을 제 1 도전층에 의해 확보하면서, 돌기 전극의 내식성이나 도전 콘택트성을 제 2 도전층에 의해 확보하기 위한 것이다.

그러나, 상기한 적층 구조에서는, 제 1 도전층이 제 2 도전층보다 연성이 낮기 때문에, 실장 시에 있어서, 돌기 전극이 변형될 때에 제 1 도전층이 깨지는 것에 의해, 제 2 도전층에도 크랙 등이 생기는 것 등으로 인해, 실장부의 접속 저항이 분산되거나 커지거나 하여, 극단적인 경우에는 실장 불량이 생긴다고 하는 문제점이 있었다.

그래서, 본 발명은 상기한 문제점을 해결하는 것이고, 그 과제는 돌기 전극의 실장 시에 있어 돌출체의 변형에 의해 도전층에 크랙 등의 영향이 생기는 것을 방지하여, 접속 저항의 안정화와 전기적 신뢰성의 향상을 도모하는 것에 있다.

이러한 실정을 감안하여, 본 발명의 반도체 장치는 수지로 이루어지는 돌출체과, 그 돌출체 상에 형성된 하지층과, 상기 하지층 상에 형성된 표면 도전층을 구비한 돌기 전극을 갖는 반도체 장치에 있어서, 상기 하지층은 상기 표면 도전층보다 연성의 낮은 소재로 구성되고, 상기 돌기 전극의 적어도 정부에서 상기 하지층이 분산 배치되어 있는 것을 특징으로 한다.

본 발명에 따르면, 돌기 전극의 적어도 정부에서 하지층이 분산 배치되어 있는 것에 의해, 돌기 전극의 실장 시에 있어 돌기 전극의 정부가 변형되어도 하지층이 깨지기 어렵고, 또한, 깨지더라도 상층의 표면 도전층에의 영향이 감소된다. 따라서, 변형에 의한 표면 도전층의 도전성의 변화가 감소되기 때문에, 실장부의 접속 저항의 편차나 증대를 억제할 수 있다.

여기서, 하지층의 분산 배치란, 하지층이 돌출체의 표면을 고르게 피복하도록 형성되어 있는 상태가 아니라, 형성 영역 또는 비형성 영역이 분산 배치되어 있는 상태를 말한다. 이 형성 영역 또는 비형성 영역의 평균 피복 면적이나 피복 면적비는, 하지층의 깨어짐이 발생하기 어렵고, 또한 하지층 자체의 효과를 방해하지 않는 범위에서 적절하게 설정되는 것이 바람직하다.

본 발명에 있어서, 상기 하지층은 상기 표면 도전층에 비해 상기 돌출체에 대한 밀착성이 양호한 소재로 구성되어 있는 것이 바람직하다. 하지층은 어떠한 이유로 마련된 것이라도 좋지만, 일반적으로는 대향 전극 사이의 전기적 특성과 돌출체를 구성할 수지의 밀착성을 양립시키는 것은 곤란한 것이므로, 하지층에서 돌출체에 대한 밀착성을 확보하면서, 표면 도전층에 의해 실장 상대와의 사이의 전기적 특성을 얻는 것이 바람직하다.

본 발명에 있어서, 상기 돌출체의 형성 영역 이외의 영역에 베이스 전극이 마련되고, 상기 베이스 전극에 상기 표면 도전층이 도전 접속되어 있는 것이 바람직하다. 이것에 의하면, 베이스 전극과 돌출체가 다른 영역에 마련되기 때문에, 돌기 전극을 용이하게 형성하는 것이 가능해진다.

이 경우에, 상기 하지층은 도전성 소재로 이루어지고, 상기 표면 도전층은 상기 하지층을 거쳐 상기 베이스 전극에 도전 접속되어 있는 것이 바람직하다. 이것에 의하면, 하지층과 표면 도전층의 적층 구조에 의해 돌기 전극 표면의 도전층이 구성되므로, 전기적 신뢰성을 더욱 높일 수 있다. 이 때, 하지층이 베이스 전극과 표면 도전층 사이의 확산 방지막으로서 기능하는 것이 더욱 바람직하다.

다음에, 본 발명의 실장 구조체는 수지로 이루어지는 돌출체과, 상기 돌출체 상에 형성된 하지층과, 상기 하지층 상에 형성된 표면 도전층을 구비한 돌기 전극을 갖는 제 1 전자 부품과, 상기 돌기 전극의 적어도 정부가 눌려 찌부러진 상태로 도전 접속되어 이루어지는 대향 전극을 갖는 제 2 전자 부품을 구비하는 실장 구조체에 있어서, 상기 하지층은 상기 표면 도전층보다 연성의 낮은 소재로 구성되고, 상기 돌기 전극의 적어도 상기 대향 전극에 대한 접촉 부분과 비접촉 부분의 경계 영역에서 상기 하지층이 분산 배치되어 있는 것을 특징으로 한다.

이것에 의하면, 돌기 전극과 대향 전극이 도전 접속되어 돌기 전극의 정부가 눌려 찌부러진 상태로 되더라도, 경계 영역에서 하지층이 분산 배치되어 있는 것에 의해 표면 도전층에의 영향이 감소되기 때문에, 접속 저항값의 편차나 증대를 억제할 수 있다.

본 발명에 있어서, 상기 하지층은 도전성 소재로 이루어지고, 상기 표면 도 전층은 상기 하지층보다, 상기 대향 전극에 대한 접촉 저항이 낮은 소재, 또는 내식성이 높은 소재로 구성되어 있는 것이 바람직하다.

이것에 의하면, 하지층과 표면 도전층의 적층 구조에 의해 돌기 전극 표면의 도전층이 구성되므로, 전기적 신뢰성을 높일 수 있음과 아울러, 표면 도전층의 부가 기능에 의한 효과, 즉, 대향 전극에 대한 접촉 저항의 감소 또는 돌기 전극의 내식성의 향상을 도모할 수 있다.

다음에, 본 발명의 전기 광학 장치는 청구항 1에 기재된 반도체 장치를 실장하여 이루어지는 전기 광학 패널을 구비하는 것을 특징으로 한다. 전기 광학 패널로는, 액정 패널, 전기 영동 패널, 유기 발광 패널 등을 들 수 있다. 특히, 유리 기판 등의 경질 기판을 이용한 패널에 상기 반도체 장치를 실장하는 경우에는, 해당 경질 기판상에 형성되는 접속 패드 쪽의 변형은 기대할 수 없으므로, 반도체 장치 쪽의 상기 수지로 이루어지는 돌출체를 포함하는 돌기 전극을 이용하는데 의의가 있다.

또한, 본 발명의 다른 전기 광학 장치는 상기한 실장 구조체를 포함하는 것이다. 여기서, 실장 구조체의 제 2 전자 부품으로는, 전기 광학 패널 또는 전기 광학 패널에 실장된 배선 기판 등을 들 수 있다.

다음에, 본 발명의 전자 부품(반도체 장치)의 제조 방법은, 수지로 이루어지는 돌출체과, 그 돌출체 상에 형성된 하지층과, 상기 하지층 상에 형성된 표면 도전층을 구비한 돌기 전극을 갖는 전자 부품의 제조 방법에 있어서, 기체 상에 상기 돌출체를 형성하는 공정과, 상기 돌출체의 표면상에 상기 하지층을 형성하는 공정 과, 그 하지층의 표면상에 상기 표면 도전층이 기체/액체 침투성을 구비한 미세 구조를 갖는 형태로 형성하는 공정과, 상기 돌출체 상에 있어 상기 표면 도전층에 덮인 상기 하지층 부분의 적어도 일부 영역을 상기 표면 도전층의 상기 미세 구조를 통과한 기체 또는 액체에 의해 분산하여 형성하는 공정을 구비하는 것을 특징으로 한다. 여기서, 기체/액체 침투성을 구비한 미세 구조란, 표면 도전층에 형성된 미세한 입계나 미세 구멍 등과 같은 기체나 액체를 침투시키는 것이 가능한 미세한 구조를 말한다.

전자 부품의 제조 방법으로는, 하지층을 형성하는 공정에서 돌출체의 표면상에 직접 하지층을 분산 배치시키는 방법도 생각되지만, 이 방법에서는, 표면 도전층에 마련된 기체/액체 침투성을 구비한 미세 구조를 통해 하지층을 분산 배치시킬 수 있기 때문에, 하지층을 분산하여 성막하기 위해 성막 공정을 미세하게 조정할 필요가 없어지므로, 분산 배치된 하지층을 안정하게 형성할 수 있다.

이 경우에 있어서, 상기 표면 도전층이 형성된 후에 상기 표면 도전층이 패터닝되는 공정을 갖고, 상기 하지층의 일부 영역을 분산하여 형성하는 공정이, 패터닝된 상기 표면 도전층을 마스크로 하여 상기 하지층이 패터닝되는 공정에서 동시에 행해지는 것이 바람직하다.

이것에 의하면 공정수의 증가가 억제되고, 단시간 또한 저비용으로 제조할 수 있다. 특히, 하지층을 패터닝하는 동시에 하지층을 분산 배치시킴으로써, 하지층을 분산시키기 위한 전용 공정이 불필요해지기 때문에, 공정수의 증가를 회피할 수 있어, 제조 시간이나 제조 비용의 증가를 억제할 수 있다.

본 발명에 있어서, 상기 돌출체를 형성하는 공정에서는 상기 돌출체의 표면을 조면화(粗面化)하고, 상기 하지층을 형성하는 공정에서는 상기 돌출체의 조면화한 상기 표면의 요철을 반영한 표면을 갖는 상태로 상기 하지층을 형성하고, 상기 표면 도전층을 형성하는 공정에서는 상기 표면 도전층을 상기 하지층의 표면 요철상에 성막함으로써 상기 미세 구조를 형성하는 것이 바람직하다.

이것에 의하면, 돌출체의 표면이 조면화됨으로써 하지층의 밀착성을 더욱 높일 수 있음과 동시에, 하지층의 표면이 돌출체의 표면의 요철을 반영하도록 형성되고, 이 하지층의 표면 요철에 따라 표면 도전층이 형성되기 때문에, 용이하게 기체/액체 침투성을 갖는 미세 구조를 형성할 수 있다.

본 발명의 반도체 장치는, 돌기 전극의 실장 시에 돌출체의 변형에 의해 도전층에 크랙 등의 영향이 생기는 것을 방지하여, 접속 저항의 안정화와 전기적 신뢰성의 향상을 도모하는 것이다.

[전자 부품(반도체 장치)의 구성]

다음에, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다. 도 1은 본 실시예의 전자 부품 내지는 반도체 장치의 부분 평면도, 도 2는 동(同) 전자 부품, 또는 반도체 장치의 부분 종단면도이다. 본 실시예에서는, 단결정 실 리콘 등의 반도체 기판 등으로 구성되는 기체(10)의 표면상에, 알루미늄 등으로 이루어지는 베이스 전극(11)이 형성되고, 또한 베이스 전극(11)의 일부를 노출하는 개구부(12a)를 갖는 절연층(12)이 산화 실리콘이나 질화 실리콘 등에 의해 형성되어 있다. 절연층(12) 상에는 돌기 전극 P가 형성되어 있다. 이 돌기 전극 P는 이하에 상술하는 돌출체(13) 및 도전층(14)으로 구성된다.

절연층(12) 상에는, 상기 베이스 전극(11) 또는 개구부(12a)를 제외한 영역에서 수지로 이루어지는 돌출체(13)가 형성되어 있다. 이 돌출체(13)는 기체(10)의 표면상으로부터 돌출한 형상을 갖는 것이면 좋고, 도시예와 같이 반구 형상에 한정되지 않고, 표면을 따르는 축선을 갖는 반원주(半圓柱) 형상, 표면과 직교하는 축선을 갖는 각주(角柱) 형상이나 원주 형상으로 형성되어도 좋다. 돌출체(13)는 아크릴 수지, 페놀 수지, 실리콘 수지, 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지 등의 각종 수지에 의해 형성할 수 있다. 특히, 상기 각종 소재로 이루어지는 감광성 수지로 형성된 것이 바람직하다. 또한, 감광성 수지로는, 노광 조건의 조정에 의해 형상을 제어할 수 있는 아크릴계 감광 수지를 이용하는 것이 바람직하다. 또한, 돌출체의 표면은 후술하는 도전층(14)과의 밀착성을 높이기 위해 조면화되어 있는 것이 바람직하다.

돌출체(13)의 돌출량은 실장 방법이나 실장부의 특성 등에 의해 적절히 설정되지만, 일반적으로는 5∼1000㎛의 범위 내이며, 반도체 장치로는 5∼50㎛, 특히, 10∼20㎛ 정도로 되는 것이 바람직하다.

돌출체(13) 상에는 도전층(14)이 형성되고, 이 도전층(14)은 상기 개구 부(12a) 위까지 연장되어, 상기 베이스 전극(11)에 도전 접속되어 있다. 도전층(14)의 두께는, 일반적으로는, 100㎚∼1㎛의 범위 내이지만, 특히, 300∼800㎚의 범위내인 것이 바람직하다. 본 실시예에 있어서, 도전층(14)은 하지층(14a)과 표면 도전층(14b)의 2층이 적층되어 이루어지는 적층 구조로 되어 있다. 여기서, 하지층(14a)은 도전성 소재로 이루어지는 것에 한정되지 않지만, 도전성 소재로 구성되는 것이 바람직하고, 해당 도전성 소재로는, 예컨대, TiW, Cu, Cr, Ni, Pd, Ti, W, NiV 등을 들 수 있다. 하지층(14a)은 주로 돌출체를 구성하는 수지와의 밀착성을 높이기 위한 것이지만, 베이스 전극(11)을 구성하는 금속 소재(예컨대, 알루미늄)의 확산을 방지하는 확산 방지층으로도 기능하는 것(예컨대, TiW)인 것이 보다 바람직하다. 하지층(14a)의 두께는 100∼150㎚ 정도인 것이 바람직하다.

하지층(14a)은 일반적으로 표면 도전층(14b)보다 연성이 낮으므로, 실장 시에 있어 돌기 전극 P가 대향 전극에 접촉하여 변형할 때에, 하지층(14a)이 깨지고, 그것에 의해 표면 도전층(14b)에도 영향을 미치는 경우가 있다. 이것을 방지하기 위해, 본 실시예에서는 후술하는 바와 같이, 하지층(14a)의 일부를 분산 배치(도트 형상으로 형성)시키고 있다.

표면 도전층(14b)은 후술하는 대향 전극과의 접촉 저항이 작은 등, 전극 표면으로서의 바람직한 기능을 갖는 도전성 소재로 구성된다. 이러한 도전성 소재로는, 예컨대, Au, Ag, Cu, Pt 등을 들 수 있다. 표면 도전층(14b)으로는 상기한 도전 접속성 이외에, 내식성이 양호한 소재(Au, Pt 등)인 것이 더욱 바람직하다. 표면 도전층(14b)의 두께는 300∼800㎚ 정도인 것이 바람직하다.

또, 상기한 바와 같이 하여 형성된 돌기 전극 P를 도시예에서는 하나만 나타내고 있지만, 통상, 전자 부품(반도체 장치)의 실장면 상에는 복수의 돌기 전극 P가 배열된 형태로 형성된다. 이 경우, 복수의 돌기 전극 P를 각각 돌출체(13) 및 도전층(14)이 독립하여 형성된 형태로 배열되어도 좋지만, 예컨대, 공통의 돌출체(13)를 배열 방향으로 연장한 형상으로 하고, 이 돌출체(13) 상에 복수의 도전층(14)을 배열 형성한 것이라도 상관없다.

도 3은 돌기 전극 P의 정부의 일부에서 표면 도전층(14b)을 제거한 상태 및 그 밑에 있는 하지층(14a)의 일부를 확대하여 나타내는 평면도, 도 4는 돌기 전극 P의 확대 종단면도이다. 본 실시예에 있어서, 상기한 하지층(14b)은 적어도 돌기 전극 P의 정부에서 분산 배치(도트 형상으로 형성)되어 있다. 여기서 분산 배치(도트 형상)란, 하지층(14b)의 구성 소재가 돌출체(13)의 표면을 완전히 덮고 있는 것이 아니라, 형성 영역 또는 비형성 영역이 분산 배치되어 있는 상태를 말한다. 도 3 및 도 4에는, 미세한 형성 영역(14s)이 분산 배치되어 있는 모양이 표시되어 있다. 또한, 이들 형성 영역(14s) 사이에는 하지층(14a)이 형성되어 있지 않은 비형성 영역(14u)이 존재한다. 이 경우, 형성 영역(14s)의 평균 피복 면적은 100㎚²∼10㎛²정도이며, 피복 면적비는 2O∼8O% 정도이다. 또, 도시예와는 반대로, 미세한 비형성 영역이 분산 배치되어 있는 상태이더라도 좋다.

본 실시예에 있어서, 상기 하지층(14a)이 피복 범위에 있어서 전면적으로 분산 배치되어 있더라도 좋지만, 특히, 돌기 전극 P를 구성하는 부분, 즉, 돌출 체(13) 상에 형성되어 있는 부분만이 분산 배치되어 있더라도 좋고, 또한, 실장 시에 있어 돌기 전극이 실질적으로 변형하는 영역(정부)만이 분산 배치되어 있더라도 좋다. 이것은, 이하의 이유에 의해, 분산 배치된 하지층(14a)의 효과가 실장 시에 있어서의 돌기 전극 P의 변형 영역만으로 얻어지면 좋고, 특히, 대향 전극과 접촉하고 있는 영역과 접촉하지 않는 영역의 경계를 포함하는 소정 범위에서만 얻어지면 좋기 때문이다.

하지층(14a)을 분산 배치시키는 것은, 실장 시에 돌기 전극 P가 후술하는 대향 전극에 접촉하여 변형할 때에, 하지층(14a)이 깨어지는 것을 방지하기 때문이다. 하지층(14a)이 깨어지면, 표면 도전층(14b)에도 영향이 나타나, 크랙 등이 생기는 경우가 있고, 이것에 의해 접속 저항값이 흩어지거나, 증대하거나 할 우려가 있다. 물론, 접속 저항값의 편차나 증대는 표면 도전층(14b)에 크랙이 생기는 경우뿐만 아니라, 하지층(14a)의 깨어짐에 따르는 변형에 의해 표면 도전층(14b)의 시트 저항이 변동 또는 증가한 경우에도 생긴다.

도 4에는, 실장 시에 돌기 전극 P가 대향 전극(도시하지 않음)과 접촉하는 평면 범위 C를 나타내고 있다. 이 평면 범위 C는 실장 시에 있어서의 가압력이나 가열 온도 등에 영향을 받기 때문에 정확히 예측하는 것은 어렵지만, 실장 공정의 실험적인 검증이나 이론적인 계산 등에 의해 거의 결정할 수 있다. 본 실시예의 경우, 상기 평면 범위 C보다 넓은 평면 범위 D에서 돌기 전극 P의 실질적인 변형이 생긴다. 따라서, 이 평면 영역 D 내에서 하지층(14a)이 분산 배치되어 있으면 좋다. 또한, 평면 범위 C의 외연을 기준으로 하여 돌기 전극 P의 반경 방향에 어느 정도 여유를 갖고 설정한 경계 범위 E에는, 돌기 전극 P의 대향 전극에 대한 접촉 부분과 비접촉 부분의 경계가 포함된다. 이 경계 범위 E는 상기 평면 범위 D 내에서도 변형이 크고, 하지층(14a)의 깨어짐이 가장 발생하기 쉬운 부분이므로, 경계 범위 E에서만 하지층(14a)이 도트 형상으로 구성되어 있어도 충분한 효과를 얻을 수 있다. 이 경우, 평면 범위 C에서는 하지층(14a)이 전면적으로 피복된 상태로 됨으로써, 후술하는 대향 전극과의 도전 접속성을 향상시킬 수 있다. 또, 평면 범위 C 및 경계 범위 E의 쌍방에 있어서 하지층(14a)이 분산 배치되어 있지만, 평면 범위 C에서는 형성 영역(14s)의 면적 비율이 상대적으로 크고, 경계 범위 E에서는 비형성 영역(14u)의 면적 비율이 상대적으로 커지도록 구성하여도 좋다.

[전자 부품(반도체 장치)의 제조 방법]

다음에, 도 5 내지 도 9를 참조하여, 상술한 전자 부품(반도체 장치)의 제조 방법의 실시예에 대하여 상세히 설명한다. 본 실시예의 제조 방법은, 도 5에 나타내는 바와 같이, 기체(10)의 표면상에 증착법, 스퍼터링법 등을 이용하여 알루미늄 등으로 이루어지는 베이스 전극(11)을 형성한다. 이 베이스 전극(11)은 에칭 등에 의한 패터닝 처리로 기체(10) 상의 각종 배선 등과 함께 형성할 수 있다. 그 후, 기체(10) 및 베이스 전극(11) 상에, CVD법, 스퍼터링법 등에 의해 절연층(12)을 형성하고, 패터닝 처리에 의해 베이스 전극(11)을 노출시키기 위한 개구부(12a)를 형성한다.

그 후, 도 6에 나타내는 바와 같이, 절연층(12) 상에 감광성 수지(13X)를 도포하고, 개구부(13a)를 구비한 노광 마스크(13Y)를 이용하여 노광 처리를 실시하 고, 그 후, 현상 처리를 실시하는 것에 의해, 도 7에 나타내는 바와 같이, 돌출체(13)를 형성한다. 도시예에서는 개구부(13a)에 대응하는 부분의 감광성 수지(13X)가 잔존하여 돌출체(13)가 형성되는 예를 나타내고 있다. 또, 감광성 수지(13X)로서 노광량을 제어하는 것에 의해 잔존 두께를 조정할 수 있는 감광성 재료(예컨대, 아크릴계 감광성 수지)를 이용함으로써, 단순한 개구 형상을 갖는 개구부(13a)에서 도시한 바와 같은 반구 형상의 돌출체(13)를 용이하게 형성할 수 있다.

여기서, 돌출체(13)의 표면을 조면화하는 것이 바람직하다. 돌출체(13) 표면의 조면화는, 예컨대, 산소 가스를 이용한 플라즈마 처리로 실시할 수 있다. 해당 표면의 표면 거칠기 Ra가 50∼500㎚의 범위인 것이 바람직하고, 특히, 100∼150㎚ 정도인 것이 바람직하다.

그런 후에, 도 8에 나타내는 바와 같이, 도전층(14)을 형성한다. 도시예의 경우, 하지층(14a)과 표면 도전층(14b)을 증착법이나 스퍼터링법에 의해 순차 형성한다. 하지층(14a) 및 표면 도전층(14b)은 도금 처리(무전해 도금 또는 전해 도금)에 의해 형성하여도 좋다.

본 실시예에서는 본 공정에서 하지층(14a)을 피복 범위를 전면적으로 덮도록 형성하고, 후의 공정에서 도트 형상으로 가공하지만, 해당 공정에서 하지층(14a)을 직접 분산 배치하여도 좋다. 이 경우, 예컨대, 스퍼터링법 등의 기상 성장법이나 무전해 도금 등의 석출법으로 하지층(14a)을 형성하고, 하지층(14a)이 이산적으로 돌출체(13)의 표면을 피복하는 단계(핵 생성 상태)에서, 연속적으로 피복하는 단 계(연속막 상태)에 이르기 전에, 처리를 정지한다. 이와 같이 하면, 처리 시간이 짧아 상술한 바와 같이 형성 영역(14s)이 분산 배치된 상태로 되기 쉽지만, 처리 시간이 길어지면 비형성 영역이 분산 배치된 상태로 된다.

또한, 하지층을 스퍼터링하는 공정에서 도트 형상의 마스크를 사용하여 스퍼터링함으로써 하지층을 분산 배치시키는(도트 형상으로 형성하는) 것도 가능하다.

본 실시예에서는, 하지층(14a)이 기체 상의 피복 범위를 전면적으로 덮는 상태로 되도록 형성한 경우에 대하여 이하 설명한다. 하지층(14a)은 상기한 조면화된 돌출체(13)의 표면상에 성막되고, 그 결과, 하지층(14a)의 표면에 돌출체(13)의 조면 상태(표면의 요철)가 반영된 상태로 된다. 예컨대, 하지층(14a)을 상기 표면 거칠기와 같은 정도의 두께(100∼150㎚ 정도)로 형성하는 것에 의해, 하지층(14a)의 표면에는 돌출체(13)의 조면 상태가 반영된다.

그리고, 이 위에 형성되는 표면 도전층(14b)에는, 상기한 하지층(14a)의 표면 요철에 대응하여 성막 중에 요철 주기마다 단위 조직이 성장하고, 그 결과, 기체/액체 침투성을 구비한 미세 구조가 형성된다. 즉, 하지층(14a)의 표면상에서 미세한 단위 조직이 각각 독립하여 성장하고, 최종적으로 도 10에 나타내는 바와 같이, 단위 조직 사이가 밀접해서 일체의 층 구조로 되기 때문에, 단위 조직의 경계에 기체나 액체가 침투 가능한 구조로 된다.

다음에, 돌기 전극 P로부터 베이스 전극(11)에 이르는 범위를 레지스트 등으로 형성한 마스크(15)로 피복하고, 에칭 처리(습식 에칭이라도 건식 에칭이라도 좋음)에 의해, 도 9에 나타내는 바와 같이, 표면 도전층(14b)의 불필요 부분을 제거 한다.

그 후, 패터닝된 표면 도전층(14b)을 마스크로 하여, 하지층(14a)의 패터닝 처리를 행한다. 여기서, 패터닝 처리는 하지층(14a)을 제거할 수는 있지만, 표면 도전층(14b)을 제거하는 것은 실질적으로 할 수 없는 방법, 예컨대, 소정의 에칭액을 이용하는 습식 에칭, 또는 상기한 선택성을 갖는 반응성 건식 에칭 등으로 실행한다.

본 공정에서는, 도 10에 나타내는 바와 같이, 표면 도전층(14b)이 상기한 미세 구조(14t)를 갖는 것으로 하여 형성되어 있다. 그리고, 표면 도전층(14b)을 마스크로 하여 상기한 패터닝(에칭) 처리를 실시함으로써, 표면 도전층(14b)이 피복되지 않는 범위의 하지층(14a)이 제거되는 것은 물론이고, 표면 도전층(14b)에서 피복되어 있는 범위의 하지층(14a)도 미세 구조(14t)를 통해 침입한 에칭액 또는 에칭 가스에 의해 부분적으로 제거되며, 그 결과, 하지층(14a)은 도 10에 나타내는 바와 같이, 형성 부분(14s)과 비형성 부분(14u)을 갖는 도트 형상으로 가공된다.

이 경우에, 도 9에 2점 쇄선으로 나타내는 바와 같이, 일부에 개구부(15a)를 형성한 마스크(15')(이 마스크(15')는 상기 마스크(15)와 같은 것이더라도 좋고, 전혀 다른 마스크이더라도 좋음)를 남겨 패터닝을 하는 것에 의해, 개구부(15a)에서 노출된 하지층(14a)의 부분(예컨대, 돌기 전극 P의 정부, 즉, 상기한 평면 범위 D)만을 분산 배치시킬(도트 형상으로 형성할) 수 있다. 또한, 돌출체(13)의 정부 중, 정점 근방을 피하고 그 주위(상기한 경계 범위 E)만을 분산 배치시키는(도트 형상으로 형성하는) 것도 가능하다.

이 경우에는, 상기 범위 이외의 부분, 특히, 베이스 전극(11)과 도전층(14)의 도전 접촉 부분에서 하지층(14a)이 도트 형상으로 가공되지 않기 때문에, 베이스 전극(11) 상의 도전 접속 부분의 접속 저항값을 저하시킬 수 있고, 또한 해당 부분에는 에칭액이나 에칭 가스가 침입하지 않으므로, 해당 부분의 부식 등의 우려도 감소시킬 수 있다. 또한, 상기와 마찬가지로 하지층(14a)을 도트 형상으로 가공하는 범위를 한정하는 것에 의해, 도전층(14)의 배선으로서의 저항값을 감소시킬 수 있다.

또, 본 실시예의 경우, 하지층(14a)(TiW)은 베이스 전극(11)(Al)과 표면 도전층(14b)(Au) 사이에 개재하고, 열 처리 등에 의해 베이스 전극(11)의 원자(Al 원자)가 표면 도전층(14b) 내로 확산하는 것을 방지하는 확산 방지막으로도 기능한다. 이 경우에는, 확산 방지막으로서의 기능을 높이기 위해, 상기한 바와 같이 베이스 전극(11) 상에서 하지층(14a)이 도트 형상으로 구성되지 않고, 피복 범위를 전면적으로 덮도록 형성되어 있는 것이 바람직하다.

본 실시예의 제조 방법에서는, 표면 도전층(14b)에 마련된 기체/액체 침투성을 구비한 미세 구조(14t)를 통해 하지층(14a)을 분산 배치(도트 형상으로 형성)시키고 있기 때문에, 도트 형상의 하지층(14a)을 안정하게 형성할 수 있다. 또한, 하지층(14a)을 패터닝하는 동시에 하지층(14a)을 도트 형상으로 함으로써, 하지층(14a)을 도트 형상으로 하기 위한 전용 공정이 불필요해지기 때문에, 공정수의 증가를 회피할 수 있어, 제조 시간이나 제조 비용의 증가를 억제할 수 있다.

또한, 돌출체(13)의 표면이 미리 조면화됨으로써 하지층(14a)의 밀착성을 더 욱 높일 수 있음과 동시에, 하지층(14a)의 표면이 돌출체(13)의 표면의 요철을 반영하도록 형성되고, 이 하지층(14a)의 표면 요철에 따라 표면 도전층(14b)이 형성되기 때문에, 용이하게 기체/액체 침투성을 갖는 미세 구조(14t)를 형성할 수 있다.

[실장 구조체 및 전기 광학 장치의 구성]

다음에, 도 11 및 도 12를 참조하여, 본 발명의 실장 구조체 및 전기 광학 장치의 실시예에 대하여 상세히 설명한다. 도 11은 전기 광학 장치의 일례를 나타내는 개략 사시도, 도 12는 실장 구조를 확대하여 나타내는 확대 부분 단면도이다.

본 실시예의 전기 광학 장치(100)는 액정 표시체(액정 패널)를 구비한 액정 장치이고, 유리 등으로 이루어지는 투명한 기판(110)과 기판(120)을 밀봉재(130)로 접합시켜, 기판(110)과 기판(120) 사이에 액정을 배치한 것이다. 밀봉재(130)는 구동 영역 A를 둘러싸도록 형성되고, 액정을 주입하는 개구부(130a)가 밀봉재(131)에 의해 폐쇄되어 있다.

기판(110)은 유리나 플라스틱 등의 기재(111)의 내면 상에, Al나 Ag 등의 금속 그 밖의 반사성 재료로 이루어지는 반사층, 컬러 필터, 절연막, ITO(Indium Tin Oxide) 등의 투명 도전체로 이루어지는 전극(116), 폴리이미드 수지 등으로 이루어지는 배향막 등을 필요에 따라 적당히 적층한 것이다.

한편, 기판(120)은 유리나 플라스틱 등의 기재(121)의 내면 상에, 배선(122) 및 이것에 접속된 소자(TFD 등의 2단자 비선형 소자, 또는 TFT 등의 3단자 비선형 소자), 절연층, 투명 도전체로 이루어지는 전극, 폴리이미드 수지 등으로 이루어지 는 배향막 등을 필요에 따라 적당히 적층한 것이다.

기판(110) 상에 마련된 전극과, 기판(120) 상에 마련된 전극이 평면적으로 교차하는 영역은 양 전극에 끼워진 액정의 배향 상태를 독립적으로 제어 가능한 화소를 구성하고, 도시한 구동 영역 A 내에는 복수의 화소가 종횡으로 배열된 상태로 되어 있다.

또한, 기판(120)은 기판(110)의 외형보다 외측으로 돌출한 기판 돌출부(120T)를 갖고, 이 기판 돌출부(120T) 상에 액정 구동 회로 등을 내장한 반도체 장치(135)가 실장되어 있다. 이 반도체 장치(135)는 상기 전극(116) 및 배선(122)에 도전 접속되고, 기판 돌출부(120T) 상으로 인출된 배선(117, 118)에 도전 접속되어 있다. 또한, 기판 돌출부(120T)의 단부에는 반도체 장치(135)에 도전 접속된 입력 단자(136)가 마련되고, 이 입력 단자(136)는 기판 돌출부(120T)의 단부에 실장된 배선 기판(예컨대, 플렉서블 배선 기판)(137)에 형성된 배선(도시하지 않음)에 도전 접속되어 있다.

또한, 기판(110)과 기판(120)의 사이에는 절연 수지 등으로 구성되는 스페이서(도시하지 않음)를 개재하고, 이 스페이서가 양 기판의 간격을 규제하고 있다. 이 스페이서는 어느 한쪽의 기판에 고정한 상태로 형성되는 것이 바람직하다. 또한, 기판(110, 120)의 외면상에는 필요에 따라 위상차판 및 편광판(도시하지 않음)이 점착 등의 방법으로 배치된다.

상기한 반도체 장치(135)에는, 상기한 전자 부품(반도체 장치)의 실시예에서 형성된 돌기 전극 P가 형성되고, 이 돌기 전극 P가 기판 돌출부(120T) 상에 형성된 배선(117, 118)의 선단에 마련된 도 12에 나타내는 대향 전극(접속 패드)(117s, 118s)에 도전 접속되어 있다. 이 경우, 반도체 장치(135)를 열경화성 수지로 이루어지는 절연 수지 필름 등을 거쳐 기판 돌출부(120T)에 대하여 가압하면서 가열하고, 절연 수지 필름을 구성하는 절연 수지(150)를 연화시키면서 돌기 전극 P를 대향 전극(117s, 118s)에 가압 밀착하여, 돌기 전극 P의 돌출체(13)의 정부를 변형시킨다. 그 후, 절연 수지(150)가 열경화함으로써, 돌기 전극 P와 대향 전극(117s, 118s)의 도전 접속 상태가, 도 12에 나타내는 바와 같이, 유지된다.

도 12에 나타내는 도전 접속 상태에 있어서, 돌기 전극 P가 대향 전극(117s, 118s)에 가압 밀착되는 것에 의해 돌출체(13)가 탄성 변형하고 있고, 그 탄성 복원력이 접착 압력으로서 기능하며, 양 전극의 도전 접속 상태가 유지된다. 이 경우, 돌기 전극 P가 대향 전극(117s, 118s)에 접촉하고 있는 평면 범위 C, 돌기 전극 P가 실질적으로 변형하고 있는 평면 범위 D 및 경계 범위 E는 도 4에 나타내는 것과 마찬가지이다. 따라서, 상기 평면 범위 D 또는 경계 범위 E에서 하지층(14a)이 분산 배치(도트 형상에 형성)되어 있는 것에 의해, 돌기 전극 P의 저항값이 분산되거나, 증대하거나 하는 것을 억제할 수 있다.

[전자기기]

마지막으로, 상술한 전기 광학 장치(100)를 전자기기에 탑재하여 이루어지는 구성예에 대하여 설명한다. 도 13은 본 발명에 따른 전자기기의 일 실시예인 노트북형 퍼스널 컴퓨터를 나타내고 있다. 이 퍼스널 컴퓨터(200)는 복수의 조작 버튼(201a)이나 다른 조작 장치(201b)를 구비한 본체부(201)와, 이 본체부(201)에 접 속되고, 표시 화면(202a)을 구비한 표시부(202)를 구비하고 있다. 도시예의 경우, 본체부(201)와 표시부(202)는 개폐 가능하게 구성되어 있다. 표시부(202)의 내부에는 상술한 전기 광학 장치(액정 장치)(100)가 내장되어 있고, 표시 화면(202a)에 소망하는 표시 화상이 표시되게 되어 있다. 이 경우, 퍼스널 컴퓨터(200)의 내부에는, 상기 전기 광학 장치(100)를 제어하는 표시 제어 회로가 마련된다. 이 표시 제어 회로는 전기 광학 장치(100)의 반도체 장치(135) 내에 마련되는 구동 회로(액정 드라이버 회로 등)에 대하여 소정의 제어 신호를 보내어, 그 표시 형태를 결정하도록 구성되어 있다.

또, 본 발명에 따른 전자기기로는, 도 13에 나타내는 전자기기의 외에, 액정 텔레비전, 카 네비게이션 장치, 호출기, 전자 수첩, 전자 계산기, 워크 스테이션, 화상 전화, POS 단말기 등을 들 수 있다. 그리고, 이들 각종 전자기기의 표시부로서 본 발명에 따른 전기 광학 장치를 이용할 수 있다. 또한, 본 발명의 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및 전자 부품의 제조 방법은 상술한 도시예에만 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지 변경을 가하여 얻어지는 것은 물론이다. 예컨대, 상기 실시예에서는 돌기 전극 P를 마련한 반도체 장치에 대하여 설명했지만, 상기 반도체 장치 대신, 반도체 장치 이외의 임의의 전자 부품을 마찬가지로 구성하여, 실장 구조체를 구성하여도 좋다.

도 1은 실시예의 반도체 장치의 부분 평면도,

도 2는 실시예의 반도체 장치의 부분 종단면도,

도 3은 실시예의 반도체 장치의 부분 평면도와 동시에 나타내는 하지층의 확대 부분 평면도,

도 4는 실시예의 반도체 장치의 돌기 전극을 확대하여 나타내는 확대 부분 종단면도,

도 5는 실시예의 반도체 장치의 제조 공정을 나타내는 공정 설명도,

도 6릉 실시예의 반도체 장치의 제조 공정을 나타내는 공정 설명도,

도 7은 실시예의 반도체 장치의 제조 공정을 나타내는 공정 설명도,

도 8은 실시예의 반도체 장치의 제조 공정을 나타내는 공정 설명도,

도 9는 실시예의 반도체 장치의 제조 공정을 나타내는 공정 설명도,

도 10은 돌기 전극의 표층부를 확대하여 나타내는 확대도,

도 11은 전기 광학 장치의 일례를 나타내는 개략 사시도,

도 12는 실장부의 확대 부분 종단면도,

도 13은 전자기기의 일례를 나타내는 개략 사시도이다.

도면의 주요 부분에 대한 부호의 설명

10 : 기체 11 : 베이스 전극

12 : 절연층 13 : 돌출체

14 : 도전층 14a : 하지층

14s : 형성 영역 14t : 미세 구멍

14u : 비형성 영역 14b : 표면 도전층

15 : 레지스트 100 : 전기 광학 장치

200 : 전자기기

Claims

수지로 이루어지는 돌출체(bump)(13)와, 상기 돌출체(13) 상에 형성된 하지층(base layer)(14a)과, 상기 하지층(14a) 상에 형성된 표면 도전층(14b)을 구비한 돌기 전극(P)을 갖는 반도체 장치에 있어서,

상기 하지층(14a)은 상기 표면 도전층(14b)보다 연성(ductility)이 낮은 소재로 구성되고,

상기 돌기 전극(P)의 적어도 정부(頂部)에서 상기 하지층(14a)이 분산 배치되어 있는

것을 특징으로 하는 반도체 장치.
제 1 항에 있어서,

상기 하지층(14a)은 상기 표면 도전층(14b)에 비해 상기 돌출체(13)에 대한 밀착성이 양호한 소재로 구성되어 있는 것을 특징으로 하는 반도체 장치.
제 1 항 또는 제 2 항에 있어서,

상기 돌출체(13)의 형성 영역 이외의 영역에 베이스 전극(11)이 마련되고, 상기 베이스 전극(11)에 상기 표면 도전층(14b)이 도전 접속되어 있는 것을 특징으로 하는 반도체 장치.
제 3 항에 있어서,

상기 하지층(14a)은 도전성 소재로 이루어지고, 상기 표면 도전층(14b)은 상기 하지층(14a)을 통해 상기 베이스 전극(11)에 도전 접속되어 있는 것을 특징으로 하는 반도체 장치.
수지로 이루어지는 돌출체(13)와, 상기 돌출체(13) 상에 형성된 하지층(14a)과, 상기 하지층(14a) 상에 형성된 표면 도전층(14b)을 구비한 돌기 전극을 갖는 제 1 전자 부품과, 상기 돌기 전극(P)의 적어도 정부(頂部)가 눌려 찌부러진 상태로 도전 접속되어 이루어지는 대향 전극을 갖는 제 2 전자 부품을 구비하는 실장 구조체에 있어서,

상기 하지층(14a)은 상기 표면 도전층(14b)보다 연성의 낮은 소재로 구성되고,

상기 돌기 전극(P)의 적어도 상기 대향 전극에 대한 접촉 부분과 비접촉 부분의 경계 영역에서 상기 하지층(14a)이 분산 배치되어 있는

것을 특징으로 하는 실장 구조체.
제 5 항에 있어서,

상기 하지층(14a)은 도전성 소재로 이루어지고, 상기 표면 도전층(14b)은 상기 하지층(14a)보다, 상기 대향 전극에 대한 접촉 저항이 낮은 소재, 또는 내식성이 높은 소재로 구성되어 있는 것을 특징으로 하는 실장 구조체.
청구항 1에 기재된 반도체 장치를 실장하여 이루어지는 전기 광학 패널을 구비하는 것을 특징으로 하는 전기 광학 장치.
청구항 5에 기재된 실장 구조체를 포함하는 것을 특징으로 하는 전기 광학 장치.
청구항 7 또는 8에 기재된 전기 광학 장치를 탑재하여 이루어지는 것을 특징으로 하는 전자기기.
수지로 이루어지는 돌출체(13)와, 상기 돌출체(13) 상에 형성된 하지층(14a)과, 상기 하지층(14a) 상에 형성된 표면 도전층(14b)을 구비한 돌기 전극(P)을 갖는 전자 부품의 제조 방법에 있어서,

기체(基體) 상에 상기 돌출체(13)를 형성하는 공정과,

상기 돌출체(13)의 표면상에 상기 하지층(14a)을 형성하는 공정과,

상기 하지층(14a)의 표면상에 상기 표면 도전층(14b)이 기체/액체 침투성을 갖는 미세 구조를 구비한 형태로 형성하는 공정과,

상기 돌출체(13) 상에서 상기 표면 도전층(14b)으로 덮인 상기 하지층(14a)의 적어도 일부 영역을, 상기 표면 도전층(14b)의 상기 미세 구조를 통과한 기체 또는 액체에 의해 분산하여 형성하는 공정

을 구비하는 것을 특징으로 하는 전자 부품의 제조 방법.
제 10 항에 있어서,

상기 돌출체(13)를 형성하는 공정에서는 상기 돌출체(13)의 표면을 조면(rough surface)화하고,

상기 하지층(14a)을 형성하는 공정에서는 상기 돌출체(13)의 조면화한 상기 표면의 요철을 반영한 표면을 갖는 상태로 상기 하지층을 형성하며,

상기 표면 도전층(14b)을 형성하는 공정에서는 상기 표면 도전층(14b)을 상기 하지층(14a)의 표면 요철 상에 성막함으로써 상기 미세 구조를 형성하는

것을 특징으로 하는 전자 부품의 제조 방법.