KR101897653B1 - 컴플라이언트 범프의 제조방법 - Google Patents

컴플라이언트 범프의 제조방법 Download PDF

Info

Publication number
KR101897653B1
KR101897653B1 KR1020170028344A KR20170028344A KR101897653B1 KR 101897653 B1 KR101897653 B1 KR 101897653B1 KR 1020170028344 A KR1020170028344 A KR 1020170028344A KR 20170028344 A KR20170028344 A KR 20170028344A KR 101897653 B1 KR101897653 B1 KR 101897653B1
Authority
KR
South Korea
Prior art keywords
pattern
conductive
elastic resin
forming
layer
Prior art date
Application number
KR1020170028344A
Other languages
English (en)
Inventor
권재진
Original Assignee
엘비세미콘 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘비세미콘 주식회사 filed Critical 엘비세미콘 주식회사
Priority to KR1020170028344A priority Critical patent/KR101897653B1/ko
Priority to PCT/KR2017/015669 priority patent/WO2018164360A1/ko
Priority to US16/310,980 priority patent/US10825788B2/en
Application granted granted Critical
Publication of KR101897653B1 publication Critical patent/KR101897653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Abstract

본 발명은 적어도 하나 이상의 도전성 패드를 구비하는 전자 소자를 준비하는 단계; 상기 전자 소자 상에 탄성 레진층을 형성하는 단계; 상기 탄성 레진층 상에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층에 포토리소그래피 공정을 수행하여, 상기 도전성 패드가 위치하는 영역과 이격된 영역에 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴에 베이크 공정을 수행하여, 상단의 단면적 보다 하단의 단면적이 더 넓은 제 2 포토레지스트 패턴을 형성하는 단계; 상기 제 2 포토레지스트 패턴을 마스크로 이용하여 상기 탄성 레진층에 식각공정을 수행하여, 상기 도전성 패드가 위치하는 영역과 이격된 영역에, 상단의 단면적 보다 하단의 단면적이 더 넓은 탄성 레진패턴을 형성하는 단계; 및 상기 탄성 레진패턴의 적어도 일부를 덮으면서 상기 도전성 패드까지 연장된 도전성 배선패턴을 형성하는 단계;를 포함하는 컴플라이언트 범프의 제조방법을 제공한다.

Description

컴플라이언트 범프의 제조방법{Methods of fabricating compliant bump}
본 발명은 범프의 제조방법에 관한 것으로서, 더 상세하게는 컴플라이언트 범프의 제조방법에 관한 것이다.
전자 장치가 다양한 기능의 개선과 함께 소형화 추세에 따라 전자 소자의 본딩을 위한 범프 및 그 제조방법의 개발이 진행되고 있다. 칩 상에 형성된 복수개의 범프를 이용한 본딩 공정에서 범프 높이가 균일하지 않고 단차가 발생함에 따라 칩의 굽힘 현상 및 이에 따른 잔류 변형이 발생하는 문제점이 대두되고 있다.
관련 선행기술로는 대한민국 공개공보 제2010-0068698호(2010.06.24 공개, 발명의 명칭 : 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법)가 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 칩 상에 형성된 복수개의 범프를 이용한 본딩 공정에서 범프 높이가 균일하지 않고 단차가 발생함에 따라 발생하는 잔류 변형을 완화시킬 수 있는 범프의 제조방법을 제공하고자 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 컴플라이언트 범프의 제조방법을 제공한다. 상기 컴플라이언트 범프의 제조방법은 적어도 하나 이상의 도전성 패드를 구비하는 전자 소자를 준비하는 단계; 상기 전자 소자 상에 탄성 레진층을 형성하는 단계; 상기 탄성 레진층 상에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층에 포토리소그래피 공정을 수행하여, 상기 도전성 패드가 위치하는 영역과 이격된 영역에 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴에 베이크 공정을 수행하여, 상단의 단면적 보다 하단의 단면적이 더 넓은 제 2 포토레지스트 패턴을 형성하는 단계; 상기 제 2 포토레지스트 패턴을 마스크로 이용하여 상기 탄성 레진층에 식각공정을 수행하여, 상기 도전성 패드가 위치하는 영역과 이격된 영역에, 상단의 단면적 보다 하단의 단면적이 더 넓은 탄성 레진패턴을 형성하는 단계; 및 상기 탄성 레진패턴의 적어도 일부를 덮으면서 상기 도전성 패드까지 연장된 도전성 배선패턴을 형성하는 단계;를 포함한다.
상기 컴플라이언트 범프의 제조방법에서, 상기 도전성 배선패턴을 형성하는 단계는 상기 탄성 레진패턴이 형성된 상기 도전성 패드를 구비하는 전자 소자 상에 배리어 금속층과 씨드층을 순차적으로 형성하는 단계; 상기 씨드층 상의 선택적인 제 1 영역에 차단 패턴을 형성하고 상기 씨드층 상에 도금층을 형성하는 단계; 및 상기 차단 패턴을 제거한 후 노출된 상기 씨드층과 상기 배리어 금속층을 식각하여 씨드 패턴과 배리어 금속 패턴을 형성하는 단계;를 포함한다.
상기 컴플라이언트 범프의 제조방법에서, 상기 도전성 배선패턴을 형성하는 단계는 상기 탄성 레진패턴이 형성된 상기 도전성 패드를 구비하는 전자 소자 상에 배리어 금속층과 씨드층을 순차적으로 형성하는 단계; 상기 씨드층 상의 선택적인 제 2 영역에 차단 패턴을 형성하고 상기 씨드층과 상기 배리어 금속층을 식각하여 상기 전자 소자 상에 배리어 금속 패턴과 씨드 패턴을 형성하는 단계; 및 상기 씨드 패턴 상에 도금 패턴을 형성하는 단계;를 포함한다.
상기 컴플라이언트 범프의 제조방법에서, 상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되, 상기 탄성 레진패턴은 상기 도전성 배선패턴이 위치하는 영역의 높이와 상기 복수의 도전성 배선패턴 사이의 이격 영역의 높이가 동일하면서 상기 복수의 도전성 패드에 대응되도록 일체로 신장될 수 있다.
상기 컴플라이언트 범프의 제조방법에서, 상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되, 상기 도전성 배선패턴을 형성하는 단계 이후에, 상기 복수의 도전성 배선패턴 사이의 이격 영역에 노출된 탄성 레진패턴를 부분적인 두께 만큼 식각함으로써, 상기 탄성 레진패턴은 상기 도전성 배선패턴이 위치하는 영역의 높이가 상기 복수의 도전성 배선패턴 사이의 이격 영역의 높이 보다 높으면서 상기 복수의 도전성 패드에 대응되도록 일체로 신장될 수 있다.
상기 컴플라이언트 범프의 제조방법에서, 상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되, 상기 도전성 배선패턴을 형성하는 단계 이후에, 상기 복수의 도전성 배선패턴 사이의 이격 영역에 노출된 탄성 레진패턴을 전부 식각함으로써, 상기 탄성 레진패턴은 상기 도전성 배선패턴이 위치하는 영역에만 형성되고 상기 복수의 도전성 패드에 대응되도록 서로 이격되어 배치될 수 있다.
상기 컴플라이언트 범프의 제조방법에서, 상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되, 상기 제 1 포토레지스트 패턴은 상기 복수의 도전성 패드에 대응되도록 일체로 신장하는 패턴일 수 있다.
상기 컴플라이언트 범프의 제조방법에서, 상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되, 상기 제 1 포토레지스트 패턴은 상기 복수의 도전성 패드에 대응되도록 서로 이격된 복수의 패턴일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 칩 상에 형성된 복수개의 범프를 이용한 본딩 공정에서 범프 높이가 균일하지 않고 단차가 발생함에 따라 발생하는 잔류 변형을 완화시킬 수 있는 범프의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.

도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법의 전반부 단계들을 도해하는 단면도들이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법에서 구현된 탄성 레진패턴의 다양한 예들을 도시한 평면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법의 후반부 단계들을 도해하는 도면들이다.
도 4는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 일부 구성을 나타낸 평면도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법의 변형된 후반부 단계들을 도해하는 도면들이다.
도 6a 및 도 6b는, 각각, 본 발명의 제 1 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 단면도 및 사시도이다.
도 7a 및 도 7b는, 각각, 본 발명의 제 2 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 단면도 및 사시도이다.
도 8a 및 도 8b는, 각각, 본 발명의 제 3 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 단면도 및 사시도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법의 전반부 단계들을 도해하는 도면들이다.
도 1a를 참조하면, 적어도 하나 이상의 도전성 패드(104)를 구비하는 전자 소자(100)를 준비한다. 전자 소자(100)는 기판 상에 형성된 트랜지스터, 배선 패턴 및 절연 패턴 중의 적어도 어느 하나를 구비하는 반도체칩 또는 IC칩(102)을 구비한다. 상기 기판은, 예를 들어, 실리콘을 함유하는 웨이퍼를 포함하거나, 유리를 포함한 세라믹 및 폴리머를 함유하는 기판을 포함할 수 있다. 도전성 패드(104)는 반도체칩 또는 IC칩(102) 상에 금속층을 형성하고 패터닝하여 구현할 수 있다. 상기 금속층은, 비한정적인 예시로서, 알루미늄층 또는 텅스텐층을 포함할 수 있다. 도전성 패드(104)는 전기적 연결을 효율적으로 구성하기 위하여 형성된 재배선 패턴과 전기적으로 연결될 수 있다. 한편, 전자 소자(100)는 상기 재배선 패턴과 상기 도전성 패드를 외부로의 인자으로부터 물리적 내지 화학적 손상을 방지하기 위한 패시베이션 패턴(106)을 더 구비할 수 있다.
도 1b를 참조하면, 적어도 하나 이상의 도전성 패드(104)를 구비하는 전자 소자(100) 상에 탄성 레진층(120)을 형성한다. 탄성 레진층(120)을 형성한 후에 큐어링(curing) 공정을 더 수행할 수 있다. 탄성 레진층(120)의 재질은, 비한정적인 예시로, 폴리이미드(polyimide), 아크릴(acrylic), 페놀(phenol), 실리콘(silicone), 실리콘 개량 폴리이미드(silicone-modified polyimide) 및 에폭시(epoxy) 중의 어느 하나를 포함할 수 있다.
도 1c를 참조하면, 탄성 레진층(120) 상에 포토레지스트층(130)을 형성한다. 포토레지스트층(130)은 특정한 파장대의 광의 노광 여부에 따라 물질 구조가 변경되어 선택적인 패터닝이 가능한 물질층이다. 포토레지스트층(130)과 탄성 레진층(120)은 서로 상이한 물질로 이루어지되, 포토레지스트층(130)은 탄성 레진층(120) 보다 광에 더 민감할 수 있으며, 탄성 레진층(120)은 포토레지스트층(130) 보다 더 탄성을 가질 수 있다.
도 1d 및 도 1e를 참조하면, 포토레지스트층(130)에 포토리소그래피 공정을 수행하여, 도전성 패드(104)가 위치하는 영역(B1)과 이격된 영역(B2)에 제 1 포토레지스트 패턴(130a)을 형성한다. 포토리소그래피 공정은 포토레지스트층(130) 상에 마스크(140)를 이용하여 노광 공정을 수행하는 단계를 포함한다. 제 1 포토레지스트 패턴(130a)은 상단부의 단면적과 하단부의 단면적이 대략 동일한 패턴일 수 있다.
도 1f를 참조하면, 제 1 포토레지스트 패턴(130a)에 베이크(bake) 공정을 수행하여, 상단부의 단면적 보다 하단부의 단면적이 더 넓은 제 2 포토레지스트 패턴(130b)을 형성한다. 예를 들어, 제 2 포토레지스트 패턴(130b)은 반구형 패턴 및 타원형 패턴 중의 일부분일 수 있다. 탄성 레진층(120)과 접합된 제 1 포토레지스트 패턴(130a)은 탄성 레진층(120)으로부터 멀어질수록 베이크 공정에 의하여 수축하는 정도가 커진다. 즉, 제 1 포토레지스트 패턴(130a)의 하단부는 수축하려는 힘이 탄성 레진층(120)과의 접합력으로 상쇄되는 반면에, 제 1 포토레지스트 패턴(130a)의 상부로 갈수록 수축하려는 힘을 탄성 레진층(120)과의 접합력으로 상쇄하는 정도가 점점 약해지고 횡단면적은 최상단에서 최소가 된다.
도 1g 및 도 1h를 참조하면, 제 2 포토레지스트 패턴(130b)을 마스크로 이용하여 탄성 레진층(120)에 식각공정을 수행하여, 도전성 패드(104)가 위치하는 영역과 이격된 영역에, 상단부의 단면적 보다 하단부의 단면적이 더 넓은 탄성 레진패턴(120a)을 형성한다. 즉, 제 2 포토레지스트 패턴(130b)의 형상이 탄성 레진층(120)에 전사되어 탄성 레진패턴(120a)을 형성한다. 예를 들어, 탄성 레진패턴(120a)은 반구형 패턴 및 타원형 패턴 중의 일부분일 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법에서 구현된 탄성 레진패턴의 다양한 예들을 도시한 평면도이다.
도 2a를 참조하면, 도전성 패드(104)가 서로 이격되어 배치된 복수의 패턴으로 구성되는 경우, 탄성 레진패턴(120a)은 분리되지 않고 일체로 형성되어 복수의 도전성 패드(104)에 대응되도록 신장될 수 있다. 탄성 레진패턴(120a)이 신장하는 방향은 복수의 도전성 패드(104)가 배열되는 방향과 나란할 수 있다. 이 경우, 탄성 레진패턴(120a)은 제 2 포토레지스트 패턴(130b)으로부터 전사되고, 제 2 포토레지스트 패턴(130b)의 기본적인 배치 양상은 제 1 포토레지스트 패턴(130a)으로부터 기인하므로, 도 1d에 도시된 마스크(140)는, 제 1 포토레지스트 패턴(130a)이 분리되지 않고 일체로 형성되어 복수의 도전성 패드(104)에 대응되어 신장하도록, 구성될 수 있다.
도 2b를 참조하면, 도전성 패드(104)가 서로 이격되어 배치된 복수의 패턴으로 구성되는 경우, 탄성 레진패턴(120a)도 서로 이격되어 각각의 도전성 패드(104)와 대응되도록 배치된 복수의 패턴으로 구성될 수 있다. 탄성 레진패턴(120a)가 배열되는 방향은 복수의 도전성 패드(104)가 배열되는 방향과 나란할 수 있다. 이 경우, 탄성 레진패턴(120a)은 제 2 포토레지스트 패턴(130b)으로부터 전사되고, 제 2 포토레지스트 패턴(130b)의 기본적인 배치 양상은 제 1 포토레지스트 패턴(130a)으로부터 기인하므로, 도 1d에 도시된 마스크(140)는, 제 1 포토레지스트 패턴(130a)이 분리되어 서로 이격되면서 복수의 도전성 패드(104)에 대응되도록, 구성될 수 있다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법의 후반부 단계들을 도해하는 도면들이다. 상기 후반부 단계들은 상기 탄성 레진패턴의 적어도 일부를 덮으면서 상기 도전성 패드까지 연장된 도전성 배선패턴을 형성하는 단계를 포함한다.
도 3a를 참조하면, 탄성 레진패턴(120a)이 형성된 도전성 패드(104)를 구비하는 전자 소자(100) 상에 배리어 금속층(152)과 씨드층(154)을 순차적으로 형성한다. 배리어 금속층(152)과 씨드층(154)은 탄성 레진패턴(120a), 도전성 패드(104)를 모두 덮을 뿐만 아니라 상기 재배선 패턴과 상기 도전성 패드를 외부로의 인자으로부터 물리적 내지 화학적 손상을 방지하기 위한 패시베이션 패턴(106)까지도 모두 덮을 수 있다.
도 3b 및 도 3c를 참조하면, 씨드층(154) 상의 선택적인 제 1 영역(C1)에 차단 패턴(162)을 형성하고 씨드층(154) 상에 도금층(156a)을 형성한다. 배리어 금속층(152), 씨드층(154) 및 도금층(156a)은 도전성 배선층(150)을 구성한다.
도 3d 내지 도 3f를 참조하면, 차단 패턴(162)을 제거한 후 노출된 씨드층(154)과 배리어 금속층(152)을 식각하여 씨드 패턴(154a)과 배리어 금속 패턴(152a)을 형성한다. 이 과정에 수행되는 식각 공정에서 도금층(156a)은 일종의 하드마스크 역할을 할 수 있다.
배리어 금속 패턴(152a), 씨드 패턴(154a) 및 도금층(156a)은 도전성 배선패턴(150a)을 구성한다. 도전성 배선패턴(150a)은 탄성 레진패턴(120a)의 적어도 일부를 덮으면서 도전성 패드(104)까지 연장된다. 도전성 배선패턴(150a)과 탄성 레진패턴(120a)은 컴플라이언트 범프(110)를 구성한다. 탄성 레진패턴(120a)은 컴플라이언트 범프(110)의 코어(core)를 구성하며 범프의 본딩 과정에서 인접한 범프의 높이 단차에 기인한 스트레인(strain)을 완화(relief)시킬 수 있다.
도 3f는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 일부 구성을 나타낸 평면도인 도 4에서 A-A 라인을 따라 절취한 단면도이다. 한편, 도 3g는 도 4에서 B-B 라인을 따라 절취한 단면도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 컴플라이언트 범프의 제조방법의 변형된 후반부 단계들을 도해하는 도면들이다. 상기 변형된 후반부 단계들은 상기 탄성 레진패턴의 적어도 일부를 덮으면서 상기 도전성 패드까지 연장된 도전성 배선패턴을 형성하는 단계를 포함한다.
도 5a를 참조하면, 탄성 레진패턴(120a)이 형성된 도전성 패드(104)를 구비하는 전자 소자(100) 상에 배리어 금속층(152)과 씨드층(154)을 순차적으로 형성한다. 배리어 금속층(152)과 씨드층(154)은 탄성 레진패턴(120a), 도전성 패드(104)를 모두 덮을 뿐만 아니라 상기 재배선 패턴과 상기 도전성 패드를 외부로의 인자으로부터 물리적 내지 화학적 손상을 방지하기 위한 패시베이션 패턴(106)까지도 모두 덮을 수 있다.
도 5b 내지 도 5d를 참조하면, 씨드층(154) 상의 선택적인 제 2 영역(D1)에 차단 패턴(164)을 형성하고 씨드층(154)과 배리어 금속층(152)을 식각하여 상기 전자 소자 상에 씨드 패턴(154a)과 배리어 금속 패턴(152a)을 형성한다. 이 과정에 수행되는 식각 공정에서 도금층은 존재하지 않는다.
도 5e를 참조하면, 씨드 패턴(154a) 상에 도금층(156a)을 형성한다. 배리어 금속 패턴(152a), 씨드 패턴(154a) 및 도금층(156a)은 도전성 배선패턴(150a)을 구성한다. 도전성 배선패턴(150a)은 탄성 레진패턴(120a)의 적어도 일부를 덮으면서 도전성 패드(104)까지 연장된다. 도전성 배선패턴(150a)과 탄성 레진패턴(120a)은 컴플라이언트 범프(110)를 구성한다. 탄성 레진패턴(120a)은 컴플라이언트 범프(110)의 코어(core)를 구성하며 범프의 본딩 과정에서 인접한 범프의 높이 단차에 기인한 스트레인(strain)을 완화(relief)시킬 수 있다.
상술한 도 3a 내지 도 3f의 제조방법에서는 씨드층(154)을 형성하는 단계와 씨드 패턴(154a)을 형성하는 단계 사이에 도금층(156a)을 형성한다. 이 경우, 도 3b에 도시된 차단 패턴(162)이 형성되는 제 1 영역(C1)은 도 4에 도시된 도전성 배선패턴(150a)들 사이의 영역까지 확장될 수 있다. 도금층(156a)은 이후의 식각 공정에서 하드마스크 역할도 담당하므로 여분의 두께를 증착할 필요가 있다. 씨드층(154) 상에 도금층(156a)이 등방성 성장되는 경우 씨드층(154)의 가장자리 외부에도 도금층(156a)이 불필요하게 형성되어 전기 단락이 발생될 가능성이 있으므로, 차단 패턴(162)을 미리 형성하고 도금층(156a)을 형성하는 것이 바람직할 수 있다.
이와 반면에, 상술한 도 5a 내지 도 5e의 제조방법에서는 씨드층(154)을 형성하는 단계 및 씨드 패턴(154a)을 형성하는 단계 이후에 도금층(156a)을 형성한다. 이 경우, 도 5b에 도시된 차단 패턴(164)이 형성되는 제 2 영역(D1)은 도 4에 도시된 도전성 배선패턴(150a)들 사이의 영역까지 확장될 수 있다. 도금층(156a)은 이후의 식각 공정에서 하드마스크 역할도 담당하지 않으므로 여분의 두께를 증착할 필요가 없다. 씨드층(154) 상에 도금층(156a)이 이방성 성장되는 경우 씨드층(154)의 가장자리 외부에 도금층(156a)이 불필요하게 형성되지 않으므로 씨드 패턴(154a)을 형성한 이후에 도금층(156a)을 형성할 수 있다.
도 6a 및 도 6b는, 각각, 본 발명의 제 1 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 단면도 및 사시도이다. 이에 따르면, 상기 적어도 하나 이상의 도전성 패드(104)는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴(150a)은 서로 이격된 복수의 도전성 배선패턴(150a-1, 150a-2, 150a-3)을 포함한다. 제 1 탄성 레진패턴(120a) 중에서 도전성 배선패턴(150a)이 위치하는 영역(A2)의 높이와 상기 복수의 도전성 배선패턴 사이의 이격 영역(A3)의 높이가 동일하다. 제 1 탄성 레진패턴(120a)은 복수의 도전성 패드(104)에 대응되도록 일체로 신장될 수 있다.
도 7a 및 도 7b는, 각각, 본 발명의 제 2 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 단면도 및 사시도이다. 이에 따르면, 도 6a 및 도 6b에 도시된 컴플라이언트 범프 구조체에서 도전성 배선패턴(150a) 사이에 노출된 제 1 탄성 레진패턴(120a)의 소정의 일부 두께 만큼을 식각하여 제 2 탄성 레진패턴(120b)을 형성한다. 상기 적어도 하나 이상의 도전성 패드(104)는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴(150a)은 서로 이격된 복수의 도전성 배선패턴(150a-1, 150a-2, 150a-3)을 포함한다. 제 2 탄성 레진패턴(120b) 중에서 도전성 배선패턴(150a)이 위치하는 영역(A2)의 높이는 상기 복수의 도전성 배선패턴 사이의 이격 영역(A3)의 높이 보다 더 크다. 제 2 탄성 레진패턴(120b)은 복수의 도전성 패드(104)에 대응되도록 일체로 신장될 수 있다.
도 8a 및 도 8b는, 각각, 본 발명의 제 3 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체의 단면도 및 사시도이다. 이에 따르면, 도 6a 및 도 6b에 도시된 컴플라이언트 범프 구조체에서 도전성 배선패턴(150a) 사이에 노출된 제 1 탄성 레진패턴(120a)을 전체 두께 만큼을 식각하여 제 3 탄성 레진패턴(120c)을 형성한다. 이 경우, 도전성 배선패턴(150a) 사이에는 제 3 탄성 레진패턴(120c)가 존재하지 않고, 도전성 배선패턴(150a)의 아래에만 제 3 탄성 레진패턴(120c)이 존재한다. 상기 적어도 하나 이상의 도전성 패드(104)는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴(150a)은 서로 이격된 복수의 도전성 배선패턴(150a-1, 150a-2, 150a-3)을 포함한다. 제 3 탄성 레진패턴(120c)은 복수의 도전성 패드(104)에 대응되도록 서로 이격되어 복수개의 패턴으로 배치된다. 한편, 발명의 변형된 제 3 실시예에 따른 컴플라이언트 범프의 제조방법으로 구현된 구조체는 도 2b에 도시된 탄성 레진패턴(120a)을 먼저 구현한 이후에 도전성 배선패턴(150a)을 형성함으로써 구현될 수도 있다.
상술한 제 1 실시예 내지 제 3 실시예에서, 도전성 배선패턴(150a)은 탄성 레진패턴(120a)의 적어도 일부를 덮으면서 도전성 패드(104)까지 연장된다. 도전성 배선패턴(150a)과 탄성 레진패턴(120a)은 컴플라이언트 범프(110)를 구성한다. 탄성 레진패턴(120a)은 컴플라이언트 범프(110)의 코어(core)를 구성하며 범프의 본딩 과정에서 인접한 범프의 높이 단차에 기인한 스트레인(strain)을 완화(relief)시킬 수 있다. 예를 들어, 탄성 레진패턴을 코어로 하되, 제 1 도전성 배선패턴(150a-1)을 구비하는 제 1 컴플라이언트 범프의 높이와 제 2 도전성 배선패턴(150a-2)을 구비하는 제 2 컴플라이언트 범프의 높이 간의 단차에 기인하여 범프 본딩 과정에서 스트레인이 발생하는 경우, 탄성 레진패턴이 발생된 스트레인을 완화시켜 본딩 공정의 안정화를 구현할 수 있다. 한편, 탄성 레진패턴의 탄성강도와 본딩 피치(pitch), 인접한 범프 높이 단차의 정도에 따라 상술한 제 1 실시예 내지 제 3 실시예 중의 어느 하나를 적절하게 선택하여 설계할 수 있을 것이다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 전자 소자
102 : 칩
104 : 도전성 패드
120 : 탄성 레진층
130 : 포토레지스트층
150a : 도전성 배선패턴
152 : 배리어 금속층
154 : 씨드층
156a : 도금층

Claims (9)

  1. 적어도 하나 이상의 도전성 패드를 구비하는 전자 소자를 준비하는 단계;
    상기 전자 소자 상에 탄성 레진층을 형성하는 단계;
    상기 탄성 레진층 상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층에 포토리소그래피 공정을 수행하여, 상기 도전성 패드가 위치하는 영역과 이격된 영역에 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴에 베이크 공정을 수행하여, 상단의 단면적 보다 하단의 단면적이 더 넓은 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 제 2 포토레지스트 패턴을 마스크로 이용하여 상기 탄성 레진층에 식각공정을 수행하여, 상기 도전성 패드가 위치하는 영역과 이격된 영역에, 상단의 단면적 보다 하단의 단면적이 더 넓은 탄성 레진패턴을 형성하는 단계; 및
    상기 탄성 레진패턴의 적어도 일부를 덮으면서 상기 도전성 패드까지 연장된 도전성 배선패턴을 형성하는 단계;
    를 포함하며,
    상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되,
    상기 도전성 배선패턴을 형성하는 단계 이후에, 상기 복수의 도전성 배선패턴 사이의 이격 영역에 노출된 탄성 레진패턴를 부분적인 두께 만큼 식각함으로써, 상기 탄성 레진패턴은 상기 도전성 배선패턴이 위치하는 영역의 높이가 상기 복수의 도전성 배선패턴 사이의 이격 영역의 높이 보다 높으면서 상기 복수의 도전성 패드에 대응되도록 일체로 신장되는 것을 특징으로 하는,
    컴플라이언트 범프(compliant bump)의 제조방법.
  2. 제 1 항에 있어서,
    상기 도전성 배선패턴을 형성하는 단계는
    상기 탄성 레진패턴이 형성된 상기 도전성 패드를 구비하는 전자 소자 상에 배리어 금속층과 씨드층을 순차적으로 형성하는 단계;
    상기 씨드층 상의 선택적인 제 1 영역에 차단 패턴을 형성하고 상기 씨드층 상에 도금층을 형성하는 단계; 및
    상기 차단 패턴을 제거한 후 노출된 상기 씨드층과 상기 배리어 금속층을 식각하여 씨드 패턴과 배리어 금속 패턴을 형성하는 단계;
    를 포함하는, 컴플라이언트 범프(compliant bump)의 제조방법.
  3. 제 1 항에 있어서,
    상기 도전성 배선패턴을 형성하는 단계는
    상기 탄성 레진패턴이 형성된 상기 도전성 패드를 구비하는 전자 소자 상에 배리어 금속층과 씨드층을 순차적으로 형성하는 단계;
    상기 씨드층 상의 선택적인 제 2 영역에 차단 패턴을 형성하고 상기 씨드층과 상기 배리어 금속층을 식각하여 상기 전자 소자 상에 배리어 금속 패턴과 씨드 패턴을 형성하는 단계; 및
    상기 씨드 패턴 상에 도금 패턴을 형성하는 단계;
    를 포함하는, 컴플라이언트 범프(compliant bump)의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되,
    상기 제 1 포토레지스트 패턴은 상기 복수의 도전성 패드에 대응되도록 일체로 신장하는 패턴인 것을 특징으로 하는,
    컴플라이언트 범프(compliant bump)의 제조방법.
  8. 제 1 항에 있어서,
    상기 적어도 하나 이상의 도전성 패드는 서로 이격된 복수의 도전성 패드를 포함하고, 상기 도전성 배선패턴은 서로 이격된 복수의 도전성 배선패턴을 포함하되,
    상기 제 1 포토레지스트 패턴은 상기 복수의 도전성 패드에 대응되도록 서로 이격된 복수의 패턴인 것을 특징으로 하는,
    컴플라이언트 범프(compliant bump)의 제조방법.
  9. 서로 이격된 복수의 도전성 패드를 구비하는 전자 소자;
    상기 전자 소자 상에 형성되되, 상기 도전성 패드가 위치하는 영역과 이격된 영역에, 상단의 단면적 보다 하단의 단면적이 더 넓은 탄성 레진패턴; 및
    상기 탄성 레진패턴의 적어도 일부를 덮으면서 상기 도전성 패드까지 연장된, 서로 이격된 복수의 도전성 배선패턴;
    를 포함하며,
    상기 탄성 레진패턴은, 상기 도전성 배선패턴이 위치하는 영역의 높이가 상기 복수의 도전성 배선패턴 사이의 이격 영역의 높이 보다 높으면서 상기 복수의 도전성 패드에 대응되도록 일체로 신장되는 것을 특징으로 하는,
    컴플라이언트 범프(compliant bump).
KR1020170028344A 2017-03-06 2017-03-06 컴플라이언트 범프의 제조방법 KR101897653B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170028344A KR101897653B1 (ko) 2017-03-06 2017-03-06 컴플라이언트 범프의 제조방법
PCT/KR2017/015669 WO2018164360A1 (ko) 2017-03-06 2017-12-28 컴플라이언트 범프의 제조방법
US16/310,980 US10825788B2 (en) 2017-03-06 2017-12-28 Method for manufacturing compliant bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170028344A KR101897653B1 (ko) 2017-03-06 2017-03-06 컴플라이언트 범프의 제조방법

Publications (1)

Publication Number Publication Date
KR101897653B1 true KR101897653B1 (ko) 2018-09-12

Family

ID=63449126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028344A KR101897653B1 (ko) 2017-03-06 2017-03-06 컴플라이언트 범프의 제조방법

Country Status (3)

Country Link
US (1) US10825788B2 (ko)
KR (1) KR101897653B1 (ko)
WO (1) WO2018164360A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076911A1 (en) * 2000-12-15 2002-06-20 Lin Charles W.C. Semiconductor chip assembly with bumped molded substrate
KR20040047822A (ko) * 2001-09-12 2004-06-05 다우 코닝 코포레이션 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
KR20060049345A (ko) * 2004-10-28 2006-05-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그의 제조 방법, 회로 기판, 전기 광학장치, 및 전자기기
JP2007042777A (ja) * 2005-08-02 2007-02-15 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
KR100790993B1 (ko) * 2006-07-04 2008-01-03 삼성전자주식회사 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법
KR20090028506A (ko) * 2006-11-30 2009-03-18 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60022458T2 (de) * 1999-06-15 2006-06-22 Fujikura Ltd. Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4221606B2 (ja) * 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4284544B2 (ja) * 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4235834B2 (ja) * 2005-07-12 2009-03-11 セイコーエプソン株式会社 半導体装置の製造方法
JP4328970B2 (ja) * 2005-08-02 2009-09-09 セイコーエプソン株式会社 半導体装置
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
JP4240106B2 (ja) 2006-10-25 2009-03-18 エプソンイメージングデバイス株式会社 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法
US7893533B2 (en) * 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
JP4147433B2 (ja) * 2007-02-19 2008-09-10 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP4645635B2 (ja) * 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
KR101035372B1 (ko) 2008-12-15 2011-05-20 한국기계연구원 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5057113B2 (ja) * 2009-11-17 2012-10-24 セイコーエプソン株式会社 半導体装置および電子部品並びにそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076911A1 (en) * 2000-12-15 2002-06-20 Lin Charles W.C. Semiconductor chip assembly with bumped molded substrate
KR20040047822A (ko) * 2001-09-12 2004-06-05 다우 코닝 코포레이션 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
KR20060049345A (ko) * 2004-10-28 2006-05-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그의 제조 방법, 회로 기판, 전기 광학장치, 및 전자기기
JP2007042777A (ja) * 2005-08-02 2007-02-15 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
KR100790993B1 (ko) * 2006-07-04 2008-01-03 삼성전자주식회사 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법
KR20090028506A (ko) * 2006-11-30 2009-03-18 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
WO2018164360A1 (ko) 2018-09-13
US20200266164A1 (en) 2020-08-20
US10825788B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
KR102384863B1 (ko) 반도체 칩 패키지 및 이의 제조 방법
US9437563B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
JP2004179538A (ja) 半導体装置及びその製造方法
KR20170034211A (ko) 반도체 패키지
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
US10573587B2 (en) Package structure and manufacturing method thereof
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
KR101010658B1 (ko) 반도체 소자 및 범프 형성방법
KR20220026809A (ko) 반도체 패키지
JP4851163B2 (ja) 半導体装置の製造方法
US9524944B2 (en) Method for fabricating package structure
US9408313B2 (en) Packaging substrate and method of fabricating the same
KR101897653B1 (ko) 컴플라이언트 범프의 제조방법
JP2006287094A (ja) 半導体装置及びその製造方法
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
US20200395324A1 (en) Wafer level chip scale package having varying thicknesses
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
CN111640731B (zh) 一种半导体器件及其制作方法
JP2018073968A (ja) 半導体装置及びその製造方法
CN111293099B (zh) 半导体线路结构及其制作方法
KR100919080B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2005064193A (ja) 半導体装置及びその製造方法
KR100876885B1 (ko) 반도체 패키지 및 이의 제조 방법
CN113130452A (zh) 半导体装置封装和其制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant