KR100790993B1 - 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법 - Google Patents

범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100790993B1
KR100790993B1 KR1020060062402A KR20060062402A KR100790993B1 KR 100790993 B1 KR100790993 B1 KR 100790993B1 KR 1020060062402 A KR1020060062402 A KR 1020060062402A KR 20060062402 A KR20060062402 A KR 20060062402A KR 100790993 B1 KR100790993 B1 KR 100790993B1
Authority
KR
South Korea
Prior art keywords
bump
preliminary
forming
conductive pad
bump structure
Prior art date
Application number
KR1020060062402A
Other languages
English (en)
Inventor
인치현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060062402A priority Critical patent/KR100790993B1/ko
Priority to US11/790,177 priority patent/US20080006919A1/en
Application granted granted Critical
Publication of KR100790993B1 publication Critical patent/KR100790993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

베리어막의 언더컷을 방지할 수 있는 범프 구조체를 갖는 플립 칩 패키지 및 그 제조방법을 개시한다. 개시된 본 발명의 플립 칩 패키지는 반도체 기판 및 상기 반도체 기판상에 형성되는 도전 패드를 포함한다. 상기 도전 패드를 표면에 베리어막이 형성되고, 상기 도전 패드의 상부 및 측벽에는 양측 하부 모서리 부분이 돌출된 범프 구조체를 포함한다.
범프, 베리어막, 언더컷, 리플로우

Description

범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법{Flip chip having bump structure and method of manufacturing the same}
도 1 내지 도 5는 본 발명의 일 실시예에 따른 범프 구조체를 갖는 플립 칩 패키지를 설명하기 위한 각 공정별 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 플립 칩 패키지의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
120 : 도전 패드 125: 티타늄막 127 : 골드 씨드층
130 : 베리어막 135 : 예비 범프 142 : 확장된 레지스트 패턴
145 : 메인 범프 150 : 범프 구조체
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 구체적으로는 범프 구조체를 구비한 플립 칩(flip chip) 패키지 및 그 제조방법에 관한 것이다.
반도체 패키지의 발전 추세는 패키지의 크기를 가급적 감소시키면서도 작동 신뢰성이 보장될 수 있는 방향으로 나아가고 있다. 현재 가장 널리 사용되는 리드 프레임의 표면 실장형으로부터 초소형의 칩 스케일 패키지(Chip scale package)로 발전하고 있으며, 궁극적으로는 플립 칩 패키지를 지향하고 있다. 플립 칩 패키지는 반도체 칩의 도전 패드와 기판상의 본딩 패드를 솔더 볼이나 골드 범프등을 이용하여 직접적으로 연결할 수 있도록 구성한 반도체 패키지로서, 골드 와이어를 이용하는 와이어 본딩 방식으로 제조되는 반도체 패키지에 비해 미세한 피치의 리드 프레임 패턴에 적용할 수 있다는 장점을 가진다. 또한, 반도체 패키지가 경박단소형화되므로 집약적인 회로 구성이 가능하다는 장점을 갖는다. 더욱이 플립 칩 패키지는 전자의 경로가 짧아 속도 및 파워를 향상시킬 수 있어, 원가 절감 및 집적도f를 향상시킬 수 있다.
플립 칩 패키지에는 범프가 구비되는데, 범프는 칩의 도전 패드를 기판, 예컨대 인쇄회로 기판 또는 유리 기판등의 도전 패드와 연결시키는 역할을 한다. 상기 범프에는 솔더 범프, 골드 범프 및 무전해 범프 등이 있으며, 현재에는 반도체 칩의 도전 패드 크기와 거의 비슷한 수준의 크기를 갖는 골드 범프가 주로 이용되고 있다.
종래의 골드 범프는 도전 패드를 갖는 반도체 기판 결과면에 베리어막을 형성하는 공정을 포함한다. 도전 패드의 상면 및 측면이 노출되도록 베리어막 상부에 레지스트 패턴을 형성한 다음, 노출된 도전 패드 상의 베리어막 상부에 도금 방식으로 골드 범프를 형성한다. 상기 레지스트 패턴을 제거하고 나서, 골드 범프를 마스크로 하여 베리어막을 습식 식각법으로 제거한다.
그런데, 상기 베리어막이 습식 식각 방식으로 제거됨에 따라, 베리어막이 등방성으로 제거된다. 이로 인해 상기 베리어막은 골드 범프에 대해 언더컷이 된다.
이와 같은 베리어막의 언더 컷으로 인해, 베리어막을 포함하는 범프는 하부에 비해 상부가 넓은 역 피라미드 형태의 불안정한 구조를 갖게 되고, 이렇게 불안정한 상태로 배선 기판(혹은 글라스)에 소정의 압력을 가하여 범프를 부착시키게 되면, 범프가 붕괴되거나 형상 변형이 된채로 부착된다. 이로 인해 플립 칩 패키지의 전기적, 물리적 신뢰도가 저하된다.
따라서, 본 발명의 목적을 달성하기 위하여, 베리어막의 언더컷을 방지할 수 있는 플립 칩 패키지를 제공하는 것이다.
또한, 본 발명의 다른 목적은 베리어막의 언더컷을 방지하여 반도체 패키지의 조립 불량을 방지할 수 있는 플립 칩 패키지의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 플립 칩 패키지는 반도체 기판 및 상기 반도체 기판상에 형성되는 도전 패드를 포함한다. 상기 도전 패드를 표면에 베리어막이 형성되고, 상기 도전 패드의 상부 및 측벽에는 양측 하부 모서리 부분이 돌출된 범프 구조체를 포함한다.
상기 범프 구조체는, 상기 베리어막 표면에 형성되는 예비 범프, 및 상기 예비 범프 상에 형성되는 메인 범프를 포함하고, 상기 예비 범프는 상기 메인 범프보다 소정 길이 만큼 외곽으로 연장된다.
또한 본 발명의 다른 견지에 따른 플립 칩 패키지의 제조방법은 다음과 같다. 먼저, 도전 패드를 구비한 반도체 기판을 준비한다. 상기 도전 패드 상부에 베 리어막을 형성하고 난 다음, 상기 양측 하단 모서리 부분에 돌출부를 갖는 범프 구조체를 형성한다.
또한, 본 발명의 다른 실시예에 따른 플립 칩 패키지의 제조방법은, 도전 패드를 구비한 반도체 기판을 준비한다. 상기 도전 패드를 포함하는 반도체 기판 결과물 상부에 베리어막을 형성하고, 상기 도전 패드 상부 및 측부에 형성된 베리어막이 노출되도록 레지스트 패턴을 형성한다. 상기 노출된 베리어막 상부에 예비 범프를 형성하고 나서, 상기 레지스트 패턴을 소정 폭만큼 리플로우시켜, 상기 예비 범프의 가장자리 부분을 차폐한다. 상기 노출된 예비 범프 상부에 메인 범프를 형성하여 범프 구조체를 형성하고, 상기 레지스트 패턴을 제거한다. 그후에, 상기 범프 구조체를 마스크로 하여 상기 베리어막을 제거한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명은 하부 모서리 부분에 돌출부를 갖는 범프 구조체를 제공하는 데 그 특징이 있다. 상기 범프 구조체의 돌출부는 범프 구조체 하부의 베리어막을 제거하는 공정시 베리어막이 언더컷되는 현상을 완충시키는 역할을 하여, 범프 구조체에 대한 베리어막의 언더컷을 방지할 수 있다. 이와 같은 범프 구조체를 갖는 플립 칩 패키지에 대해 이하 자세히 설명하도록 한다.
도 1을 참조하면, 금속 배선(110)을 구비한 반도체 기판(100) 상부에 패시베이션막(115)을 형성한다. 상기 반도체 기판(100)은 도면에는 도시되지 않았지만 회로 소자를 포함하고 있으며, 상기 회로 소자의 각 전극은 금속 배선(110)과 연결되어 있을 수 있다. 패시베이션막(115)을 금속 배선(110)의 소정 부분이 노출될 수 있도록 식각한다. 노출된 금속 배선(110)과 콘택되도록 패시베이션막(115)의 소정 부분에 도전 패드(120)를 형성한다. 상기 도전 패드(120)는 예컨대 도전 특성이 우수한 알루미늄막 또는 알루미늄 합금막이 이용될 수 있고, 금속 배선(110)과 콘택되도록 알루미늄막(또는 알루미늄 합금막)을 형성하는 단계 및 상기 알루미늄막을 패터닝하는 단계로 구성될 수 있다. 다음, 도전 패드(120) 및 패시베이션막(115) 상부에 베리어막(130)을 형성한다. 베리어막(130)은 이후 형성될 골드 범프와 패시베이션막(115) 사이 접착 특성을 개선하면서, 골드 범프의 씨드 역할을 한다. 이러한 베리어막(130)으로는 접착 특성을 갖는 티타늄막(125) 및 골드 씨드층(127)의 적층막으로 구성될 수 있다.
도 2를 참조하면, 도전 패드(120)의 상부 및 측부에 형성되어 있는 베리어막(130)이 노출되도록 레지스트 패턴(140)을 형성한다. 베리어막(130)을 노출시키기 위한 레지스트 패턴(140)의 개구(h)는 상기 도전 패드(120)보다 큰 직경을 가짐이 바람직하다. 그리고 나서, 베리어막(130)의 골드 씨드층(127) 상부에 예비 범프(135)를 형성한다. 예비 범프(135)는 골드 물질로서 약 1000 내지 3000Å 정도의 두께로 도금 방식으로 형성될 수 있으며, 이후 베리어막(130)의 습식 식각시 베리어막(130)의 언더컷을 방지하는 역할을 한다.
도 3을 참조하여, 예비 범프(135)가 형성된 상태에서, 상기 레지스트 패턴(140)을 소정 폭 만큼 확장시킨다. 다시 말해서, 상기 레지스트 패턴(140)내에 형성된 개구(H)의 직경을 감소시킨다. 이러한 레지스트 패턴(140) 폭의 확장은 레지스트 패턴(140)의 리플로우(reflow) 공정으로 달성될 수 있다. 상기 리플로우 공정은 상기 레지스트 패턴(140)을 소정 온도, 예컨대 100 내지 200℃의 저온 열처리로 진행된다. 도면 부호 142는 확장된 레지스트 패턴을 나타낸다. 레지스트 패턴(142) 일 측벽의 확장 폭(w)은 상기 레지스트 패턴(142)이 도전 패드(120)의 측벽을 덮지 않는 상태에서 전체 범프 폭의 1/10 내지 1/100 정도일 수 있다. 본 실시예에서는 레지스트 패턴(140)의 양측벽 각각을 예를 들어 2000 내지 3000Å 정도 확장시켰다.
상기 레지스트 패턴(140)의 리플로우를 수행하는 대신, 상기 레지스트 패턴(140)을 제거하고, 상기 레지스트 패턴(140) 보다 작은 직경(h)을 갖는 새로운 레지스트 패턴(160)을 형성할 수도 있다.
다시 도 3을 참조하여, 노출된 예비 범프(135) 상부에 메인 범프(145)를 형성한다. 메인 범프(145)는 골드로 형성되며 도금 방식으로 형성될 수 있다.
도 4를 참조하면, 상기 레지스트 패턴(142)을 제거하여 예비 범프(135) 및 메인 범프(145)로 구성된 범프 구조체(150)를 형성한다. 이때, 상기 레지스트 패턴(140)의 선폭 확장에 의해, 상기 범프 구조체(150)의 양측 하단 모서리 부분(E) 은 계단 형태를 갖게 된다. 즉, 상기 레지스트 패턴의 선폭 확장에 의해 예비 범프(135)와 메인 범프(145) 사이에 단차가 발생된다.
그리고 나서, 도 5에 도시된 바와 같이, 상기 범프 구조체(150)를 마스크로 하여 베리어막(130)을 습식 식각한다. 상기 습식 식각에 의해 베리어막(130)이 등방성 식각이 이루어지기는 하지만, 상기 돌출되어져 있는 예비 범프(135)에 의해 베리어막(130) 특히 골드 씨드층(127)의 언더컷이 완충, 방지된다.
상기와 같이 베리어막(130)의 언더컷이 방지됨에 의해 범프 구조체(150)가 하부가 넓고 상부가 좁은 안정적인 형상을 갖게 되고, 이후 패키지 조립시 범프 구조체(150)의 붕괴 또는 형상 변형을 방지할 수 있다.
본 실시예에서 범프 형성 공간을 한정하기 위한 마스크로 레지스트 패턴을 사용하였지만, 여기에 국한되지 않고 금도금을 방지할 수 있는 유동성 물질이면 모두 이에 해당한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 레지스트 패턴의 선폭 확장 공정에 의해 상기 범프 구조체 하부에 돌출부를 형성한다. 이에 따라, 베리어막을 제거하는 공정시, 상기 범프 구조체의 돌출부가 완충 부재로 작용하여 베리어막의 언더컷이 방지된다.
범프 구조체에 대한 베리어막의 언더컷 방지로 이후 패키지 조립시 범프의 붕괴 또는 형상 변형없이 범프를 기판에 부착시킬 수 있다. 따라서, 플립 칩 패키지의 조립 효율이 개선된다.

Claims (16)

  1. 반도체 기판;
    반도체 기판의 소정 부분에 형성되는 도전 패드;
    상기 도전 패드를 표면에 형성되는 베리어막; 및
    상기 도전 패드의 상부 및 측벽에 형성되며, 양측 하부 모서리 부분에 돌출부가 형성된 범프 구조체를 포함하며,
    상기 돌출부는 전체 범프 구조체 폭의 1/10 내지 1/100인 플립 칩 패키지.
  2. 제 1 항에 있어서, 상기 범프 구조체는,
    상기 베리어막 표면에 형성되는 예비 범프, 및
    상기 예비 범프 상에 형성되는 메인 범프를 포함하고,
    상기 예비 범프는 상기 메인 범프보다 외곽으로 연장되어 상기 돌출부를 구성하는 플립 칩 패키지.
  3. 삭제
  4. 제 2 항에 있어서, 상기 예비 범프 및 메인 범프 중 적어도 하나는 골드(Au)를 포함하는 플립 칩 패키지.
  5. 제 1 항에 있어서, 상기 베리어막은 순차적으로 적층된 접착층 및 씨드층으로 구성되는 플립 칩 패키지.
  6. 제 5 항에 있어서, 상기 접착층은 티타늄막이고, 씨드층은 골드막인 플립 칩 패키지.
  7. 도전 패드를 구비한 반도체 기판을 제공하는 단계;
    상기 도전 패드 상부에 베리어막을 형성하는 단계;
    상기 베리어막 상부에 도전 패드 부분을 오픈시키는 개구를 갖는 마스크 패턴을 형성하는 단계;
    상기 노출된 베리어 금속막 상부에 예비 범프를 형성하는 단계;
    상기 예비 범프의 가장자리 부분을 차폐시키는 단계;
    상기 노출된 예비 범프 상부에 메인 범프를 형성하는 단계; 및
    상기 마스크 패턴을 제거하는 단계를 포함하는 플립 칩 패키지의 제조방법.
  8. 삭제
  9. 제 7 항에 있어서, 상기 예비 범프의 가장자리 부분을 차폐시키는 단계는,
    상기 마스크 패턴을 소정 폭만큼 리플로우시키는 단계인 플립 칩 패키지의 제조방법.
  10. 제 7 항에 있어서, 상기 예비 범프의 가장자리 부분을 차폐시키는 단계는,
    상기 마스크 패턴을 제거하고, 상기 예비 범프의 가장자리 부분을 차폐하는 새로운 마스크 패턴을 형성하는 플립 칩 패키지의 제조방법.
  11. 제 7 항에 있어서, 상기 예비 범프 가장자리의 차폐되는 부분의 선폭은 전체 범프 구조체의 1/10 내지 1/100 인 플립 칩 패키지의 제조방법.
  12. 제 7 항에 있어서, 상기 베리어막을 형성하는 단계는,
    상기 반도체 기판 결과물 상부에 티타늄막을 형성하는 단계; 및
    상기 티타늄막 상부에 골드 씨드층을 형성하는 단계를 포함하는 플립 칩 패키지의 제조방법.
  13. 제 7 항에 있어서, 상기 범프 구조체를 형성하는 단계 이후에,
    상기 범프 구조체를 마스크로 하여 상기 노출된 베리어 금속막을 제거하는 단계를 더 포함하는 플립 칩 패키지의 제조방법.
  14. 도전 패드를 구비한 반도체 기판을 제공하는 단계;
    상기 도전 패드를 포함하는 반도체 기판 결과물 상부에 베리어막을 형성하는 단계;
    상기 도전 패드 상부 및 측부에 형성된 베리어막이 노출되도록 레지스트 패턴을 형성하는 단계;
    상기 노출된 베리어막 상부에 예비 범프를 형성하는 단계;
    상기 레지스트 패턴을 소정 폭만큼 리플로우시켜, 상기 예비 범프의 가장자리 부분을 차폐하는 단계;
    상기 노출된 예비 범프 상부에 메인 범프를 형성하여 범프 구조체를 형성하는 단계;
    상기 레지스트 패턴을 제거하는 단계; 및
    상기 범프 구조체를 마스크로 하여 상기 베리어막을 제거하는 단계를 포함하는 플립 칩 패키지의 제조방법.
  15. 제 14 항에 있어서, 상기 레지스트 패턴 일측벽의 리플로우되는 선폭은 전체 범프 구조체의 1/10 내지 1/100 인 플립 칩 패키지의 제조방법.
  16. 제 14 항에 있어서, 상기 예비 범프는 1000 내지 3000Å 두께로 형성하는 플립 칩 패키지의 제조방법.
KR1020060062402A 2006-07-04 2006-07-04 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법 KR100790993B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060062402A KR100790993B1 (ko) 2006-07-04 2006-07-04 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법
US11/790,177 US20080006919A1 (en) 2006-07-04 2007-04-24 Flip chip package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062402A KR100790993B1 (ko) 2006-07-04 2006-07-04 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100790993B1 true KR100790993B1 (ko) 2008-01-03

Family

ID=38918393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062402A KR100790993B1 (ko) 2006-07-04 2006-07-04 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20080006919A1 (ko)
KR (1) KR100790993B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068233A (ko) * 2000-01-03 2001-07-23 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068233A (ko) * 2000-01-03 2001-07-23 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Also Published As

Publication number Publication date
US20080006919A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
KR100470386B1 (ko) 멀티-칩패키지
US20140367865A1 (en) Leadless integrated circuit package having standoff contacts and die attach pad
US20080179739A1 (en) Flip chip package with anti-floating structure
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
KR20090070916A (ko) 반도체 장치 및 그 제조방법
JP2001015628A (ja) 半導体装置及び半導体装置用基板
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
JPH0729934A (ja) バンプを持つ半導体構造
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
US6414246B1 (en) Printed circuit board (PCB)
KR100874588B1 (ko) 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
KR100790993B1 (ko) 범프 구조체를 구비한 플립 칩 패키지 및 그 제조방법
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JPH09153519A (ja) 半導体の実装構造
KR20020055687A (ko) 반도체 패키지
US20020066592A1 (en) Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference
US20150087115A1 (en) Chip package and method for forming the same
JP3563170B2 (ja) 半導体装置の製造方法
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
JP2011086854A (ja) 半導体装置
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
KR100781146B1 (ko) 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법
JPS61148826A (ja) 半導体装置
KR100338949B1 (ko) 반도체 패키지의 배선 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee