JP4240106B2 - 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法 - Google Patents

半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法 Download PDF

Info

Publication number
JP4240106B2
JP4240106B2 JP2006289580A JP2006289580A JP4240106B2 JP 4240106 B2 JP4240106 B2 JP 4240106B2 JP 2006289580 A JP2006289580 A JP 2006289580A JP 2006289580 A JP2006289580 A JP 2006289580A JP 4240106 B2 JP4240106 B2 JP 4240106B2
Authority
JP
Japan
Prior art keywords
conductive layer
base layer
electrode
surface conductive
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006289580A
Other languages
English (en)
Other versions
JP2008108867A (ja
Inventor
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006289580A priority Critical patent/JP4240106B2/ja
Priority to US11/839,572 priority patent/US7893533B2/en
Priority to TW096137856A priority patent/TW200822255A/zh
Priority to KR1020070107154A priority patent/KR100927507B1/ko
Priority to CNB2007101674622A priority patent/CN100533720C/zh
Publication of JP2008108867A publication Critical patent/JP2008108867A/ja
Application granted granted Critical
Publication of JP4240106B2 publication Critical patent/JP4240106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]

Description

本発明は半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法に係り、特に、電子部品に設けられた突起電極の構造に関する。
一般に、半導体装置等の各種電子部品には、基体の表面上に突設された突起電極(バンプ電極)を備えたものが知られている。この突起電極は、被実装側の基板等に密着させて導通を図るためのものであるが、一般的にはシード電極上にAuなどの金属を厚くめっきすることなどによって形成された金属バンプ電極が用いられている。このような突起電極を用いた実装方法としては、例えば、各種表示体の基板上に駆動用ICを実装する方法が知られている。
また、上記突起電極として、基板上に樹脂製の突出体を形成し、この突出体の表面に導電層を形成したものを用いることが提案されている(例えば、以下の特許文献1参照)。この種の突起電極には、従来の金属バンプ電極に比べて薄い導電層を用いることができるために微細なパターニングが可能になって電極の狭ピッチ化を図ることができ、また、樹脂製の突出体を用いることで突出体の弾性変形を利用して安定なコンタクト圧を確実に得ることができるために電気的信頼性を向上できるなどという利点がある。
特開2005−136402号公報
ところで、前述の特許文献1において、上記樹脂製の突出体の上に形成される導電層として、例えばTiWよりなる第1の導電層(下地層)と、例えばAuよりなる第2の導電層(表面導電層)からなる積層構造を採用している。この積層構造は、突出体を構成する樹脂との密着性を第1の導電層により確保しつつ、突起電極の耐食性や導電コンタクト性を第2の導電層により確保するためのものである。
しかしながら、上記の積層構造では、第1の導電層が第2の導電層よりも延性が低いため、実装時において突起電極が変形する際に第1の導電層が割れることにより、第2の導電層にもクラック等が生ずることなどから、実装部の接続抵抗がばらついたり大きくなったりし、極端な場合には実装不良が生ずるという問題点がある。
そこで、本発明は上記問題点を解決するものであり、その課題は、突起電極の実装時において突出体の変形により導電層にクラック等の影響が生ずることを防止し、接続抵抗の安定化と電気的信頼性の向上を図ることにある。
斯かる実情に鑑み、本発明の半導体装置は、樹脂よりなる突出体と、該突出体上に形成された下地層と、該下地層上に形成された表面導電層とを備えた突起電極を有する半導体装置において、前記下地層は前記表面導電層よりも延性の低い素材で構成され、前記突起電極の少なくとも頂部において前記下地層が分散配置されていることを特徴とする。
本発明によれば、突起電極の少なくとも頂部において下地層が分散配置されていることにより、突起電極の実装時において突起電極の頂部が変形しても下地層が割れにくく、また、割れても上層の表面導電層への影響が低減される。したがって、変形による表面導電層の導電性の変化が低減されるため、実装部の接続抵抗のばらつきや増大を抑制することができる。
ここで、下地層の分散配置とは、下地層が突出体の表面を一様に被覆するように形成されている状態ではなく、形成領域、或いは、非形成領域が分散配置されている状態を言う。この形成領域、或いは、非形成領域の平均被覆面積や被覆面積比は、下地層の割れが発生しにくく、しかも、下地層自体の効果を妨げない範囲で適宜に設定されることが望ましい。
本発明において、前記突出体の形成領域以外の領域にベース電極が設けられ、該ベース電極に前記表面導電層が導電接続されていることが好ましい。これによれば、ベース電極と突出体とが別領域に設けられるため、突起電極を容易に形成することが可能になる。
この場合に、前記下地層は導電性素材よりなり、前記表面導電層は前記下地層を介して前記ベース電極に導電接続されていることが望ましい。これによれば、下地層と表面導電層の積層構造によって突起電極表面の導電層が構成されるので、電気的信頼性をさらに高めることができる。このとき、下地層がベース電極と表面導電層の間の拡散防止膜として機能するものであることがさらに望ましい。
次に、本発明の実装構造体は、樹脂よりなる突出体と、該突出体上に形成された下地層と、該下地層上に形成された表面導電層とを備えた突起電極を有する第1電子部品と、前記突起電極の少なくとも頂部が押しつぶされた状態で導電接続されてなる対向電極を有する第2電子部品とを具備する実装構造体において、前記下地層は前記表面導電層よりも延性の低い素材で構成され、前記突起電極の少なくとも前記対向電極に対する接触部分と非接触部分との境界領域において前記下地層が分散配置されていることを特徴とする。
これによれば、突起電極と対向電極とが導電接続されて突起電極の頂部が押しつぶされた状態となっても、境界領域において下地層が分散配置されていることにより表面導電層への影響が低減されるため、接続抵抗値のばらつきや増大を抑制することができる。
本発明において、前記下地層は導電性素材よりなり、前記表面導電層は前記下地層よりも、前記対向電極に対する接触抵抗の低い素材、或いは、耐食性の高い素材で構成されていることが好ましい。これによれば、下地層と表面導電層の積層構造によって突起電極表面の導電層が構成されるので、電気的信頼性を高めることができるとともに、表面導電層の付加機能による効果、すなわち、対向電極に対する接触抵抗の低減、或いは、突起電極の耐食性の向上を図ることができる。
次に、本発明の電気光学装置は、請求項1乃至4のいずれか一項に記載の半導体装置を実装してなる電気光学パネルを具備することを特徴とする。電気光学パネルとしては、液晶パネル、電気泳動パネル、有機ルミネッセンスパネルなどが挙げられる。特に、ガラス基板等の硬質基板を用いたパネルに上記半導体装置を実装する場合には、当該硬質基板上に形成される接続パッド側の変形は期待できないので、半導体装置側の上記樹脂よりなる突出体を含む突起電極を用いる意義がある。
また、本発明の他の電気光学装置は、上記の実装構造体を含むものである。ここで、実装構造体の第2電子部品としては、電気光学パネル、或いは、電気光学パネルに実装された配線基板等が挙げられる。
次に、本発明の電子部品(半導体装置)の製造方法は、樹脂よりなる突出体と、該突出体上に形成された下地層と、該下地層上に形成された表面導電層とを備えた突起電極を有する電子部品の製造方法において、基体上に前記突出体を形成する工程と、前記突出体の表面上に前記表面導電層よりも延性が低く、前記表面導電層に比べて前記突出体との密着性が良好な導電性素材からなる前記下地層を形成する工程と、前記下地層の表面上に前記表面導電層が気液浸透性を備えた微細構造を有する態様に形成する工程と、前記突出体上において前記表面導電層に覆われた前記下地層の少なくとも一部領域を前記表面導電層の前記微細構造を通過した気体あるいは液体によって分散して形成する工程と、を具備することを特徴とする。ここで、気液浸透性を備えた微細構造とは、表面導電層に形成された微細な粒界や微細孔等といった、気体や液体を浸透させることが可能な微細な構造を言う。
電子部品の製造方法としては、下地層を形成する工程において突出体の表面上に直接に下地層を分散配置させる方法も考えられるが、この方法では、表面導電層に設けられた気液浸透性を備えた微細構造を通して下地層を分散配置させることができるため、下地層を分散して成膜するために成膜工程を微妙に調整する必要がなくなるので、分散配置された下地層を安定して形成できる。
この場合において、前記表面導電層が形成された後に前記表面導電層がパターニングされる工程を有し、前記下地層の一部領域を分散して形成する工程が、パターニングされた前記表面導電層をマスクとして前記下地層がパターニングされる工程において同時に行われることが望ましい。これによれば工程数の増加が抑制され、短時間かつ低コストで製造することができる。特に、下地層をパターニングすると同時に下地層を分散配置させることで、下地層を分散させるための専用工程が不要となるため、工程数の増加を回避することができ、製造時間や製造コストの増加を抑制できる。
本発明において、前記突出体を形成する工程では前記突出体の表面を粗面化し、前記下地層を形成する工程では前記突出体の粗面化した前記表面の凹凸を反映した表面を有する状態に前記下地層を形成し、前記表面導電層を形成する工程では前記表面導電層を前記下地層の表面凹凸上に成膜することにより前記微細構造を形成することが好ましい。これによれば、突出体の表面が粗面化されることで下地層の密着性をさらに高めることができるとともに、下地層の表面が突出体の表面の凹凸を反映するように形成され、この下地層の表面凹凸に応じて表面導電層が形成されることから、容易に気液浸透性を有する微細構造を形成することができる。
[電子部品(半導体装置)の構成]
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1は本実施形態の電子部品乃至は半導体装置の部分平面図、図2は同電子部品、若しくは、半導体装置の部分縦断面図である。本実施形態では、単結晶シリコン等の半導体基板などで構成される基体10の表面上に、アルミニウム等よりなるベース電極11が形成され、さらに、ベース電極11の一部を露出する開口部12aを有する絶縁層12が酸化シリコンや窒化シリコン等により形成されている。絶縁層12上には突起電極Pが形成されている。この突起電極Pは、以下に詳述する突出体13及び導電層14で構成される。
絶縁層12上には、上記ベース電極11或いは開口部12aを避けた領域において樹脂よりなる突出体13が形成されている。この突出体13は基体10の表面上より突出した形状を有するものであればよく、図示例のように半球状に限らず、表面に沿った軸線を有する半円柱状、表面と直交する軸線を有する角柱状や円柱状に形成されていてもよい。突出体13は、アクリル樹脂、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などの各種樹脂によって形成することができる。特に、上記各種素材よりなる感光性樹脂で形成されたものであることが好ましい。また、感光性樹脂としては、露光条件の調整によって形状を制御可能なアクリル系感光樹脂を用いることが望ましい。さらに、突出体の表面は、後述する導電層14との密着性を高めるために粗面化されていることが好ましい。
突出体13の突出量は実装方法や実装部の特性等によって適宜に設定されるが、一般的には5〜1000μmの範囲内であり、半導体装置としては5〜50μm、特に、10〜20μm程度とされることが好ましい。
突出体13上には導電層14が形成され、この導電層14は上記開口部12a上まで伸びて、上記ベース電極11に導電接続されている。導電層14の厚みは、一般的には100nm〜1μmの範囲内であるが、特に、300〜800nmの範囲内であることが好ましい。本実施形態において、導電層14は下地層14aと表面導電層14bの2層が積層されてなる積層構造とされている。ここで、下地層14aは導電性材料で構成されることが好ましく、当該導電性材料としては、例えば、TiW、Cu、Cr、Ni、Pd、Ti、W、NiV等が挙げられる。下地層14aは主として突出体を構成する樹脂との密着性を高めるためのものであるが、ベース電極11を構成する金属素材(例えばアルミニウム)の拡散を防止する拡散防止層としても機能するもの(例えばTiW)であることがより望ましい。下地層14aの厚みは100〜150nm程度であることが望ましい。

下地層14aは一般的に表面導電層14bよりも延性が低いので、実装時において突起電極Pが対向電極に当接して変形する際に、下地層14aが割れ、それによって表面導電層14bにも影響が出ることがある。これを防止するために、本実施形態では後述するように下地層14aの一部を分散配置させ(まだら状に形成し)ている。
表面導電層14bは、後述する対向電極との接触抵抗が小さいなど、電極表面としての好適な機能を有する導電性素材で構成される。このような導電性素材としては、例えば、Au、Ag,Cu、Ptなどが挙げられる。表面導電層14bとしては、上記の導電接続性以外に、耐食性が良好な素材(Au,Ptなど)であることがさらに望ましい。表面導電層14bの厚みは300〜800nm程度であることが好ましい。
なお、上記のようにして形成された突起電極Pを図示例では一つのみ描いてあるが、通常、電子部品(半導体装置)の実装面上には複数の突起電極Pが配列された形で形成される。この場合、複数の突起電極Pをそれぞれ突出体13及び導電層14が独立して形成された形で配列させてもよいが、例えば、共通の突出体13を配列方向に延在した形状とし、この突出体13上に複数の導電層14を配列形成したものであっても構わない。
図3は突起電極Pの頂部の一部において表面導電層14bを取り去った状態、及び、その下にある下地層14aの一部を拡大して示す平面図、図4は突起電極Pの拡大縦断面図である。本実施形態において、上記の下地層14bは少なくとも突起電極Pの頂部において分散配置(まだら状に形成)されている。ここで分散配置(まだら状)とは、下地層14bの構成素材が突出体13の表面を完全に覆っているのではなく、形成領域、或いは、非形成領域が分散配置されている状態を言う。図3及び図4には、微細な形成領域14sが分散配置されている様子が示されている。また、これらの形成領域14s間には下地層14aが形成されていない非形成領域14uが存在する。この場合、形成領域14sの平均被覆面積は100nm〜10μm程度であり、被覆面積比は20〜80%程度である。なお、図示例とは逆に、微細な非形成領域が分散配置されている状態であってもよい。
本実施形態において、上記下地層14aが被覆範囲において全面的に分散配置されていてもよいが、特に、突起電極Pを構成する部分、すなわち、突出体13上に形成されている部分のみが分散配置されていてもよく、さらに、実装時において突起電極Pが実質的に変形する領域(頂部)のみが分散配置されていてもよい。これは、以下の理由により、分散配置された下地層14aの効果が実装時における突起電極Pの変形領域だけで得られればよく、特に、対向電極と接触している領域と接触していない領域との境界を含む所定範囲だけで得られればよいためである。
下地層14aを分散配置させるのは、実装時において突起電極Pが後述する対向電極に当接して変形するときに、下地層14aが割れることを防止するためである。下地層14aが割れると、表面導電層14bにも影響が現れ、クラック等が生ずる場合があり、これによって接続抵抗値がばらついたり、増大したりする虞がある。もちろん、接続抵抗値のばらつきや増大は表面導電層14bにクラックが生ずる場合だけでなく、下地層14aの割れに伴う変形により表面導電層14bのシート抵抗が変動又は増加した場合にも生ずる。
図4には、実装時において突起電極Pが対向電極(図示せず)と接触する平面範囲Cを示してある。この平面範囲Cは実装時における加圧力や加熱温度等に影響を受けるため正確に予測することは難しいが、実装工程の実験的な検証や理論的な計算等によってほぼ決定することができる。本実施形態の場合、上記平面範囲Cよりも広い平面範囲Dにおいて突起電極Pの実質的な変形が生ずる。したがって、この平面領域D内において下地層14aが分散配置されていればよい。また、平面範囲Cの外縁を基準として突起電極Pの半径方向にある程度余裕をもって設定した境界範囲Eには、突起電極Pの対向電極に対する接触部分と非接触部分の境界が含まれる。この境界範囲Eは、上記平面範囲D内でも変形が大きく、最も下地層14aの割れが生じやすい部分であるので、境界範囲Eのみにおいて下地層14aがまだら状に構成されていても十分な効果が得られる。この場合、平面範囲Cでは下地層14aが全面的に被覆した状態とされることで、後述する対向電極との導電接続性を向上させることができる。なお、平面範囲C及び境界範囲Eの双方において下地層14aが分散配置されているが、平面範囲Cでは形成領域14sの面積割合が相対的に大きく、境界範囲Eでは非形成領域14uの面積割合が相対的に大きくなるように構成してもよい。
[電子部品(半導体装置)の製造方法]
次に、図5乃至図9を参照して、上述の電子部品(半導体装置)の製造方法の実施形態について詳細に説明する。本実施形態の製造方法は、図5に示すように、基体10の表面上に蒸着法、スパッタリング法等を用いてアルミニウム等よりなるベース電極11を形成する。このベース電極11はエッチング等によるパターニング処理で基体10上の各種配線等と共に形成することができる。その後、基体10及びベース電極11上に、CVD法、スパッタリング法等により絶縁層12を形成し、パターニング処理によってベース電極11を露出させるための開口部12aを形成する。
その後、図6に示すように、絶縁層12上に感光性樹脂13Xを塗布し、開口部13aを備えた露光マスク13Yを用いて露光処理を施し、その後、現像処理を施すことによって図7に示すように突出体13を形成する。図示例では開口部13aに対応する部分の感光性樹脂13Xが残存して突出体13が形成される例を示してある。なお、感光性樹脂13Xとして露光量を制御することで残存厚みが調整できる感光性材料(例えば、アクリル系感光性樹脂)を用いることにより、単純な開口形状を有する開口部13aで図示のような上窄まり形状の突出体13を容易に形成できる。
ここで、突出体13の表面を粗面化することが好ましい。突出体13の表面の粗面化は、例えば、酸素ガスを用いたプラズマ処理で実施することができる。当該表面の表面粗さRaが50〜500nmの範囲であることが好ましく、特に、100〜150nm程度であることが望ましい。
しかる後に、図8に示すように導電層14を形成する。図示例の場合、下地層14aと表面導電層14bを蒸着法やスパッタリング法により順次に形成する。下地層14a及び表面導電層14bはめっき処理(無電解めっき又は電解めっき)により形成してもよい。
本実施形態では本工程において下地層14aを被覆範囲を全面的に覆うように形成し、後の工程でまだら状に加工するが、当該工程で下地層14aを直接に分散配置してもよい。この場合、例えば、スパッタリング法等の気相成長法や無電解めっきなどの析出法で下地層14aを形成し、下地層14aが離散的に突出体13の表面を被覆する段階(核生成状態)で、連続的に被覆する段階(連続膜状態)に至る前に、処理を停止する。このようにすると、処理時間が短ければ上述のように形成領域14sが分散配置された状態となりやすいが、処理時間が長くなると非形成領域が分散配置された状態になる。
また、下地層をスパッタリングする工程でまだら状のマスクを使用してスパッタリングすることにより下地層を分散配置させる(まだら状に形成する)ことも可能である。
本実施形態では、下地層14aが基体上の被覆範囲を全面的に覆う状態となるように形成した場合について以下説明する。下地層14aは上記の粗面化された突出体13の表面上に成膜され、その結果、下地層14aの表面に突出体13の粗面状態(表面の凹凸)が反映された状態とされる。例えば、下地層14aを上記表面粗さと同程度の厚み(100〜150nm程度)に形成することで、下地層14aの表面には突出体13の粗面状態が反映される。
そして、この上に形成される表面導電層14bには、上記の下地層14aの表面凹凸に対応して成膜中に凹凸周期ごとに単位組織が成長し、その結果、気液浸透性を備えた微細構造が形成される。すなわち、下地層14aの表面上において微細な単位組織がそれぞれ独立して成長し、最終的に図10に示すように単位組織間が密接して一体の層構造となるため、単位組織の境界に気体や液体が浸透可能な構造となる。
次に、突起電極Pからベース電極11に至る範囲をレジスト等で形成したマスク15で被覆し、エッチング処理(ウエットエッチングでもドライエッチングでもよい。)により図9に示すように表面導電層14bの不要部分を除去する。
その後、パターニングされた表面導電層14bをマスクとして、下地層14aのパターニング処理を行う。ここで、パターニング処理は、下地層14aを除去することはできるが、表面導電層14bを除去することは実質的にできない方法、例えば、所定のエッチング液を用いるウエットエッチング、或いは、上記の選択性を有する反応性ドライエッチング等で行う。
本工程においては、図10に示すように、表面導電層14bが上記の微細構造14tを有するものとして形成されている。そして、表面導電層14bをマスクとして上記のパターニング(エッチング)処理を施すことで、表面導電層14bが被覆していない範囲の下地層14aが除去されることは勿論のこと、表面導電層14bで被覆されている範囲の下地層14aも微細構造14tを通して侵入したエッチング液或いはエッチングガスにより部分的に除去され、その結果、下地層14aは図10に示すように形成部分14sと非形成部分14uを有するまだら状に加工される。
この場合に、図9に2点鎖線で示すように、一部に開口部15aを形成したマスク15′(このマスク15′は上記マスク15と同じものであってもよく、全く別のマスクであってもよい。)を残してパターニングを行うことにより、開口部15aにて露出した下地層14aの部分(例えば、突起電極Pの頂部、すなわち、上記の平面範囲D)のみを分散配置させる(まだら状に形成する)ことができる。さらに、突出体13の頂部のうち、頂点近傍を避けてその周囲(上記の境界範囲E)のみを分散配置させる(まだら状に形成する)ことも可能である。
この場合には、上記範囲以外の部分、特に、ベース電極11と導電層14の導電接触部分において下地層14aがまだら状に加工されないため、ベース電極11上の導電接続部分の接続抵抗値を低下させることができ、また、当該部分にはエッチング液やエッチングガスが侵入しないので、当該部分の腐食等の虞も低減できる。さらに、上記と同様に下地層14aをまだら状に加工する範囲を限定することで、導電層14の配線としての抵抗値を低減することもできる。
なお、本実施形態の場合、下地層14a(TiW)はベース電極11(Al)と表面導電層14b(Au)との間に介在し、熱処理等によってベース電極11の原子(Al原子)が表面導電層14b内へ拡散することを防止する拡散防止膜としても機能する。この場合には、拡散防止膜としての機能を高めるために、上記のようにベース電極11上において下地層14aがまだら状に構成されず、被覆範囲を全面的に覆うように形成されていることが好ましい。
本実施形態の製造方法では、表面導電層14bに設けられた気液浸透性を備えた微細構造14tを通して下地層14aを分散配置させ(まだら状に形成し)ているため、まだら状の下地層14aを安定して形成できる。また、下地層14aをパターニングすると同時に下地層14aをまだら状にすることで、下地層14aをまだら状にするための専用工程が不要となるため、工程数の増加を回避することができ、製造時間や製造コストの増加を抑制できる。
また、突出体13の表面が予め粗面化されることで下地層14aの密着性をさらに高めることができるとともに、下地層14aの表面が突出体13の表面の凹凸を反映するように形成され、この下地層14aの表面凹凸に応じて表面導電層14bが形成されることから、容易に気液浸透性を有する微細構造14tを形成することができる。
[実装構造体及び電気光学装置の構成]
次に、図11及び図12を参照して、本発明の実装構造体及び電気光学装置の実施形態について詳細に説明する。図11は電気光学装置の一例を示す概略斜視図、図12は実装構造を拡大して示す拡大部分断面図である。
本実施形態の電気光学装置100は、液晶表示体(液晶パネル)を備えた液晶装置であり、ガラス等よりなる透明な基板110と120をシール材130で貼り合わせ、基板110と120の間に液晶を配置したものである。シール材130は駆動領域Aを取り囲むように形成され、液晶を注入する開口部130aが封止材131によって閉鎖されている。
基板110は、ガラスやプラスチック等の基材111の内面上に、AlやAg等の金属その他の反射性材料からなる反射層、カラーフィルタ、絶縁膜、ITO(インジウムスズ酸化物)等の透明導電体からなる電極116、ポリイミド樹脂等からなる配向膜等を必要に応じて適宜に積層したものである。
一方、基板120は、ガラスやプラスチック等の基材121の内面上に、配線122及びこれに接続された素子(TFD等の二端子非線形素子、或いは、TFT等の三端子非線形素子)、絶縁層、透明導電体からなる電極、ポリイミド樹脂等からなる配向膜等を必要に応じて適宜に積層したものである。
基板110上に設けられた電極と、基板120上に設けられた電極とが平面的に交差する領域は、両電極に挟まれた液晶の配向状態を独立して制御可能な画素を構成し、図示の駆動領域A内には複数の画素が縦横に配列された状態とされている。
また、基板120は、基板110の外形より外側に張り出した基板張出部120Tを有し、この基板張出部120T上に液晶駆動回路などを内蔵した半導体装置135が実装されている。この半導体装置135は、上記電極116及び配線122に導電接続され、基板張出部120T上に引き出された配線117、118に導電接続されている。また、基板張出部120Tの端部には半導体装置135に導電接続された入力端子136が設けられ、この入力端子136は、基板張出部120Tの端部に実装された配線基板(例えばフレキシブル配線基板)137に形成された配線(図示せず)に導電接続されている。
さらに、基板110と120の間には絶縁樹脂等で構成されるスペーサ(図示せず)が介在し、このスペーサが両基板の間隔を規制している。このスペーサはいずれか一方の基板に固定した状態で形成されることが好ましい。さらに、基板110,120の外面上には必要に応じて位相差板及び偏光板(図示せず)が貼着等の方法で配置される。
上記の半導体装置135には、上記の電子部品(半導体装置)の実施形態において形成された突起電極Pが形成され、この突起電極Pが基板張出部120T上に形成された配線117,118の先端に設けられた図12に示す対向電極(接続パッド)117s、118sに導電接続されている。この場合、半導体装置135を熱硬化性樹脂よりなる絶縁樹脂フィルム等を介して基板張出部120Tに対して加圧しつつ加熱し、絶縁樹脂フィルムを構成する絶縁樹脂150を軟化させながら突起電極Pを対向電極117s、118sに押し付け、突起電極Pの突出体13の頂部を変形させる。その後、絶縁樹脂150が熱硬化することにより、突起電極Pと対向電極117s、118sとの導電接続状態が図12に示すように維持される。
図12に示す導電接続状態において、突起電極Pが対向電極117s、118sに押し付けられることで突出体13が弾性変形しており、その弾性復元力がコンタクト圧として機能し、両電極の導電接続状態が維持される。この場合、突起電極Pが対向電極117s、118sに接触している平面範囲C、突起電極Pが実質的に変形している平面範囲D、及び、境界範囲Eは図4に示すものと同様である。したがって、上記平面範囲D或いは境界範囲Eにおいて下地層14aが分散配置(まだら状に形成)されていることにより、突起電極Pの抵抗値がばらついたり、増大したりすることを抑制できる。
[電子機器]
最後に、上述の電気光学装置100を電子機器に搭載してなる構成例について説明する。図13は、本発明に係る電子機器の一実施形態であるノート型パーソナルコンピュータを示している。このパーソナルコンピュータ200は、複数の操作ボタン201aや他の操作装置201bを備えた本体部201と、この本体部201に接続され、表示画面202aを備えた表示部202とを備えている。図示例の場合、本体部201と表示部202は開閉可能に構成されている。表示部202の内部には上述の電気光学装置(液晶装置)100が内蔵されており、表示画面202aに所望の表示画像が表示されるようになっている。この場合、パーソナルコンピュータ200の内部には、上記電気光学装置100を制御する表示制御回路が設けられる。この表示制御回路は、電気光学装置100の半導体装置135内に設けられる駆動回路(液晶ドライバ回路など)に対して所定の制御信号を送り、その表示態様を決定するように構成されている。
なお、本発明に係る電子機器としては、図13に示す電子機器の他に、液晶テレビ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワークステーション、テレビ電話、POS端末機などが挙げられる。そして、これらの各種電子機器の表示部として本発明に係る電気光学装置を用いることができる。 尚、本発明の半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態では突起電極Pを設けた半導体装置について説明したが、上記半導体装置の代わりに、半導体装置以外の任意の電子部品を同様に構成して、実装構造体を構成してもよい。
実施形態の半導体装置の部分平面図。 実施形態の半導体装置の部分縦断面図。 実施形態の半導体装置の部分平面図と共に示す下地層の拡大部分平面図。 実施形態の半導体装置の突起電極を拡大して示す拡大部分縦断面図。 実施形態の半導体装置の製造工程を示す工程説明図。 実施形態の半導体装置の製造工程を示す工程説明図。 実施形態の半導体装置の製造工程を示す工程説明図。 実施形態の半導体装置の製造工程を示す工程説明図。 実施形態の半導体装置の製造工程を示す工程説明図。 突起電極の表層部を拡大して示す拡大図。 電気光学装置の一例を示す概略斜視図。 実装部の拡大部分縦断面図。 電子機器の一例を示す概略斜視図。
符号の説明
10…基体、11…ベース電極、12…絶縁層、13…突出体、14…導電層、14a…下地層、14s…形成領域、14t…微細孔、14u…非形成領域、14b…表面導電層、15…レジスト、100…電気光学装置、200…電子機器

Claims (10)

  1. 樹脂よりなる突出体と、該突出体上に形成された下地層と、該下地層上に形成された表面導電層とを備えた突起電極を有する半導体装置において、
    前記下地層は前記表面導電層よりも延性が低い導電性素材で構成され、
    前記突起電極の少なくとも頂部において前記下地層が分散配置されていることを特徴とする半導体装置。
  2. 前記突出体の形成領域以外の領域にベース電極が設けられ、該ベース電極に前記表面導電層が導電接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記表面導電層は前記下地層を介して前記ベース電極に導電接続されていることを特徴とする請求項2に記載の半導体装置。
  4. 樹脂よりなる突出体と、該突出体上に形成された下地層と、該下地層上に形成された表面導電層とを備えた突起電極を有する第1電子部品と、前記突起電極の少なくとも頂部が押しつぶされた状態で導電接続されてなる対向電極を有する第2電子部品とを具備する実装構造体において、
    前記下地層は前記表面導電層よりも延性が低い導電性素材で構成され、
    前記突起電極の少なくとも前記対向電極に対する接触部分と非接触部分との境界領域において前記下地層が分散配置されていることを特徴とする実装構造体。
  5. 前記表面導電層は前記下地層よりも、前記対向電極に対する接触抵抗の低い素材、或いは、耐食性の高い素材で構成されていることを特徴とする請求項4に記載の実装構造体。
  6. 請求項1乃至3のいずれか一項に記載の半導体装置を実装してなる電気光学パネルを具備することを特徴とする電気光学装置。
  7. 請求項4又は5に記載の実装構造体を含むことを特徴とする電気光学装置。
  8. 請求項6又は7に記載の電気光学装置を搭載してなることを特徴とする電子機器。
  9. 樹脂よりなる突出体と、該突出体上に形成された下地層と、該下地層上に形成された表面導電層とを備えた突起電極を有する電子部品の製造方法において、
    基体上に前記突出体を形成する工程と、
    前記突出体の表面上に前記表面導電層よりも延性が低い導電性素材からなる前記下地層を形成する工程と、
    前記下地層の表面上に前記表面導電層が気液浸透性を備えた微細構造を有する態様に形成する工程と、
    前記突出体上において前記表面導電層に覆われた前記下地層の少なくとも一部領域を前記表面導電層の前記微細構造を通過した気体あるいは液体によって分散して形成する工程と、
    を具備することを特徴とする電子部品の製造方法。
  10. 前記突出体を形成する工程では前記突出体の表面を粗面化し、
    前記下地層を形成する工程では前記突出体の粗面化した前記表面の凹凸を反映した表面を有する状態に前記下地層を形成し、
    前記表面導電層を形成する工程では前記表面導電層を前記下地層の表面凹凸上に成膜することにより前記微細構造を形成することを特徴とする請求項9に記載の電子部品の製造方法。
JP2006289580A 2006-10-25 2006-10-25 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法 Expired - Fee Related JP4240106B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006289580A JP4240106B2 (ja) 2006-10-25 2006-10-25 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法
US11/839,572 US7893533B2 (en) 2006-10-25 2007-08-16 Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
TW096137856A TW200822255A (en) 2006-10-25 2007-10-09 Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
KR1020070107154A KR100927507B1 (ko) 2006-10-25 2007-10-24 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및전자 부품의 제조 방법
CNB2007101674622A CN100533720C (zh) 2006-10-25 2007-10-25 半导体装置、安装结构体、电光装置、及电子部件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289580A JP4240106B2 (ja) 2006-10-25 2006-10-25 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2008108867A JP2008108867A (ja) 2008-05-08
JP4240106B2 true JP4240106B2 (ja) 2009-03-18

Family

ID=39390644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289580A Expired - Fee Related JP4240106B2 (ja) 2006-10-25 2006-10-25 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法

Country Status (4)

Country Link
JP (1) JP4240106B2 (ja)
KR (1) KR100927507B1 (ja)
CN (1) CN100533720C (ja)
TW (1) TW200822255A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361222B2 (ja) * 2001-03-19 2009-11-11 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
JP3938128B2 (ja) * 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP2006245465A (ja) 2005-03-07 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20080037550A (ko) 2008-04-30
KR100927507B1 (ko) 2009-11-17
TW200822255A (en) 2008-05-16
CN100533720C (zh) 2009-08-26
JP2008108867A (ja) 2008-05-08
CN101170092A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
TWI257650B (en) Method for mounting semiconductor device, as well as circuit board, electrooptic device, and electronic device
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
EP2581784A1 (en) Liquid crystal display device and production method thereof
JP3873986B2 (ja) 電子部品、実装構造体、電気光学装置および電子機器
US7893533B2 (en) Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
EP3037875B1 (en) Array substrate for display device and display device
EP3654092B1 (en) Display device
JP2005234091A (ja) 表示装置
KR20090010900A (ko) 배선 기판, 그 제조 방법 및 표시장치
US20090115054A1 (en) Electronic component
KR101015459B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치
US8111367B2 (en) Display device
JP4240106B2 (ja) 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法
KR100769435B1 (ko) 액정 표시 장치
US7994430B2 (en) Mounting structure, electro-optical device, electronic apparatus, and method of producing the mounting structure
JP2004184741A (ja) 電気光学装置と外部端子との接続構造及び電子機器
JP2008065135A (ja) 表示装置
JP2008108868A (ja) 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法
KR100653475B1 (ko) 평면 스위칭 액정 표시 장치의 제조 방법
US20220392869A1 (en) Display panel, display device including the same, and method of manufacturing the display device
CN100468668C (zh) 半导体装置安装方法、电路基板、电光学装置和电子仪器
JP4655052B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP2008124355A (ja) 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器
JP2009162888A (ja) 半導体素子の実装構造体および画像表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4240106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees