JP2009162888A - 半導体素子の実装構造体および画像表示装置 - Google Patents

Abstract

【課題】半導体素子の突起電極を本来実装されるべきパッドからずれて基板上に実装してしまった場合でも、本来実装されるべきパッドとそのパッドに隣接する配線との間のショートを回避することができる半導体素子の実装構造体を提供すること。
【解決手段】基板１１と、基板１１上に形成される第１の配線１０１と、基板１１上に形成され、且つ表示領域内で第１の配線１０１と隣接して配置される第２の配線１０３と、ＩＣ配置領域内で第１の配線１０１上に形成される第１のパッド１１１−１，１１１−２と、ＩＣ配置領域内で第１の配線１０１と隣接して第２の配線１０３上に形成される第２のパッド１１２−１，１１２−２と、第１、第２のパッド１１１−１，１１１−２，１１２−１，１１２−２と接続する複数の突起電極を有する半導体素子と、を備え、第１の配線１０１は、ＩＣ配置領域内で第２のパッド１１２−１，１１２−２の直下に絶縁層を介して配置される。
【選択図】 図２

Description

本発明は、半導体素子の実装構造体およびこの半導体の実装構造体を有する画像表示装置に関するものである。

液晶表示装置や有機ＥＬ（electroluminescence）ディスプレイ装置などの画像表示装置においては、ガラス基板上に形成された表示画素に接続される配線に、表示画素を駆動するための駆動用ＩＣ（Integrated Circuit）が、ＣＯＧ（Chip On Glass）実装される構造のものが一般的となっている。

たとえば、従来の有機ＥＬディスプレイ装置を構成する表示パネルは、ＥＬ層によって構成される表示部材層を含む表示画素がマトリクス状に配置された表示領域を有する第１の基板と、少なくとも第１の基板の表示領域を覆い、第１の基板よりもサイズの小さな第２の基板と、第１の基板上の第２の基板に覆われない領域である張出領域に搭載される駆動用ＩＣと、を備えている。第１の基板には、表示画素の画素電極から必要に応じてＴＦＴ（Thin Film Transistor）素子などの電子素子を介して駆動用ＩＣに接続する配線導体や、駆動用ＩＣに所定電圧や信号を供給するための外部接続用の配線導体などが形成されている。また、張出領域に形成されるこれらの配線導体上の所定の位置にはパッドが形成されている。このパッド上に異方性導電フィルムを介して、駆動用ＩＣのバンプが搭載され、第１の基板に駆動用ＩＣが圧接され、搭載される。

表示パネルに実装される駆動用ＩＣは、一般的に１００以上のバンプ（突起電極）が形成された多ピン構造を有している。このような多数のバンプを配線導体上のパッドに面積をなるべく取らないように接続するために、第１の基板の張出領域内で隣接する配線導体に設けられるパッドは、千鳥配置となるように形成されている。しかし、駆動用ＩＣのバンプの位置が、本来実装されるべきパッドに対してずれて配置されてしまった場合に、そのバンプは、本来実装されるべきパッドに隣接するパッドや配線導体と、異方性導電フィルム中の導電性粒子を介してショートしてしまう可能性を有していた。そこで、従来では、バンプが、異方性導電フィルム中の導電性粒子を介して、本来接続されるべきパッド以外のパッドや配線導体と導通してしまうことを防止するために、パッドの周囲に絶縁部分を設けるようにしている（たとえば、特許文献１参照）。

特開２０００−１９６７０３号公報

しかし、上記特許文献１に記載の技術では、パッドと、そのパッドに隣接する配線との間との導通を防止することができない場合がある。図１１は、従来の駆動用ＩＣ実装部付近の配線導体の一例を示す平面図であり、図１２は、図１１のＤ−Ｄ断面図である。図１１に示されるように、第１の基板３００の張出領域３１３には、駆動用ＩＣ搭載領域３２０があり、この部分に第１のパッド３１１と第２のパッド３１２−１，３１２−２が千鳥配置となるように形成されている。また、第１のパッド３１１からは図示しない表示領域側に向かって、直線状に第１の配線３０１が延びており、第２のパッド３１２−１，３１２−２からは同じく第２の配線３０２が延びている。

図１２に示されるように、断面では、第１の基板３００上に所定の間隔で第１の導電膜３０１Ａが形成されており、１本おきに第１の導電膜３０１Ａ上に第２の導電膜３０２Ａが積層されている。第１の導電膜３０１Ａのみで形成される配線が第１の配線３０１であり、第１と第２の導電膜３０１Ａ，３０２Ａの積層体で形成される配線が第２の配線３０２である。また、張出領域３１３上の第１の配線３０１のパッドおよび第２の配線３０２のパッド形成位置以外は、絶縁膜３０３で被覆されている。なお、第２の配線３０２では、後に形成するパッドが導電性粒子を介して駆動用ＩＣのバンプと接続するために、絶縁膜３０３よりも高い位置に作製する。そのため、第１の導電膜３０１Ａ上に第２の導電膜３０２Ａが形成されている。そして、この第２の導電膜３０２Ａ上の所定の位置に第１と第２のパッド３１１，３１２−１，３１２−２が形成されている。

このとき駆動用ＩＣ３９０のバンプ３９１が本来実装されるべきパッド３１１，３１２−１，３１２−２からずれて異方性導電フィルム３３０を介して搭載され、圧接されたものとする。また、第１の配線３０１を覆う絶縁膜３０３上には、導電性材料からなる異物３３２が存在するものとする。この圧接によって、異物３３２が絶縁膜３０３を突き破ると、第１の配線３０１は、第２の配線３０２（第２のパッド３１２−１）と接続されているバンプ３９１に接続されることになる。つまり、図１１と図１２の領域Ｑで示されるように、第１の配線３０１と第２の配線３０２との間で導通が生じてしまうという問題点があった。その結果、駆動用ＩＣ３９０からの信号が本来伝達すべき配線以外の配線へと流れてしまい、表示パネルの動作に不具合が生じてしまっていた。

本発明は、上記課題に鑑みてなされたものであり、駆動用ＩＣなどの半導体素子を、パッドが配置された基板の張出領域上に実装する際に、本来実装されるべき位置からずれて実装されてしまった場合でも、半導体素子の突起電極と本来実装されるべきパッドとそのパッドに隣接する配線との間のショートを回避することができる半導体素子の実装構造体およびこの半導体の実装構造体を有する画像表示装置を提供することを目的とする。

上述した課題を解決し目的を達成するために、本発明は、配線領域およびＩＣ配置領域を有する基板と、前記配線領域から前記ＩＣ配置領域にかけて形成される第１の配線と、前記配線領域から前記ＩＣ配置領域にかけて形成され、且つ前記配線領域内で前記第１の配線と隣接して配置される第２の配線と、前記ＩＣ配置領域内で前記第１の配線上に形成される第１のパッドと、前記ＩＣ配置領域内で、且つ前記第１の配線と隣接するようにして前記第２の配線上に形成される第２のパッドと前記ＩＣ配置領域に実装され、且つ前記第１、第２のパッドのぞれぞれと電気的に接続される複数の突起電極を有する半導体素子と、を備え前記第１の配線は、前記ＩＣ配置領域内で、前記第２のパッドの直下に絶縁層を介して配置されていることを特徴とする。

本発明によれば、隣接する第２のパッド間に第１の配線を形成しないようにしたので、半導体素子を基板上に実装する際に、半導体素子の突起電極が本来実装されるべき第２のパッドの位置からずれて実装されてしまった場合でも、本来実装されるべき第２のパッドと、該第２のパッドに接続される第２の配線に隣接する第１の配線との前記突起電極を介したショートを回避することができるという効果を有する。

以下に添付図面を参照して、本発明にかかる半導体素子の実装構造体および画像表示装置の好適な実施の形態を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下の実施の形態で用いられる画像表示装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下に示す実施の形態では、画像表示装置が有機ＥＬディスプレイ装置である場合を例に挙げて説明する。

実施の形態１．
図１は、本発明にかかる画像表示装置の平面図の一例を模式的に示す図であり、図２は、図１のＩＣ配置領域におけるパッドと配線との関係を示す平面透視図である。

まず、図１に示されるように、画像表示装置１は、表示パネル１０と、取得した画像データを記憶する記憶部３１と、画像データから表示パネル１０の各画素に与える信号を生成する演算部３２と、を備える。表示パネル１０は、有機ＥＬ素子からなる発光層を含む配線領域（表示領域１２）、および表示領域１２での画像表示処理を制御する駆動用ＩＣ（半導体素子）を配置するＩＣ配置領域１３を有する第１の基板１１と、第１の基板１１の表示領域１２上を覆うように配置される第２の基板２１と、を備える。なお、第２の基板２１の形成領域が概ね表示領域１２と一致する。この表示パネル１０において、短手方向をＸ方向とし、これに垂直な方向をＹ方向とする。

第１の基板１１の表示領域１２には、表示画素がマトリクス状に配置されており、各表示画素には、発光素子が形成されている。本実施形態における発光素子は、有機発光層を一対の電極で挟んで形成した有機ＥＬ素子である。また、表示画素を駆動するＴＦＴなどの素子を含む図示しない画素回路が表示画素に対応して設けられている。この画素回路は、例えば、有機ＥＬ素子を駆動する駆動素子と、画像データに基づいて自表示画素への信号を制御したり、駆動素子の閾値電圧を検出したりするスイッチング素子と、有機ＥＬ素子を発光させるための容量を保持する容量素子と、を含む。

表示領域１２の行方向（図中のＸ方向）に配列された表示画素の画素回路群には、たとえば、駆動素子とスイッチング素子に所定の電源電圧を供給する電源線１４、スイッチング素子の駆動制御用信号を供給するＴｔｈ制御線１５、およびスイッチング素子の駆動を制御するマージ線１６や走査線１７が共通に接続される。また、表示領域１２の列方向（図中のＹ方向）に配列された表示画素の画素回路群には、容量素子に画像信号を供給する画像信号線１８が共通に接続される。

第１の基板１１の表示画素が形成される表示領域１２上を覆うように第２の基板２１が配置される。この第２の基板２１は、たとえば、有機ＥＬ素子を封止するために使用される。

また、第１の基板１１の第２の基板２１で覆われなかった部分（表示領域１２の周縁部）は張出領域となっており、ここに駆動用ＩＣを搭載するためのＩＣ配置領域１３が設けられている。このＩＣ配置領域１３には、表示領域１２中に形成された電源線１４、Ｔｔｈ制御線１５、マージ線１６、走査線１７および画像信号線１８に所定の電圧（信号）を供給する駆動用ＩＣと接続するためのパッドを含む配線導体が形成されている。なお、この図１では、ＩＣ配置領域１３の行方向（Ｘ方向）に延長した領域には、演算部３２からの電圧（信号）を各表示画素に供給するための駆動用ＩＣであるラインドライバ１９が実装され、ＩＣ配置領域１３の列方向（Ｙ方向）に延長した領域には、演算部３２からのデータ（信号）を各表示画素に供給するための駆動用ＩＣであるデータドライバ２０が実装されている。

ラインドライバ１９は、電源線１４、Ｔｔｈ制御線１５、マージ線１６、走査線１７と接続されるが、このラインドライバ１９の実装位置におけるＸ方向に伸びる配線とパッドとの平面図方向の関係は、図２に示されるようになっている。この図２では、表示領域１２内でＸ方向に延びる複数の第１の配線１０１（たとえば、Ｔｔｈ制御線１５）と複数の第２の配線１０３（たとえば、電源線１４）とが、Ｙ方向に所定の間隔を置いて隣接配置されている。一方、ＩＣ配置領域１３内では、第１の配線１０１のラインドライバ１９のバンプとの接続位置に第１のパッド１１１−１，１１１−２が形成され、第２の配線１０３のラインドライバ１９のバンプとの接続位置に第２のパッド１１２−１，１１２−２が形成されている。第１のパッド１１１−１，１１１−２は、第２のパッド１１２−１，１１２−２に比して、第１の基板１１の周縁部側にＸ方向の位置を揃えて互いに所定の間隔を有した状態で配置されている。また、第２のパッド１１２−１，１１２−２は、第１のパッド１１１−１，１１１−２よりも表示領域１２側にＸ方向の位置を揃えて、第１のパッド１１１−１，１１１−２のＹ方向の中心位置と重ならないように互いに所定の間隔を有した状態で配置される。つまり、第１のパッド１１１−１，１１１−２と第２のパッド１１２−１，１１２−２（表示領域１２上で隣り合う配線上に形成されるパッド）とは、千鳥配置となるように配置されている。

第１の配線１０１は、ＩＣ配置領域１３の表示領域１２側に配置された隣接する第２のパッド１１２−１，１１２−２の間に形成されないように配線されている。より具体的には、第１のパッド１１１−２から伸びる第１の配線１０１は、第２のパッド１１２−２の下方に位置するように、第２のパッド１１２−２の下に潜り込んだ状態で配線されている。従来の構造では、隣接する第２のパッド１１２−１，１１２−２の間には、第１のパッド１１１−２から伸びる第１の配線１０１が配されていたが、本発明では、隣接する第２のパッド１１２−１，１１２−２の間には、第１の配線１０１が形成されない態様となっている。このような配線構造とするために、本実施形態では、第１の配線１０１が、表示領域１２から第１のパッド１１１−１、１１１−２に向かって伸びる途中の経路において、第２の配線１０３と重なるように進路を曲げられて形成され、第１のパッド１１１−１，１１１−２と第２のパッド１１２−１，１１２−２との間で、進路を曲げる前の配線と同一直線状に位置するように形成される。なお、領域Ｒにおいて、第１の配線１０１と第２の配線１０３とは、後述するように間に絶縁層が形成され、両者は電気的に絶縁されている。

つぎに、このような配線の断面構造について図３を用いて説明する。図３−１は、図２のＡ−Ａ断面図であり、図３−２は、図２のＢ−Ｂ断面図であり、図３−３は、図２のＣ−Ｃ断面図である。なお、図３−１〜図３−３では、駆動用ＩＣを搭載した状態を示している。図３−１に示されるように表示領域１２側では、第１の基板１１上の所定の位置に第１の導電性材料からなる第１の配線１０１が形成されている。この第１の配線１０１が形成された第１の基板１１上の全面にはＳｉＮ_xなどの第１の絶縁膜１０２が形成される。この第１絶縁膜１０２は、第１の配線１０１が形成されていない位置での厚さが、第１の配線１０１の厚さよりも厚くなるように形成されている。そして、隣接する第１の配線１０１の間の第１の絶縁膜１０２上に第２の導電性材料によって第２の配線１０３が形成され、第２の配線１０３上にさらに第２の絶縁膜１０４が形成されている。このように、第１の配線１０１は第２の配線１０３よりも下層に形成されている。

また、図３−２に示されるように、ＩＣ配置領域１３のラインドライバ実装領域１２０に形成される第２のパッド１１２−１，１１２−２部分では、上述したように、第１の配線１０１が第２の配線１０３の直下に位置するように形成される。この場合、第１の配線１０１と第２の配線１０３との間には、第１の絶縁膜１０２が形成されて、電気的に絶縁されている。また、第２の配線１０３上には、ラインドライバ１９のバンプ１９１と接続するための第２のパッド１１２−１，１１２−２が形成されている。

さらに、図３−３に示されるように、ＩＣ配置領域１３のラインドライバ実装領域１２０に形成される第１のパッド１１１−１，１１１−２部分では、下層の第１の配線１０１を構成する第１の導電性材料上に絶縁膜を介さずに第２の導電性材料からなる導電膜１０３Ａが重ねて形成されている。なお、この第１のパッド１１１−１，１１１−２部分では、この第１の配線１０１と導電膜１０３Ａの積層体を便宜上、第１の配線１０１というものとする。そして、この第１の配線１０１（導電膜１０３Ａ）の上部が露出する程度に、第１の基板１１上に第２の絶縁膜１０４が形成され、第１の配線１０１の上部に第１のパッド１１１−１，１１１−２が形成される。なお、導電膜１０３Ａと第２のパッド１１２−１，１１２−２における第２の配線１０３とは接続されていない状態にある。

ラインドライバ実装領域１２０にラインドライバ１９を実装する場合には、厚さ方向に導電性を有する異方性導電フィルム１３０をラインドライバ実装領域１２０上に形成し、その上にラインドライバ１９のバンプ１９１が形成された側の面を、バンプ１９１が第１と第２のパッド１１１，１１２の位置に重なるように載せ、加圧しながら加熱して、ラインドライバ１９のバンプ１９１と第１と第２のパッド１１１，１１２とを異方性導電フィルム１３０中の導電性粒子１３１を介して電気的に接続する。

この際、図３−２に示されるように、ラインドライバ１９のバンプ１９１が本来実装されるべき位置からずれて実装された場合でも、隣接する第２のパッド１１２−１，１１２−２の間には、第１の配線１０１が存在しないので、上記した従来の技術によるショートの問題点がない。たとえば、隣接する第２のパッド１１２−１，１１２−２間の第１の絶縁膜１０２上に導電性の異物１３２が存在し、この異物１３２が導電性粒子１３１を介してラインドライバ１９のバンプ１９１と電気的に接続されている場合に、ラインドライバ１９の第１の基板１１への実装時の圧接によって、異物１３２が第２の絶縁膜１０２を突き破ることがある。しかし、このような場合でも、第２のパッド１１２−１，１１２−２間の第２の絶縁膜１０２の下には第１の配線１０１が形成されていないので、ラインドライバ１９の第２のパッド１１２−１に接続するバンプ１９１が第１の配線１０１と接続することを防止することができる。

つぎに、このような画像表示装置の製造方法について説明する。図４−１〜図６−４は、この実施の形態１による画像表示装置の製造方法の一例を模式的に示す図である。具体的には、図４−１〜図４−４は、図２のＡ−Ａ断面における製造方法の一例を示す図であり、図５−１〜図５−４は、図２のＢ−Ｂ断面における製造方法の一例を示す図であり、図６−１〜図６−４は、図２のＣ−Ｃ断面における製造方法の一例を示す図である。

まず、第１の基板１１のＩＣ配置領域１３上に、ＡｌＮｄ／Ｍｏなどの第１の導電性材料からなる膜を堆積し、フォトリソグラフィ技術とエッチング技術とを用いて、所定の間隔を有する所定形状の第１の配線１０１を形成する（図４−１、図５−１、図６−１）。なお、この第１の配線１０１は、表示領域１２のＴｔｈ制御線１５などと同一の工程で形成される。また、第１の配線１０１は、図２の平面図で示したように、隣接する第２のパッド１１２間の領域に形成されないようにするために、少なくとも第２のパッド１１２の形成位置を含む領域で、隣接する一方の第２のパッド１１２の下に位置するように、コの字形状に一部曲げられて形成される。

ついで、第１のパッド１１１の形成位置近傍の領域を除いたＩＣ配置領域１３上に、ＳｉＮ_xなどの第１の絶縁膜１０２を形成する（図４−２、図５−２）。この第１の絶縁膜１０２の厚さは、第１の配線１０１の厚さよりも厚くなるように形成する。ここでは、図６−１に示されるように、第１の配線１０１の駆動用ＩＣとの接続部となる第１のパッド１１１の形成位置に対応する領域付近には、第１の絶縁膜１０２が形成されていないものとする。

その後、ＩＣ配置領域１３上に、Ｍｏ／Ａｌ／Ｍｏなどの第２の導電性材料からなる膜を堆積し、フォトリソグラフィ技術とエッチング技術とを用いて、直線状の第２の配線１０３を形成する（図４−３、図５−３、図６−２）。具体的には、表示領域１２側では隣接する第１の配線１０１間に位置するように、第１の絶縁膜１０２上に第２の配線１０３が形成される（図４−３）。また、第２のパッド１１２の形成領域付近では、第１の配線１０１の形成位置の真上に第１の絶縁膜１０２を介して第２の配線１０３が形成される（図５−３）。さらに、第１のパッド１１１の形成領域では、第１の配線１０１上に、第２の導電性材料からなる導電膜１０３Ａが形成される（図６−２）。この導電膜１０３Ａは、エッチングによって第２の配線１０３とは切り離されている。

なお、この第２の配線１０３は、表示領域１２の電源線１４などと同一の工程で形成される。また、この第２の配線１０３は、表示領域１２から曲げられることなくＩＣ配置領域１３上まで延ばされている。これにより、第１の配線１０１と第２の配線１０３は、表示領域１２側ではＹ方向に交互に配置され、ＩＣ配置領域１３の第２のパッド１１２を含む領域Ｒ上では、第１の配線１０１の上に第２の配線１０３が形成される。

ついで、第２のパッド１１２の形成位置付近の領域を除いたＩＣ配置領域１３上に、ＳｉＮ_xなどの第２の絶縁膜１０４を形成する（図４−４、図６−３）。ここでは、図５−３に示されるように、第２のパッド１１２の形成位置に対応する領域付近には、第２の絶縁膜１０４が形成されていないものとする。また、図６−３に示されるように、第１のパッド１１１の形成位置付近では、第１の配線１０１の上面が露出するように第２の絶縁膜１０４が形成されている。

その後、ＩＣ配置領域１３上に、ＡｌＮｄなどの第３の導電性材料からなる膜を堆積し、フォトリソグラフィ技術とエッチング技術とを用いて、第１の配線１０１と第２の配線１０３の上面が露出されている位置（第１と第２のパッド１１１，１１２の形成位置）のみを残すように、第３の導電性材料膜をエッチングして、第１のパッド１１１−１，１１１−２と第２のパッド１１２−１，１１２−２を形成する（図６−４、図５−４）。

ついで、ＩＣ配置領域１３のラインドライバ実装領域１２０上に異方性導電フィルム１３０を貼り付けた後、ラインドライバ１９のバンプ１９１が、第１のパッド１１１−１，１１１−２と第２のパッド１１２−１，１１２−２の位置に合うように配置する。そして、加熱加圧して、導電性粒子１３１を介してラインドライバ１９のバンプ１９１と第１のパッド１１１−１，１１１−２と第２のパッド１１２−１，１１２−２とを電気的に接続することによって、図３−１〜図３−３に示される画像表示装置が得られる。

本実施の形態１によれば、隣接する第１と第２の配線１０１，１０３の第１と第２のパッド１１１，１１２を複数列千鳥状に配置されるとともに、第２のパッド１１２間に第１の配線１０１が形成されないようにしたので、駆動用ＩＣなどの半導体素子のバンプ（突起電極）が本来実装される位置からずれて配置されてしまった場合でも、そのバンプが本来接続されるべきパッド以外の第１の配線１０１との電気的な導通を防止することができる。特に、異方性導電フィルム１３０中に存在する導電性の異物や製造工程の途中で混入する導電性の異物が、半導体素子の圧接時に下層の第１の配線１０１を覆う目的で形成される第１の絶縁膜１０２を破ることがあっても、隣接する第２のパッド１１２間には第１の配線１０１が存在しないので、半導体素子のバンプが本来接続されるべきパッド以外の第１の配線１０１とショートすることがない。

実施の形態２．
図７−１〜図７−３は、本発明の実施の形態２による画像表示装置の断面の一例を模式的に示す図であり、図７−１は、図２のＡ−Ａ断面図であり、図７−２は、図２のＢ−Ｂ断面図であり、図７−３は、図２のＣ−Ｃ断面図である。なお、実施の形態２における画像表示装置の平面図は、図１と図２に示されるものと同様であるので、その説明を省略する。

この実施の形態２の画像表示装置では、実施の形態１において、第２の配線１０３（導電膜１０３Ａ）と第１と第２のパッド１１１，１１２との間に、たとえばＰＦＡ（Tetra fluoro ethylene-perfluoro alkylvinyl ether copolymer）などのＳｉＮ_xよりも柔らかい材料からなる保護層１４０と、第１と第２のパッド１１１，１１２の形成位置に設けられた保護層１４０を厚さ方向に貫通してなるコンタクトホール１４１に形成される第３の導電性材料からなるコンタクト１４２と、コンタクト１４２を含む保護層１４０の上面に形成される第１と第２のパッド１１１，１１２と、をさらに備える。なお、その他の実施の形態１と同一の構成要素には同一の符号を付してその説明を省略している。

このような構成によって、たとえば、異方性導電フィルム１３０を貼り付ける際に、図７−２に示されるように異方性導電フィルム１３０の保護層１４０との界面付近に導電性の異物１３２が存在し、ラインドライバ１９の圧接時にバンプ１９１と導電性粒子１３１を介して下方向の圧力が異物１３２に加えられたとしても、その圧力に応じて保護層１４０が変形するので、異物１３２が保護層１４０を突き破る可能性は低い。その結果、異物１３２の押し付けによる第１の絶縁膜１０２の突き破りを防止することができる。

つぎに、この画像表示装置の製造方法の一例について説明する。図８〜図１０−３は、この実施の形態２による画像表示装置の製造方法の一例を模式的に示す断面図である。具体的には、図８は、図２のＡ−Ａ断面における製造方法の一例を示す図であり、図９−１〜図９−３は、図２のＢ−Ｂ断面における製造方法の一例を示す図であり、図１０−１〜図１０−３は、図２のＣ−Ｃ断面における製造方法の一例を示す図である。

まず、実施の形態１の図５−１〜図５−４に示されるように、ガラス基板などの第１の基板１１のＩＣ配置領域１３上に、第１の配線１０１、第１の絶縁膜１０２、第２の配線１０３、第２の絶縁膜１０４を順に形成し、パッド形成位置に対応する位置の第２の配線１０３（導電膜１０３Ａ）の上面付近のみを露出させる。

ついで、ＩＣ配置領域１３上にＰＦＡ樹脂などの第１と第２の絶縁膜１０２，１０４よりも柔らかい性質を有する材料からなる保護層１４０を形成する（図８、図９−１、図１０−１）。その後、第１と第２の配線１０１，１０３の上面を露出させた位置に対応する保護層１４０上の位置に、たとえばフォトリソグラフィ技術とエッチング技術などの手法を用いてコンタクトホール１４１を開口する（図９−２、図１０−２）。

ついで、保護層１４０に形成したコンタクトホール１４１中と保護層１４０上の全面に、たとえばスパッタ法などの成膜方法でＡｌＮｄなどの第３の導電性材料膜を形成する。その後、フォトリソグラフィ技術とエッチング技術を用いて、コンタクトホール１４１の形成位置を含むパッド形成位置以外の第３の導電性材料膜を除去することによって、コンタクトホール１４１中にコンタクト１４２が形成され、コンタクト１４２上に第１と第２のパッド１１１−１，１１１−２，１１２−１，１１２−２が形成される（図９−３、図１０−３）。

その後は、第１と第２のパッド１１１−１，１１１−２，１１２−１，１１２−２が形成された保護層１４０上の全面に異方性導電フィルム１３０を貼り付けた後、ＩＣ配置領域１３上にラインドライバ１９のバンプ１９１が、第１と第２のパッド１１１−１，１１１−２，１１２−１，１１２−２の位置に合うように異方性導電フィルム１３０を介して配置して、加熱加圧して、導電性粒子１３１を介してラインドライバ１９のバンプ１９１と第１と第２のパッド１１１−１，１１１−２，１１２−１，１１２−２とを電気的に接続する。以上によって、図７−１〜図７−３に示される画像表示装置が形成される。

本実施の形態２によれば、第１と第２の絶縁膜１０２，１０４上にさらに第１と第２の絶縁膜１０２，１０４よりも柔らかい性質を有する材料からなる保護層１４０を設け、保護層１４０上に第１と第２の配線１０１，１０３に接続される第１と第２のパッド１１１−１，１１１−２，１１２−１，１１２−２を設けるようにしたので、異方性導電フィルム１３０を介して駆動用ＩＣを第１の基板１１に圧接する際に、図７−２に示されるように導電性の異物１３２が異方性導電フィルム１３０の保護層１４０との界面付近に存在する場合でも、保護層１４０が導電性の異物１３２の第１の基板１１方向への押し付けを変形によって吸収する。その結果、保護層１４０が第１と第２の絶縁膜１０２，１０４が導電性の異物１３２によって突き破られることを防止することができ、導電性の異物１３２が第１と第２の絶縁膜１０２，１０４を突き破り、第１の配線１０１や第２の配線１０３が導電性粒子１３１を介して駆動用ＩＣのバンプと電気的に接続されてしまうことを防ぐことができるという効果を有する。

なお、上述した実施の形態では、有機ＥＬディスプレイ装置を例に挙げて説明したが、無機ＥＬディスプレイ装置や液晶表示装置などの画像表示装置にも適用することができる。また、回路が形成された基板上に半導体素子を実装する場合一般的に適用することができる。

また、上述した実施の形態では、配線領域が有機ＥＬ素子や電源線等が配置された表示領域１２からなる場合について説明したが、配線領域はこれに限らず、演算部３２等からの信号を駆動用ＩＣに入力するための配線が形成される領域であってもよい。換言すれば、第１のパッドと接続される第１の配線および第２のパッドと接続される第２の配線は、駆動用ＩＣから電源線等に所定信号を出力するための出力用配線でもよいし、演算部等から駆動用ＩＣに所定信号を入力するための入力用配線でもよい。

本発明にかかる画像表示装置の平面図の一例を模式的に示す図である。 図１のＩＣ配置領域におけるパッドと配線との関係を示す平面透視図である。 図２のＡ−Ａ断面図である。 図２のＢ−Ｂ断面図である。 図２のＣ−Ｃ断面図である。 図２のＡ−Ａ断面における製造方法の一例を示す図である（その１）。 図２のＡ−Ａ断面における製造方法の一例を示す図である（その２）。 図２のＡ−Ａ断面における製造方法の一例を示す図である（その３）。 図２のＡ−Ａ断面における製造方法の一例を示す図である（その４）。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その１）。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その２）。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その３）。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その４）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その１）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その２）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その３）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その４）。 図２のＡ−Ａ断面図である。 図２のＢ−Ｂ断面図である。 図２のＣ−Ｃ断面図である。 図２のＡ−Ａ断面における製造方法の一例を示す図である。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その１）。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その２）。 図２のＢ−Ｂ断面における製造方法の一例を示す図である（その３）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その１）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その２）。 図２のＣ−Ｃ断面における製造方法の一例を示す図である（その３）。 従来の駆動用ＩＣ実装部付近の配線導体の一例を示す平面図である。 図１１のＤ−Ｄ断面図である。

符号の説明

１ 画像表示装置
１０ 表示パネル
１１ 第１の基板
１２ 表示領域
１３ ＩＣ配置領域
１４ 電源線
１５ Ｔｔｈ制御線
１６ マージ線
１７ 走査線
１８ 画像信号線
１９ ラインドライバ
２０ データドライバ
１０１ 第１の配線
１０２ 第１の絶縁膜
１０３ 第２の配線
１０３Ａ 導電膜
１０４ 第２の絶縁膜
１１１，１１１−１，１１１−２ 第１のパッド
１１２，１１２−１，１１２−２ 第２のパッド
１２０ ラインドライバ実装領域
１３０ 異方性導電フィルム
１３１ 導電性粒子
１３２ 導電性の異物
１９１ バンプ
１４０ 保護層
１４１ コンタクトホール
１４２ コンタクト

Claims (4)

1. 配線領域およびＩＣ配置領域を有する基板と、
   前記配線領域から前記ＩＣ配置領域にかけて形成される第１の配線と、
   前記配線領域から前記ＩＣ配置領域にかけて形成され、且つ前記配線領域内で前記第１の配線と隣接して配置される第２の配線と、
   前記ＩＣ配置領域内で前記第１の配線上に形成される第１のパッドと、
   前記ＩＣ配置領域内で、且つ前記第１の配線と隣接するようにして前記第２の配線上に形成される第２のパッドと、
   前記ＩＣ配置領域に実装され、且つ前記第１、第２のパッドのぞれぞれと電気的に接続される複数の突起電極を有する半導体素子と、
   を備え
   前記第１の配線は、前記ＩＣ配置領域内で、前記第２のパッドの直下に絶縁層を介して配置されていることを特徴とする半導体素子の実装構造体。
2. 前記第１および第２の配線が形成された前記基板と前記第１および第２のパッドとの間に、前記絶縁層よりも柔らかい材料からなる保護層をさらに備え、
   前記第１および前記第２のパッドは、前記保護層を貫通して形成されるコンタクトによってそれぞれ前記第１および第２の配線に接続されることを特徴とする請求項１に記載の半導体素子の実装構造体。
3. 請求項１または２に記載の半導体素子の実装構造体と、前記半導体素子の実装構造体に形成される発光素子と、を含む画像表示装置。
4. 前記発光素子が有機ＥＬ素子であることを特徴とする請求項３に記載の画像表示装置。

Images