JP2009031362A - 配線基板、その製造方法、及び表示装置 - Google Patents

Abstract

【課題】実装端子と外部回路との実装において、位置合わせ精度の許容誤差範囲を拡大することが可能な配線基板、その製造方法、及び表示装置を提供すること
【解決手段】本発明にかかる配線基板は、基板１上に設けられた複数の配線２ａと、複数の２ａ配線にそれぞれ設けられ、千鳥配置で複数の列をなす複数の実装端子６と、を備える配線基板であって、実装端子６は、配線２ａと同じ層の第１導電膜２と、配線２ａ及び第１導電膜２を覆い、第１導電膜２上に開口部５を有する絶縁膜４と、開口部５を介して第１導電膜２と電気的に接続する上層導電膜７と、を備え、絶縁膜４は、複数の実装端子６が千鳥配置で複数の列を成して設けられた領域の外側に設けられた厚膜部と、開口部５と千鳥配置の列方向に隣接する領域に設けられ、厚膜部より膜厚の薄い薄膜部５ａと、を有するものである。
【選択図】 図２

Description

本発明は、配線基板、その製造方法、及び表示装置に関する。

液晶表示装置は、薄型、軽量、低消費電力であり、多数の機器の表示装置として使用されている。特に、携帯電話等の携帯情報機器では、小型化、薄型化に伴い、液晶表示装置を駆動するドライバＩＣの実装方法として、ＣＯＧ（Chip On Glass）実装が多く用いられるようになっている。

ＣＯＧ実装は、実装端子が形成されたガラス基板上に、直接ドライバＩＣを実装する方法である。ＣＯＧ実装では、多くの場合、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を介して、実装端子とドライバＩＣとが電気的に接続される（例えば、特許文献１）。ＡＣＦは、絶縁性の熱硬化型接着剤の中に、樹脂製ボールにＡｕやＮｉがコーティングされた導電粒子が分散されているものである。

近年、携帯情報機器に使用されている液晶表示装置は、高解像度化に伴って、画素（ドット）ピッチが４０〜６０μｍ程度まで小さくなっている。このような狭ピッチでは、実装端子間の間隔が狭くなり、ドライバＩＣの実装が困難となる。そこで、実装端子のピッチを確保するため、実装端子を千鳥配置にすることが通常行われている（特許文献２）。例えば、２列の千鳥配置では、実装端子のピッチを配線ピッチの２倍に広くすることができる。

図１５は、従来の液晶表示装置における実装端子の構成を示した平面図である。図１６は、図１５のXVI−XVI断面図である。図１５に示すように、配線２ａには、それぞれ実装端子６が形成されている。ここでは、実装端子６は、２列の千鳥配置となっている。従って、隣接する実装端子６の間には、配線２ａが配置されている。

実装端子６は、図１６に示すように、積層構造である。つまり、基板１上に、配線２ａと同じ層の第１導電膜２が形成されている。そして、第１導電膜２上に開口部５を有する絶縁膜４が積層される。さらに、開口部５を覆うように、上層導電膜７が設けられている。ドライバＩＣ１１には、Ａｕ等の突起電極（バンプ１２）が形成されている。ＣＯＧ実装では、このバンプ１２と実装端子６の開口部５とを位置合わせして、熱圧着する。これにより、ＡＣＦ１３の導電粒子１４を介してドライバＩＣ１１と実装端子６との導通がなされている。
特開２００２−２２９０５８号公報 特開２００２−１９６７０３号公報

しかしながら、近年の狭ピッチ化により、図１５及び図１６のような千鳥配置においても、実装端子６のピッチＬは３０〜４０μｍ程度と極めて狭くなっている。これに伴い、実装端子６は、第１導電膜２の幅寸法を縮小した設計にする必要がある。すなわち、ドライバＩＣ１１との導通をとるために設けられた開口部５の幅寸法も、小さくする必要がある。その結果、ＣＯＧ実装では、実装端子６の幅方向におけるバンプ１２と開口部５との位置合わせ精度の更なる向上が求められるようになってきた。すなわち、ＣＯＧ実装において、位置合わせ精度の実装端子６の幅方向における許容誤差範囲は、ますます狭くなってきている。

ここで、図１５及び図１６に示す従来の液晶表示装置では、開口部５周辺の絶縁膜４は、絶縁膜４ａ、４ｂ、４ｃによって構成されている。すなわち、ゲート絶縁膜等からなる絶縁膜４ａ、ＴＦＴ上に設けられる層間絶縁膜等からなる絶縁膜４ｂ、そして凹凸パターンが形成される有機膜等からなる絶縁膜４ｃが順次積層された積層構造となっている。従って、実装端子６の開口部５上と、実装端子６間の領域上との間には、図１６に示すように段差ｄが存在する。そのため、位置合わせ精度の許容誤差範囲を超えて位置合わせがなされると、バンプ１２が絶縁膜４上に乗り上げてしまい、開口部５内に落ち込まない。従って、次のような問題が生じてしまう。

図１５及び図１６のようにＡＣＦ１３を介した実装では、バンプ１２と実装端子６との重複面積が減少するために、導通に寄与する導電粒子１４の数が少なくなる。その結果、導通不良の発生が増加する。さらに、バンプ１２が開口部５内に落ち込まないため、開口部５内の導電粒子１４が潰れずに、充分な圧着ができなくなる。そのため、実装直後に導通がとれていた場合でも、使用中に導通不良が発生してしまうことがあり、信頼性に問題があった。

また、ＡＣＦ１３を介さずに、バンプ１２と実装端子６とを直接接触させる実装では、開口部５周辺の絶縁膜４上に設けられた上層導電膜７のみがバンプ１２と接触することとなる。従って、バンプ１２と実装端子６との接触面積は、大幅に減少する。その結果、バンプ１２と実装端子６との間の抵抗が増加し、導通不良が発生してしまう。

本発明は、上記のような問題点を解決するためになされたものであり、実装端子と外部回路との実装において、位置合わせ精度の許容誤差範囲を拡大することが可能な配線基板、その製造方法、及び表示装置を提供することを目的とする。

本発明にかかる配線基板は、基板上に設けられた複数の配線と、前記複数の配線に対応して設けられ、千鳥配置で複数の列をなす複数の実装端子と、を備える配線基板であって、前記実装端子は、前記配線と同じ層の第１導電膜と、前記配線及び前記第１導電膜を覆い、前記第１導電膜上に開口部を有する絶縁膜と、前記開口部を介して前記第１導電膜と電気的に接続する上層導電膜と、を備え、前記絶縁膜は、前記複数の実装端子が千鳥配置で複数の列を成して設けられた領域の外側に設けられた厚膜部と、前記開口部と前記千鳥配置の列方向に隣接する領域に設けられ、前記厚膜部より膜厚の薄い薄膜部と、を有するものである。

また、本発明にかかる配線基板の製造方法は、複数の配線と、前記複数の配線に対応して設けられ、千鳥配置で複数の列をなす複数の実装端子と、を備える配線基板の製造方法であって、基板上に、前記配線と、前記実装端子の第１導電膜と、を形成する工程と、前記配線及び前記第１導電膜を覆い、前記第１導電膜上に開口部を有する絶縁膜を形成する工程と、前記開口部を介して前記第１導電膜と電気的に接続する上層導電膜を形成する工程と、を備え、前記絶縁膜を形成する工程では、前記複数の実装端子が千鳥配置で複数の列を成して設けられた領域の外側に厚膜部を形成するとともに、前記開口部と前記千鳥配置の列方向に隣接する領域に、前記厚膜部より膜厚の薄い薄膜部を形成するものである。

本発明によれば、実装端子と外部回路との実装において、位置合わせ精度の許容誤差範囲を拡大することが可能な配線基板、その製造方法、及び表示装置を提供することができる。

実施の形態１．
始めに、図１を用いて、本発明に係る表示装置について説明する。図１は、表示装置に用いられるＴＦＴアレイ基板の構成を示す正面図である。本発明に係る表示装置は、液晶表示装置を例として説明するが、あくまでも例示的なものであり、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等を用いることも可能である。この液晶表示装置の全体構成については、以下に述べる第１〜第５の実施形態で共通である。

本発明に係る液晶表示装置は、基板１を有している。基板１は、例えば、ＴＦＴアレイ基板等のアレイ基板である。基板１には、表示領域４１と表示領域４１を囲むように設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は平行に設けられている。同様に、複数のソース配線４４は平行に設けられている。ゲート配線４３とソース配線４４とは、互いに交差するように形成されている。ゲート配線４３とソース配線４４とは直交している。隣接するゲート配線４３とソース配線４４とで囲まれた領域が画素４７となる。従って、基板１では、画素４７がマトリクス状に配列される。

基板１の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、基板１の端部で、走査信号駆動回路４５に接続される。ソース配線４４も同様に、表示領域４１から額縁領域４２まで延設され、基板１の端部で、表示信号駆動回路４６と接続される。走査信号駆動回路４５の近傍には、外部配線４８が接続されている。また、表示信号駆動回路４６の近傍には、外部配線４９が接続されている。外部配線４８、４９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。

外部配線４８、４９を介して走査信号駆動回路４５、及び表示信号駆動回路４６に外部からの各種信号が供給される。走査信号駆動回路４５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。表示信号駆動回路４６は外部からの制御信号や、表示データに基づいて表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧を各画素４７に供給することができる。

画素４７内には、少なくとも１つのＴＦＴ５０が形成されている。ＴＦＴ５０はソース配線４４とゲート配線４３の交差点近傍に配置される。例えば、このＴＦＴ５０が画素電極に表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線４４から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。画素電極と対向電極との間には、表示電圧に応じた電界が生じる。なお、基板１の表面には、配向膜（図示せず）が形成されている。

更に、基板１には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、基板１側に配置される場合もある。基板１と対向基板との間には液晶層が狭持される。即ち、基板１と対向基板との間には液晶が導入されている。更に、基板１と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。

画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、偏光状態が変化する。

偏光状態によって、対向基板側の偏光板を通過する光量は変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。

次に、本実施の形態に係る実装端子の構成について、図２及び図３を用いて詳細に説明する。図２は、実施の形態１に係る液晶表示装置の実装端子の構成を示した平面図である。図３は図２のIII−III断面図である。本実施の形態に係る実装端子６は、例えば、図１の額縁領域４２に延設されたゲート配線４３の引き回し配線に設けられるものであり、走査信号駆動回路４５との接続部付近に形成される。また、本実施の形態に係る実装端子６は、例えば表示信号駆動回路４６との接続付近において、ソース配線４４の引き回し配線に形成される。

図２において、複数の配線２ａがＹ方向に延在して形成されている。配線２ａは、Ｘ方向に複数並んで設けられている。以下、千鳥配置された実装端子の列方向をＸ方向とし、Ｘ方向と垂直な方向をＹ方向とする。配線２ａは、例えば図１におけるゲート配線４３やソース配線４４の引き回し配線である。配線２ａには、ドライバＩＣ１１と導通を取るための実装端子６がそれぞれ設けられている。ドライバＩＣ１１は、例えば図１における走査信号駆動回路４５や表示信号駆動回路４６である。狭ピッチに対応するため、実装端子６の並びは、図２に示すように千鳥配置となっている。すなわち、隣り合う配線２ａの実装端子６同士は、Ｘ方向に隣接して配置されずに、Ｙ方向に複数の列を成して配置されている。ここでは、２列の千鳥配置の場合について例示的に記しており、実装端子６がＹ方向に２列並んだ構成となっている。従って、Ｘ方向に隣り合う実装端子６間には、隣接する配線２ａが配置される。

また、実装端子６には、図３に示すように、基板１上に、配線２ａと同じ層によって第１導電膜２が形成されている。配線２ａ及び第１導電膜２は、Ａｌ等の金属膜によって形成される。第１導電膜２は、例えば、ゲート配線４３及びソース配線４４の一方と同じ層によって形成することができる。配線２ａ及び第１導電膜２を覆うように、絶縁膜４が設けられている。絶縁膜４は、図１６に示す従来の液晶表示装置と同様、絶縁膜４ａ、４ｂ、４ｃによって構成される。すなわち、ＴＦＴ５０のゲート絶縁膜等からなる絶縁膜４ａ（第１絶縁膜）、ＴＦＴ５０上に設けられる層間絶縁膜等からなる絶縁膜４ｂ（第２絶縁膜）、そして凹凸パターンが形成される有機膜等からなる絶縁膜４ｃ（第３絶縁膜）が順次積層された積層構造となっている。絶縁膜４ａ、４ｂは、例えば、シリコン酸化膜やシリコン窒化膜等の無機膜によって形成されている。

本実施の形態では、絶縁膜４には、開口部５及び薄膜部５ａが形成されている。すなわち、絶縁膜４ｂ、４ｃが除去された薄膜部５ａと、絶縁膜４ａ、４ｂ、４ｃが除去された開口部５とが絶縁膜４に形成されている。開口部５は、図１６に示す従来の液晶表示装置と同様、第１導電膜２上に設けられている。開口部５の寸法は第１導電膜２よりも小さく、開口部５が第１導電膜２のパターン外形からはみ出さないように配置される。そして、開口部５とＸ方向に隣接する領域に、薄膜部５ａが設けられている。より具体的には、実装端子６に隣接する領域の配線２ａ上に薄膜部５ａが、開口部５に隣接する形で設けられる。よって、薄膜部５ａは、Ｘ方向に隣接する開口部５間に設けられている。従って、絶縁膜４には、開口部５のＸ方向の外側に絶縁膜４ａのみを有する領域（薄膜部５ａ）、開口部５及び薄膜部５ａのＹ方向の外側には絶縁膜４ａ、４ｂ、４ｃを有する領域（厚膜部）が形成されている。絶縁膜４によって、配線２ａの短絡や腐食が防止される。すなわち、厚膜部において、配線２ａは絶縁膜４ａ、４ｂ、４ｃに覆われている。また、薄膜部５ａにおいて、配線２ａは絶縁膜４ａに覆われている。

なお、本実施の形態では、絶縁膜４ａの上に、開口部５を囲むよう枠状の第２導電膜３が設けられている。第２導電膜３は、Ａｌ等の金属膜によって形成される。第２導電膜３は、例えば、ゲート配線４３及びソース配線４４の他方と同じ層によって形成することができる。第２導電膜３は、開口部５側の端部、すなわち、第２導電膜３のパターン内形端が、開口部５の外形と略同じ位置となるように配設されている。第２導電膜３のパターン外形端は、例えば、第１導電膜２のパターン端よりも内側の位置となるように配設されている。

そして、絶縁膜４の上には、開口部５を覆うように、上層導電膜７が設けられている。上層導電膜７は、例えば、第１導電膜２より小さい形状として、上層導電膜７のパターン外形が第２導電膜３のパターン外形端と略同じ位置となるように形成されている。すなわち、開口部５のＸ方向の周辺領域では、第２導電膜３が、上層導電膜７と絶縁膜４ａとの間に設けられている。一方、開口部５のＹ方向の周辺領域では、上層導電膜７が絶縁膜４ｂ、４ｃを介して第２導電膜３と重複するように設けられている。開口部５を介して、上層導電膜７は第１導電膜２と電気的に接続する。上層導電膜７は、ＩＴＯ等の導電性酸化膜によって形成される。上層導電膜７は、例えば、画素４７内に設けられた画素電極と同じ層の透明導電膜によって形成することができる。

このように、本実施の形態の実装端子６は、開口部５内の領域では、基板１上に第１導電膜２と上層導電膜７とがこの順に積層されている。実装端子６の外周縁のうち、開口部５のＸ方向の外側の領域では、基板１上に第１導電膜２、絶縁膜４ａ、第２導電膜３、上層導電膜７が積層された構成となっている。実装端子６の外周縁のうち、開口部５のＹ方向の外側の領域では、基板１上に第１導電膜２、絶縁膜４ａ、絶縁膜４ｂ、絶縁膜４ｃ、第２導電膜３、上層導電膜７が積層された構成となっている。また、実装端子６のＸ方向に隣接する領域の配線２ａを覆うように、絶縁膜４ａが積層されている。

このような構成の実装端子６とドライバＩＣ１１とは、ＣＯＧ実装され、異方性導電膜（ＡＣＦ１３）を介して電気的に接続されている。具体的には、ＡＣＦ１３は、絶縁性の熱硬化型接着剤の中に、樹脂製ボールにＡｕやＮｉがコーティングされた導電粒子１４が分散されている。ドライバＩＣ１１には、開口部５と対向する領域にバンプ１２が設けられている。バンプ１２は、Ａｕ等により形成される。このバンプ１２と実装端子６の開口部５とを位置合わせして、熱圧着してＣＯＧ実装する。これにより、ＡＣＦ１３の導電粒子１４を介してドライバＩＣ１１と実装端子６とが導通する。

ここで、ＣＯＧ実装の際、位置合わせにＸ方向のずれ（Ｘ方向の実装位置ズレ）が生じ、バンプ１２が実装端子６の開口部５内に落ち込まず、絶縁膜４ａ上に乗り上げてしまった場合を考える。本実施の形態では、実装端子６外周縁のうち開口部５のＸ方向に外側の領域と、開口部５との段差ｄ１は約０．５μｍ程度である。この段差は、従来の構成における段差ｄに比べ格段に小さい値である。従って、導電粒子１４の径が３〜４μｍであることを考慮すると、段差ｄ１が存在していても、バンプ１２と実装端子６とは問題なくコンタクトをとることが可能となる。また、Ｘ方向に実装位置ズレが生じて配線２ａ上にバンプ１２が配置されたとしても。配線２ａは絶縁膜４ａにより被膜されており、バンプ１２は配線２ａと短絡しない。

続いて、本実施の形態の実装端子の製造方法について、図４を参照して詳細に説明する。図４は、実施の形態１に係る配線基板の製造工程を示す断面図である。図４に示す断面図は、図３と同様に、図２におけるIII−III断面に対応する。

まず初めに、スパッタ法等により、第１導電膜２を基板１上全面に堆積する。第１導電膜２として、Ａｌ等の金属膜を用いることができる。第１導電膜２の上に、写真製版等によりレジストをパターニングする。このレジストパターンを介して第１導電膜２をエッチングし、配線２ａおよび実装端子６の第１導電膜２を形成する。このとき、例えばゲート配線４３及びソース配線４４の一方と同じ層によって形成すると、工程数を増加させることなく第１導電膜２を形成することができる。

次に、プラズマＣＶＤ法等により、絶縁膜４ａを基板１全面に堆積する。絶縁膜４ａには、シリコン窒化膜等の無機膜が用いられる。また、例えばＴＦＴ５０のゲート絶縁膜と同じ層によって形成すると、工程数を増加させることなく絶縁膜４ａを形成することができる。これにより、配線２ａ及び実装端子６の第１導電膜２が絶縁膜４ａに覆われる。絶縁膜４ａの堆積後、ＴＦＴ５０の半導体層が形成される。なお、本実施の形態では、この半導体層は、表示領域４１に形成されるが、図２に示す実装端子周辺には設けられていない。

その後、スパッタ法等を用いて第２導電膜３を基板１全面に堆積する。第２導電膜３は、Ａｌ等の金属膜によって形成することができる。そして、第２導電膜３の上に、写真製版等によりレジストパターンを形成する。このレジストパターンを介して、第２導電膜３をエッチングして、パターニングする。これにより、図４（ａ）に示すように、配線２ａ及び実装端子６上の一部に、第２導電膜３のパターンが形成される。具体的には、この第２導電膜３のパターンは、開口部５となる領域を除く、実装端子６の第１導電膜２の上の領域に形成されている。また、実装端子６の第１導電膜２とＸ方向に隣接する領域の配線２ａを覆う領域に形成されている。さらに、薄膜部５ａとなる領域の上にも形成されている。このとき、例えばゲート配線４３及びソース配線４４の他方と同じ層によって形成すると、工程数を増加させることなく第２導電膜３を形成することができる。

次に、プラズマＣＶＤ法等により、第２導電膜３を覆うように、絶縁膜４ｂを基板１全面に堆積する。絶縁膜４ｂとして、シリコン窒化膜等の無機膜を用いることができる。さらに、絶縁膜４ｂ上に、有機膜等からなる絶縁膜４ｃを塗布する。これにより、図４（ｂ）に示す構成となる。このとき、例えば、層間絶縁膜と同じ層によって絶縁膜４ｂを形成し、画素４７内に凹凸パターンが形成される有機膜と同じ層によって絶縁膜４ｃを形成すると、工程数が増加しない。

絶縁膜４ｃの塗布後、写真製版により絶縁膜４ｃをパターニングする。これにより、開口部５及び薄膜部５ａとなる領域上の絶縁膜４ｃが除去され、絶縁膜４ｂが露出する。また、絶縁膜４ｃのパターンが残在した領域が、絶縁膜４の厚膜部となる。この絶縁膜４ｃパターンを介して、ドライエッチング等を行い、絶縁膜４ｂ、４ａを一括除去する。このとき、薄膜部５ａとなる領域では、第２導電膜３がエッチングストッパーとなる。よって、薄膜部５ａでは、第２導電膜３上の絶縁膜４ｂは除去されるが、第２導電膜３下の絶縁膜４ａは除去されずに残る。これにより、図４（ｃ）に示すように、絶縁膜４に開口部５及び薄膜部５ａが同時形成される。ここで、例えば、画素４７内の有機膜にコンタクトホールを形成する際に、同時に絶縁膜４ｃをパターニングすると、使用するマスク数を増加させることなく開口部５及び薄膜部５ａを形成することができる。

絶縁膜４に開口部５及び薄膜部５ａを形成した後、スパッタ法等により、上層導電膜７を基板１全面に堆積する。上層導電膜７として、ＩＴＯ等の透明性を有する導電性酸化膜を用いることができる。そして、写真製版、エッチング及びレジスト除去の工程を経て、上層導電膜７をパターニングする。これにより、図４（ｄ）に示すように、開口部５が上層導電膜７により覆われる。このとき、例えば、表示領域４１内の画素電極と同じ層によって形成すると、工程数を増加させることなく上層導電膜７を形成することができる。

この段階では、隣接する実装端子６が第２導電膜３を介してショートした状態の構成となっている。そこで、隣接する実装端子６が電気的に隔離されるよう、第２導電膜３を除去する。ここでは、図４（ｄ）で形成された上層導電膜７をマスクとし、ウェットエッチング等の方法を用いて、第２導電膜３をパターニングする。これにより、図４（ｅ）に示すように、表面に露出した第２導電膜３が除去される。すなわち、薄膜部５ａに形成された第２導電膜３のうち、上層導電膜７に覆われていない領域の第２導電膜３のみが除去される。なお、実装端子６の第１導電膜２のＸ方向に隣接する領域の配線２ａを覆う領域に形成された第２導電膜３のうち、絶縁膜４ｃと重複する領域の第２導電膜３は、除去されずに配線２ａ上をまたぐような形でパターンが残存する。以上の工程を経て、本実施の形態の実装端子６が形成された配線基板が完成する。

このように作製した配線基板と、カラーフィルタなどの対向基板とをシール材を介して貼り合せた後、液晶を注入する。さらに、ドライバＩＣ１１等の実装部品を配線基板に実装する。ドライバＩＣ１１の実装方法として、ＣＯＧ実装を用いることができる。ドライバＩＣ１１のバンプ１２と配線基板の実装端子６の開口部５とが、対向するように位置合わせして、熱圧着する。これにより、ＡＣＦ１３を介してドライバＩＣ１１と実装端子６とが導通する。このようにして、本実施の形態の液晶表示装置が完成する。

以上のように、本実施の形態では、配線２ａ及び実装端子６の第１導電膜２を覆う絶縁膜４ａの上に、第２導電膜３を形成する。このとき、第２導電膜３を、開口部５となる領域を除く第１導電膜２上の領域、第１導電膜２とＸ方向に隣接する領域の配線２ａを覆う領域、及び薄膜部５ａとなる領域上に形成する。これにより、絶縁膜４ａ、４ｂ、４ｃを貫通する開口部５を形成するとともに、第２導電膜３をエッチングストッパーとして絶縁膜４ｂ、４ｃが除去された薄膜部５ａを形成することができる。さらに、上層導電膜７をマスクとして第２導電膜３を除去することにより、隣接する実装端子６間を電気的に隔離することができる。このような方法により、開口部５と、開口部５のＸ方向に外側の領域との段差ｄ１は、図１６に示す従来の段差ｄと比較して格段に小さくなる。従って、Ｘ方向に実装位置ズレが生じて絶縁膜４ａ上や配線２ａ上にバンプ１２が乗り上げたとしても、配線２ａと短絡することなく、実装端子６とのコンタクトを確実に取ることができる。よって、本実施の形態の実装端子６が形成された表示装置では、信頼性を向上することができる。このような構成の実装端子６は、ドライバＩＣの実装において、位置合わせ精度の許容誤差範囲を拡大することが可能となる。

実施の形態２．
本実施の形態に係る実装端子の構成について、図５及び図６を用いて詳細に説明する。図５は、実施の形態２に係る液晶表示装置の実装端子の構成を示した平面図である。図６は図５のVI−VI断面図である。本実施の形態では、実装端子部分の構成が実施の形態１とは異なっていて、それ以外の構成は実施の形態１と同様であるため説明を省略する。

図５及び図６において、図２及び図３と同じ構成部分については同一の符号を付し、差異について説明する。図５において、実施の形態１と同様、狭ピッチに対応するために、実装端子６の並びが複数の列を成した千鳥配置となっている。ここでは、２列の千鳥配置の場合について例示的に記しており、実装端子６がＹ方向に２列並んだ構成となっている。従って、Ｘ方向に隣り合う実装端子６間には、隣接する配線２ａが配置される。

図６において、実施の形態１と同様、実装端子６には、基板１上に配線２ａと同じ層によって第１導電膜２が形成されている。また、配線２ａ及び第１導電膜２を覆うように、絶縁膜４ａ、４ｂ、４ｃからなる絶縁膜４が設けられている。絶縁膜４には、絶縁膜４ｂ、４ｃが除去された薄膜部５ａ、及び絶縁膜４ａ、４ｂ、４ｃを貫通する絶縁膜開口部５が形成されている。

本実施の形態では、開口部５及び薄膜部５ａの形成される領域が実施の形態１と異なる。すなわち、開口部５は、そのＸ方向の幅が実施の形態１よりも大きくなっており、第１導電膜２より幅広に形成されている。そして、開口部５とＸ方向に隣接する領域に、薄膜部５ａが設けられている。よって、薄膜部５ａは、Ｘ方向に隣接する開口部５間に設けられている。薄膜部５ａは、そのＸ方向の幅が実施の形態１よりも小さくなっており、開口部５に隣接する領域の配線２ａをまたぐように形成されている。絶縁膜４には、実施の形態１と同様に、開口部５のＸ方向の外側に絶縁膜４ａのみを有する領域、開口部５及び薄膜部５ａのＹ方向の外側には絶縁膜４ａ、４ｂ、４ｃを有する領域が形成される。絶縁膜４によって、配線２ａの短絡や腐食が防止される。すなわち、配線２ａは、絶縁膜４ａ、４ｂ、４ｃに覆われ、あるいは薄膜部５ａと重複する領域においては絶縁膜４ａに覆われている。

そして、本実施の形態では、絶縁膜４の上には、第１導電膜２を覆うように、上層導電膜７が設けられている。すなわち、上層導電膜７は、第１導電膜２より大きい形状として、上層導電膜７から第１導電膜２がはみ出ないように配設されている。また、上層導電膜７のパターンと、薄膜部５ａの外形端とは離間して配設されている。開口部５内において、上層導電膜７は第１導電膜２と電気的に接続する。なお、本実施の形態では、図２における実施の形態１で示した、開口部５を囲む枠状の第２導電膜３は形成されない。

このように、本実施の形態の実装端子６は、開口部５内の領域において、基板１上に第１導電膜２と上層導電膜７とがこの順に積層されている。また、実装端子６のＸ方向に隣接する領域の配線２ａを覆うように、絶縁膜４ａが積層されている。

このような構成の実装端子６とドライバＩＣ１１とは、実施の形態１と同様、ＡＣＦ１３を介してＣＯＧ実装されている。ここで、ＣＯＧ実装の際、Ｘ方向の実装位置ズレが生じても、開口部５内の実装端子６上と、Ｘ方向に隣接する実装端子６間の領域上とでは、ほとんど段差がない。そのため、バンプ１２と実装端子６とは問題なくコンタクトをとることが可能となる。また、Ｘ方向に実装位置ズレが生じて配線２ａ上にバンプ１２が配置されたとしても、配線２ａは絶縁膜４ａにより被膜されており、バンプ１２は配線２ａと短絡しない。

ここで、本実施の形態の実装端子の製造方法について、図７を参照して説明する。図７は、実施の形態２に係る配線基板の製造工程を示す断面図である。図７に示す断面図は、図６と同様に、図５におけるVI−VI断面に対応する。

本実施の形態の実装端子６は、基板１上に形成された配線２ａ及び第１導電膜３を覆う絶縁膜４ａを形成後、実施の形態１と異なる形状の第２導電膜３を形成する。これにより、図７（ａ）に示すように、配線２ａ上の一部に第２導電膜３のパターンが形成される。具体的には、第２導電膜３のパターンは、薄膜部５ａとなる箇所を含む配線２ａ上の領域に形成される。また、第２導電膜３のパターンは、Ｘ方向の幅寸法が配線２ａよりも大きく、Ｙ方向の長さは例えば第１導電膜２よりも大きくなるように形成する。

次に、実施の形態１と同様に、絶縁膜４ｂを基板１全体に堆積した後、絶縁膜４ｃを塗布して、図７（ｂ）に示す構成とする。そして、実施の形態１と同様に、絶縁膜４ｃをパターニングして、開口部５及び薄膜部５ａとなる領域上の絶縁膜４ｃを除去する。この絶縁膜４ｃパターンを介して、ドライエッチング等により絶縁膜４ｂ、４ａを一括除去する。このとき、実施の形態１と同様に、薄膜部５ａとなる領域では、第２導電膜３がエッチングストッパーとなる。よって、薄膜部５ａでは、第２導電膜３上の絶縁膜４ｂは除去されるが、第２導電膜３下の絶縁膜４ａは除去されずに残る。これにより、図７（ｃ）に示すように、絶縁膜４に開口部５及び薄膜部５ａが形成される。

続いて、実施の形態１と同様に、上層導電膜７を基板１全面に堆積する。そして写真製版、エッチング及びレジスト除去の工程を経て、上層導電膜７をパターニングする。本実施の形態では、実装端子６の第１導電膜２より大きい形状の上層導電膜７を形成する。これにより、図７（ｄ）に示すように、第１導電膜２が上層導電膜７により覆われる。

この段階では、薄膜部５ａ内には第２導電膜３が露出している。そのため、Ｘ方向に実装位置ズレが生じた場合、この露出した第２導電膜３を介して、隣接する実装端子同士がショートしてしまう。そこで、第２導電膜３が表面に露出しないよう、ウェットエッチング等により第２導電膜３を除去する。ここでは、図７（ｄ）で形成された上層導電膜７がマスクとなるため、薄膜部５ａ内に露出した第２導電膜３のみが除去される。これにより、図７（ｅ）に示すように、表面に露出した第２導電膜３が除去される。なお、実施の形態１と同様に、絶縁膜４ｃと重複する領域の第２導電膜３は、除去されずに配線２ａ上をまたぐような形でパターンが残存する。以上の工程を経て、本実施の形態の実装端子６が形成された配線基板が完成する。

このように、本実施の形態では、配線２ａを覆う絶縁膜４ａの上に、第２導電膜３を形成する。このとき、第２導電膜３を、薄膜部５ａとなる箇所を含む配線２ａ上の領域に形成する。これにより、実施の形態１と同様の効果に加え、次のような効果がある。すなわち、本実施の形態では、第２導電膜３の上に直接上層導電膜７が積層される構成とならない。そのため、第２導電膜３を上層導電膜７形成後にウェットエッチング等により除去する際、第２導電膜３が上層導電膜７よりも内側までエッチングされ、庇形状となることを防止することができる。従って、上層導電膜７の庇部分の剥がれにより、隣接する実装端子６とのショート等の欠陥不良が発生することを防止することができる。

実施の形態３．
本実施の形態に係る実装端子の構成について、図８及び図９を用いて詳細に説明する。図８は、実施の形態３に係る液晶表示装置の実装端子の構成を示した平面図である。図９は図８のIX−IX断面図である。本実施の形態では、薄膜部５ａ内の配線２ａは更に半導体層によって覆われていて、それ以外の構成は実施の形態２と同様であるため説明を省略する。

図８及び図９において、図５及び図６と同じ構成部分については同一の符号を付し、差異について説明する。図８及び図９において、薄膜部５ａ内の領域では、実施の形態２と同様に、基板１の上に配線２ａが設けられ、この配線２ａを覆うように絶縁膜４ａが形成されている。本実施の形態では、この絶縁膜４ａの上に、更に、半導体層８が積層されている。なお、半導体層８は、薄膜部５ａ内だけでなく、開口部５を除く領域にも形成されていてもよい。この場合、半導体層８は、絶縁膜４ａと、第２導電膜３あるいは絶縁膜４ｂとの間に配設される。

このような構成の実装端子６とドライバＩＣ１１とは、実施の形態１、２と同様、ＡＣＦ１３を介してＣＯＧ実装されている。ここで、ＣＯＧ実装の際、Ｘ方向の実装位置ズレが生じても、開口部５内の実装端子６上と、Ｘ方向に隣接する実装端子６間の領域上とでは、ほとんど段差がない。そのため、バンプ１２と実装端子６とは問題なくコンタクトをとることが可能となる。また、Ｘ方向に実装位置ズレが生じて配線２ａ上にバンプ１２が配置されたとしても、配線２ａは絶縁膜４ａにより被膜されており、バンプ１２は配線２ａと短絡しない。

ここで、本実施の形態の実装端子の製造方法について、図１０を参照して説明する。図１０は、実施の形態３に係る配線基板の製造工程を示す断面図である。図１０に示す断面図は、図９と同様に、図８におけるIX−IX断面に対応する。

本実施の形態の実装端子６は、基板１上に形成された配線２ａ及び第１導電膜３を覆う絶縁膜４ａを形成後、半導体層８を基板１全面に堆積する。半導体層８は、ＴＦＴ５０の半導体層と同じ層によって形成することができる。そして、半導体層８の上に、実施の形態２と同じ形状の第２導電膜３を形成する。これにより、図１０（ａ）に示すように、配線２ａ上の一部に第２導電膜３のパターンが形成される。

次に、実施の形態２と同様に、絶縁膜４ｂを基板１全体に堆積した後、絶縁膜４ｃを塗布して、図１０（ｂ）に示す構成とする。そして、実施の形態２と同様に、絶縁膜４ｃをパターニングして、開口部５及び薄膜部５ａとなる領域状の絶縁膜４ｃを除去する。この絶縁膜４ｃパターンを介して、ドライエッチング等により絶縁膜４ｂ、半導体層８、及び絶縁膜４ａを一括除去する。このとき、実施の形態２と同様に、薄膜部５ａとなる領域では、第２導電膜３がエッチングストッパーとなる。よって、薄膜部５ａでは、第２導電膜３上の絶縁膜４ｂは除去されるが、第２導電膜３下の半導体層８及び絶縁膜４ａは除去されずに残る。これにより、図１０（ｃ）に示すように、絶縁膜４に開口部５及び薄膜部５ａが形成される。

続いて、実施の形態２と同様に、上層導電膜７を基板１全面に堆積する。そして写真製版、エッチング及びレジスト除去の工程を経て、上層導電膜７をパターニングする。これにより、図１０（ｄ）に示すように、第１導電膜２が上層導電膜７により覆われる。

その後、実施の形態２と同様に、ウェットエッチング等により第２導電膜３を除去する。ここでは、図１０（ｄ）で形成された上層導電膜７がマスクとなるため、薄膜部５ａ内に露出した第２導電膜３のみが除去される。これにより、図１０（ｅ）に示すように、表面に露出した第２導電膜３が除去され、薄膜部５ａ内には半導体層８が露出する。以上の工程を経て、本実施の形態の実装端子６が形成された配線基板が完成する。

このように、本実施の形態では、絶縁膜４ａの上に半導体層８を積層してから、第２導電膜３を形成する。これにより、実施の形態２と同様の効果に加え、次のような効果がある。すなわち、本実施の形態では、実装端子６と隣接する領域の配線２ａは、絶縁膜４ａと半導体層８の積層膜により覆われる。これにより、配線２ａの耐腐食効果が得られ、本実施の形態の実装端子６を用いた表示装置において、信頼性を向上することができる。

実施の形態４．
本実施の形態に係る実装端子の構成について、図１１及び図１２を用いて詳細に説明する。図１１は、実施の形態４に係る液晶表示装置の実装端子の構成を示した平面図である。図１２は図１１のXII−XII断面図である。本実施の形態では、実装端子部分の構成が実施の形態１とは異なっていて、それ以外の構成は実施の形態１と同様であるため説明を省略する。なお、図１１及び図１２では、複数の実装端子６が千鳥配置で設けられた領域の端の部分を含むよう記載されている。

図１１及び図１２において、図２及び図３と同じ構成部分については同一の符号を付し、差異について説明する。絶縁膜４には、実施の形態１と同様に、開口部５と、絶縁膜４ａのみを有する薄膜部５ａと、絶縁膜４ａ、４ｂ、４ｃを有する厚膜部とが形成される。本実施の形態では、薄膜部５ａの形成される領域が実施の形態１と異なっている。すなわち、薄膜部５ａの形成される領域は、実施の形態１よりも広くなっている。

図１１及び図１２に示すように、薄膜部５ａは、開口部５の形成される領域を除く、複数の実装端子６が千鳥配置で複数の列を成して設けられた領域上全体にわたって設けられている。そして、複数の実装端子６が設けられた領域の外側には、厚膜部が設けられている。図２に示した実施の形態１では、隣接する配線に対応する実装端子間に厚膜部が設けられていたが、本実施の形態では形成されない。従って、薄膜部５ａは、複数の開口部５を囲むように、Ｘ、Ｙ方向ともに幅広く形成され、この薄膜部５ａを囲むように厚膜部が形成されている。なお、絶縁膜４ａの上には、開口部５を囲む枠状の第２導電膜３に加え、本実施の形態では、薄膜部５ａを囲む枠状の第２導電膜３が設けられている。

このような構成の実装端子６とドライバＩＣ１１とは、実施の形態１と同様、ＡＣＦ１３を介してＣＯＧ実装されている。このとき、ドライバＩＣ１１の外周端が絶縁膜４の厚膜部と重複するように、位置合わせするとよい。すなわち、薄膜部５ａがドライバＩＣ１１の外形より内側に配置されるよう、薄膜部５ａの寸法を設計しておくことが好ましい。ここで、開口部５内の実装端子６上と、開口部５のＹ方向に外側の領域上との段差は、実施の形態１の段差に比べ格段に小さい値である。そのため、ＣＯＧ実装の際、Ｘ方向と同様、Ｙ方向に実装位置ズレが生じても、バンプ１２と実装端子６とは問題なくコンタクトをとることが可能となる。また、実装位置ズレが生じて配線２ａ上にバンプ１２が配置されたとしても、配線２ａは絶縁膜４ａにより被膜されており、バンプ１２は配線２ａと短絡しない。

次に、本実施の形態の実装端子の製造方法について説明する。本実施の形態では、第２導電膜３をパターニングして実施の形態１と異なる箇所に形成する。それ以外の工程については、図４に示した実施の形態１の製造工程と基本的に同様であるため、説明を省略する。図４（ａ）において、実施の形態１と同様に、第２導電膜３を絶縁膜４ａの上に堆積した後、レジストパターンを介してエッチングする。このとき、本実施の形態では、薄膜部５ａとなる領域を含む形で第２導電膜３のパターンを形成する。これにより、第２導電膜３が、開口部５となる領域を除く、複数の実装端子６の第１導電膜２が千鳥配置で設けられた領域上全体にわたって残存するように、パターニングされる。

その後、実施の形態１と同様に、第２導電膜３を覆うように絶縁膜４ｂを堆積し、絶縁膜４ｃを塗布する。写真製版により絶縁膜４ｃをパターニングし、開口部５及び薄膜部５ａとなる領域上の絶縁膜４ｃを除去する。本実施の形態では、実施の形態１と薄膜部５ａの形成領域が異なるため、パターニング後に残存する絶縁膜４ｃの形状も異なっている。すなわち、第２導電膜３を囲むような形状で、絶縁膜４ｃを形成する。実施の形態１と異なり、実装端子６の第１導電膜２上には絶縁膜４ｃが形成されない。このとき絶縁膜４ｃが、第２導電膜３のパターン外周縁と重複するように形成すると好ましい。すなわち、第２導電膜のパターン端が全外周にわたって絶縁膜４ｃに覆われるようにすると好ましい。

この絶縁膜４ｃパターンを介して、絶縁膜４ｂ、４ａを一括除去する。これにより、絶縁膜４に開口部５ａが形成されるとともに、第２導電膜３をエッチングストッパーとして薄膜部５ａが形成される。次に、開口部５を覆うように上層導電膜７を形成する。そして、この上層導電膜７をマスクとして、露出した第２導電膜３をエッチングし除去する。以上の工程を経て、本実施の形態の実装端子６が形成された配線基板が完成する。

上記のように作製した配線基板と対向基板とを貼り合わせ、液晶を注入した後、ドライバＩＣ１１等の実装部品を配線基板に実装する。ドライバＩＣ１１のバンプ１２と配線基板の実装端子６の開口部５とが、対向するように位置合わせして、熱圧着する。また、このとき、ドライバＩＣ１１の外周端が絶縁膜４の厚膜部と重複するように、位置合わせするとよい。このようにして、本実施の形態の液晶表示装置が完成する。

以上のように、本実施の形態では、配線２ａ及び実装端子６の第１導電膜２を覆う絶縁膜４ａの上に、第２導電膜３を形成する。このとき、第２導電膜３を、薄膜部５ａとなる領域を含むように形成する。すなわち、開口部５となる領域を除く複数の実装端子６が設けられる領域上全体にわたって、第２導電膜３を形成する。これにより、絶縁膜４ａ、４ｂ、４ｃを貫通する開口部５を形成するとともに、第２導電膜３をエッチングストッパーとして絶縁膜４ｂ、４ｃが除去された薄膜部５ａを形成することができる。さらに、上層導電膜７をマスクとして第２導電膜３を除去することにより、隣接する実装端子６間を電気的に隔離することができる。このような方法により、開口部５と、開口部５のＹ方向に外側の領域との段差は、実施の形態１の段差と比較して格段に小さくなる。すなわち、図１６に示す従来の段差と比較すると、Ｘ方向、Ｙ方向ともに段差が格段に小さくなる。従って、Ｘ方向及びＹ方向に実装位置ズレが生じて絶縁膜４ａ上や配線２ａ上にバンプ１２が乗り上げたとしても、配線２ａと短絡することなく、実装端子６とのコンタクトを確実に取ることができる。よって、本実施の形態の実装端子６が形成された表示装置では、信頼性を向上することができる。このような構成の実装端子６は、ドライバＩＣの実装において、位置合わせ精度の許容誤差範囲を拡大することが可能となる。

実施の形態５．
本実施の形態に係る実装端子の構成について、図１３及び図１４を用いて詳細に説明する。図１３は、実施の形態５に係る液晶表示装置の実装端子の構成を示した平面図である。図１４は図１３のXIV−XIV断面図である。本実施の形態では、実装端子部分の構成が実施の形態４とは異なっていて、それ以外の構成は実施の形態４と同様であるため説明を省略する。なお、図１３及び図１４では、複数の実装端子６が千鳥配置で設けられた領域の端の部分を含むよう記載されている。

図１３及び図１４において、図１１及び図１２と同じ構成部分については同一の符号を付し、差異について説明する。絶縁膜４には、実施の形態４と同様に、開口部５と、絶縁膜４ａのみを有する薄膜部５ａと、絶縁膜４ａ、４ｂ、４ｃを有する厚膜部とが形成される。本実施の形態では、薄膜部５ａの形成される領域が実施の形態４と異なっている。すなわち、薄膜部５ａの形成される領域は、実施の形態４よりも広くなっている。

図１３及び図１４に示すように、薄膜部５ａは、開口部５の形成される領域を除く、ドライバＩＣ１１が対向する領域に設けられている。そして、ドライバＩＣ１１が対向する領域の外側には、厚膜部が設けられている。図１１に示した実施の形態４では、ドライバＩＣ１１が対向する領域のうち、複数の実装端子６が千鳥配置で複数の列を成して設けられた領域の外側には厚膜部が設けられていたが、本実施の形態では形成されない。従って、薄膜部５ａは、実施の形態４よりも広範囲に形成され、この薄膜部５ａを囲むように厚膜部が形成されている。なお、本実施の形態４と同様、絶縁膜４ａの上には、開口部５を囲む枠状の第２導電膜３に加え、薄膜部５ａを囲む枠状の第２導電膜３が設けられている。

このような構成の実装端子６とドライバＩＣ１１とは、実施の形態４と同様、ＡＣＦ１３を介してＣＯＧ実装されている。このとき、ドライバＩＣ１１の外周端が絶縁膜４の薄膜部５ａ内に配置されるように、位置合わせするとよい。すなわち、厚膜部がドライバＩＣ１１の外形より外側に配置されるよう、薄膜部５ａの寸法を設計しておくことが好ましい。ここで、開口部５内の実装端子６上と、開口部５のＹ方向に外側の領域上との段差は、実施の形態４と同様に、実施の形態１の段差に比べ格段に小さい値となる。そのため、ＣＯＧ実装の際、Ｘ方向と同様、Ｙ方向に実装位置ズレが生じても、バンプ１２と実装端子６とは問題なくコンタクトをとることが可能となる。また、実装位置ズレが生じて配線２ａ上にバンプ１２が配置されたとしても、配線２ａは絶縁膜４ａにより被膜されており、バンプ１２は配線２ａと短絡しない。

次に、本実施の形態の実装端子の製造方法について説明する。本実施の形態では、実施の形態４より第２導電膜３を広範囲に形成している。すなわち、開口部５となる領域を除く、ドライバＩＣ１１が対向する領域上全体にわたって、第２導電膜３が残存するように、パターニングする。それ以外の工程については実施の形態４の製造工程と基本的に同様であるため説明を省略する。

上記のように作製した配線基板と対向基板とを貼り合わせ、液晶を注入した後、ドライバＩＣ１１等の実装部品を配線基板に実装する。ドライバＩＣ１１のバンプ１２と配線基板の実装端子６の開口部５とが、対向するように位置合わせして、熱圧着する。また、このとき、ドライバＩＣ１１が絶縁膜４の厚膜部と重複しないように、位置合わせするとよい。これにより、厚膜部と薄膜部５ａとの間の境界線が、ドライバＩＣ１１の外形より外側に配置される。このようにして、本実施の形態の液晶表示装置が完成する。

以上のように、本実施の形態では、配線２ａ及び実装端子６の第１導電膜２を覆う絶縁膜４ａの上に、第２導電膜３を形成する。このとき、第２導電膜３を、薄膜部５ａとなる領域を含むように形成する。すなわち、開口部５となる領域を除くドライバＩＣ１１が対向する領域上全体にわたって、第２導電膜３を形成する。これにより、絶縁膜４ａ、４ｂ、４ｃを貫通する開口部５を形成するとともに、第２導電膜３をエッチングストッパーとして絶縁膜４ｂ、４ｃが除去された薄膜部５ａを形成することができる。さらに、上層導電膜７をマスクとして第２導電膜３を除去することにより、隣接する実装端子６間を電気的に隔離することができる。このような方法により、開口部５と、開口部５のＹ方向に外側の領域との段差は、実施の形態４と同程度に小さい値となる。すなわち、図１６に示す従来の段差と比較すると、Ｘ方向、Ｙ方向ともに段差が格段に小さくなる。従って、Ｘ方向及びＹ方向に実装位置ズレが生じて絶縁膜４ａ上や配線２ａ上にバンプ１２が乗り上げたとしても、配線２ａと短絡することなく、実装端子６とのコンタクトを確実に取ることができる。よって、本実施の形態の実装端子６が形成された表示装置では、信頼性を向上することができる。このような構成の実装端子６は、ドライバＩＣの実装において、位置合わせ精度の許容誤差範囲を拡大することが可能となる。

なお、実施の形態４、５では、実施の形態１で隣接する配線に対応する実装端子間の全領域にわたって設けられていた厚膜部が、全て薄膜部となるように形成したが、これに限定されることはない。例えば、実装端子のＹ方向寸法や、隣接する配線に対応する実装端子間の距離が充分に長い場合などは、部分的に厚膜部が形成されていてもよい。また、実施の形態４、５に係る発明を、実施の形態１に組み合わせて用いる場合について説明をしたが、適宜、実施の形態２、３と組み合わせて用いることが可能である。

以上の説明では、ＣＯＧ実装の場合について例示的に説明をしたが、バンプ構造を有する配線基板、フィルム基板、テープ等の外部部材との実装においても、本発明を適用することができる。また、本発明の実装端子構造を有する配線基板は、半導体装置や電子回路基板に適用することが可能である。

なお、実施の形態１〜５では、実装端子が２列の千鳥配置である場合について説明をしたが、２列に限らず、複数列の千鳥配置としてもよい。また、ＴＦＴアレイ基板を有するアクティブマトリクス型液晶表示装置について説明したが、本発明はこれに限られるものではない。例えば、有機ＥＬ表示装置やエレクトロクロミック表示装置などの、液晶以外の表示材料を用いた表示装置であってもよい。また、表示材料としてコロイド粒子や超微粒子などを用いた、電子ペーパー等の表示装置にも適用することが可能である。

以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。

実施の形態１に係るＴＦＴアレイ基板の構成を示す正面図である。 実施の形態１に係る液晶表示装置の実装端子の構成を示した平面図である。 図２のIII−III断面図である。 実施の形態１に係る配線基板の製造工程を示す断面図である。 実施の形態２に係る液晶表示装置の実装端子の構成を示した平面図である。 図５のVI−VI断面図である。 実施の形態２に係る配線基板の製造工程を示す断面図である。 実施の形態３に係る液晶表示装置の実装端子の構成を示した平面図である。 図８のIX−IX断面図である。 実施の形態３に係る配線基板の製造工程を示す断面図である。 実施の形態４に係る液晶表示装置の実装端子の構成を示した平面図である。 図１１のXII−XII断面図である。 実施の形態５に係る液晶表示装置の実装端子の構成を示した平面図である。 図１３のXIV−XIV断面図である。 従来の液晶表示装置における実装端子の構成を示した平面図である。 図１５のXVI−XVI断面図である。

符号の説明

１ 基板、２ 第１導電膜、２ａ 配線、３ 第２導電膜、
４、４ａ、４ｂ、４ｃ 絶縁膜、５、 開口部、５ａ 薄膜部、
６ 実装端子、７ 上層導電膜、８ 半導体層、
１１ ドライバＩＣ、１２ バンプ、１３ ＡＣＦ、１４導電粒子、
４１ 表示領域、４２ 額縁領域、４３ ゲート配線、４４ ソース配線、
４５ 走査信号駆動回路、４６ 表示信号駆動回路、４７ 画素、
５０ ＴＦＴ

Claims (19)

1. 基板上に設けられた複数の配線と、
   前記複数の配線に対応して設けられ、千鳥配置で複数の列をなす複数の実装端子と、を備える配線基板であって、
   前記実装端子は、
   前記配線と同じ層の第１導電膜と、
   前記配線及び前記第１導電膜を覆い、前記第１導電膜上に開口部を有する絶縁膜と、
   前記開口部を介して前記第１導電膜と電気的に接続する上層導電膜と、を備え、
   前記絶縁膜は、
   前記複数の実装端子が千鳥配置で複数の列を成して設けられた領域の外側に設けられた厚膜部と、
   前記開口部と前記千鳥配置の列方向に隣接する領域に設けられ、前記厚膜部より膜厚の薄い薄膜部と、を有する配線基板。
2. 隣接する前記配線に対応する前記実装端子間に、前記厚膜部がさらに設けられていることを特徴とする請求項１に記載の配線基板。
3. 隣接する前記配線に対応する前記実装端子間に、前記薄膜部がさらに設けられていることを特徴とする請求項１又は２に記載の配線基板。
4. 前記絶縁膜は、
   前記第１導電膜の上に形成された第１絶縁膜と、
   前記第１絶縁膜の上に形成された第２絶縁膜と、
   前記第２絶縁膜の上に形成された第３絶縁膜と、を含み、
   前記薄膜部では、前記第２絶縁膜及び前記第３絶縁膜が除去され、且つ前記第１絶縁膜が残在していて、
   前記厚膜部では、前記第１絶縁膜、前記第２絶縁膜、及び前記第３絶縁膜が残在している請求項１乃至３のいずれか一項に記載の配線基板。
5. 前記配線は、前記薄膜部と重複する領域において、前記第１絶縁膜に覆われている請求項４に記載の配線基板。
6. 前記第１絶縁膜上に形成され、前記開口部を囲むよう枠状に設けられた第２導電膜をさらに備え、
   前記千鳥配置の列方向において、前記開口部は、前記第１導電膜の内側に配設されるよう、その幅が前記第１導電膜より小さく形成され、
   前記上層導電膜は、前記開口部を覆い、前記枠状の第２導電膜と重複するように形成されている請求項４又は５に記載の配線基板。
7. 前記千鳥配置の列方向において、前記開口部は、前記第１導電膜より幅広に形成され、
   前記上層導電膜は、前記第１導電膜を覆うよう、前記第１導電膜より大きく形成されている請求項４又は５に記載の配線基板。
8. 前記薄膜部において、前記配線を覆う前記第１絶縁膜の上に、半導体層からなるパターンが積層されている請求項７に記載の配線基板。
9. 請求項１乃至８のいずれか一項に記載の配線基板と、異方性導電膜を介して前記配線基板に接続される実装部品と、を有する表示装置。
10. 複数の配線と、
    前記複数の配線に対応して設けられ、千鳥配置で複数の列をなす複数の実装端子と、を備える配線基板の製造方法であって、
    基板上に、前記配線と、前記実装端子の第１導電膜と、を形成する工程と、
    前記配線及び前記第１導電膜を覆い、前記第１導電膜上に開口部を有する絶縁膜を形成する工程と、
    前記開口部を介して前記第１導電膜と電気的に接続する上層導電膜を形成する工程と、を備え、
    前記絶縁膜を形成する工程では、前記複数の実装端子が千鳥配置で複数の列を成して設けられた領域の外側に厚膜部を形成するとともに、前記開口部と前記千鳥配置の列方向に隣接する領域に、前記厚膜部より膜厚の薄い薄膜部を形成する配線基板の製造方法。
11. 前記厚膜部が、隣接する前記配線に対応する前記実装端子間にさらに形成されることを特徴とする請求項１０に記載の配線基板の製造方法。
12. 前記薄膜部が、隣接する前記配線に対応する前記実装端子間にさらに形成されることを特徴とする請求項１０又は１１に記載の配線基板の製造方法。
13. 前記絶縁膜を形成する工程は、
    前記配線及び前記第１導電膜を覆う第１絶縁膜を形成する工程と、
    前記第１絶縁膜の上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜の上に第３絶縁膜を形成する工程と、
    前記第３絶縁膜を形成した後、前記絶縁膜に前記薄膜部及び前記開口部を形成する工程と、を備える請求項１０乃至１２のいずれか一項に記載の配線基板の製造方法。
14. 前記開口部では、前記第１絶縁膜、前記第２絶縁膜、及び前記第３絶縁膜が除去され、
    前記薄膜部では、前記第２絶縁膜及び前記第３絶縁膜が除去され、
    前記厚膜部では、前記第１絶縁膜、前記第２絶縁膜、及び前記第３絶縁膜が残在している請求項１３に記載の配線基板の製造方法。
15. 前記薄膜部となる領域の前記配線を覆うよう、前記第１絶縁膜と前記第２絶縁膜との間に第２導電膜を形成する工程をさらに備え、
    前記薄膜部及び前記開口部を形成する工程では、前記薄膜部の前記第２導電膜をエッチングストッパーとして用いて、前記開口部とともに前記第２導電膜が露出した前記薄膜部を形成する請求項１３又は１４に記載の配線基板の製造方法。
16. 前記上層導電膜を介して、前記薄膜部に露出した前記第２導電膜を除去する工程を更に備える請求項１５に記載の配線基板の製造方法。
17. 前記第２導電膜を形成する工程では、前記開口部となる領域を囲むように形成し、
    前記薄膜部及び前記開口部を形成する工程では、前記千鳥配置の列方向において、前記第１導電膜の内側に配置されるように前記開口部を形成し、
    前記上層導電層を形成する工程では、前記開口部を覆うように、前記開口部を囲む第２導電膜と重複して形成する請求項１３又は１４に記載の配線基板の製造方法。
18. 前記薄膜部及び前記開口部を形成する工程では、前記千鳥配置の列方向において、前記第１導電膜より幅広の前記開口部を形成し、
    前記上層導電膜を形成する工程では、前記第１導電膜を覆うように、前記第１導電膜より大きく形成する請求項１３又は１４に記載の配線基板の製造方法。
19. 前記第１絶縁膜と前記第２導電膜の間に、半導体層を形成する工程をさらに備え、
    前記薄膜部及び前記開口部を形成する工程では、前記第２絶縁膜、前記半導体層、及び前記第１絶縁膜を貫通し、前記第１導電膜が露出した開口部と、前記開口部と前記千鳥配置の列方向に隣接する領域に、前記第２絶縁膜を貫通し、前記第２導電膜が露出した薄膜部と、を形成する請求項１８に記載の配線基板の製造方法。

Images