WO2011016286A1

WO2011016286A1 - アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法

Info

Publication number: WO2011016286A1
Application number: PCT/JP2010/059960
Authority: WO
Inventors: 俊英津幡; 公一山舗; 杉本　光宏; 靖裕中武
Original assignee: シャープ株式会社
Priority date: 2009-08-04
Filing date: 2010-06-11
Publication date: 2011-02-10
Also published as: JPWO2011016286A1; US20120127396A1

Abstract

　アクティブマトリックス基板（１３０）は、スイッチング素子から周辺領域（１０５）に引き出された引き出し配線と、引き出し配線に形成され、周辺領域（１０５）上に位置するパッド部（１１２）と、最上層に位置する平坦化膜（１３８）および平坦化膜（１３８）下に位置するパッシベーション膜（１３７）およびゲート絶縁膜（１３３）を含み、パッド部（１１２）を覆うように形成されると共に、パッド部（１１２）に達するコンタクトホール（１７０）が形成された絶縁層と、コンタクトホール（１７０）内に位置し、パッド部（１１２）上に形成されたＩＴＯ膜（１４１）とを備え、ＩＴＯ膜（１４１）は平坦化膜（１３８）から離れるように形成される。

Description

アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法

　本発明は、アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法に関する。

　従来から各種のアクティブマトリックス基板や液晶表示装置が提案されている。
　たとえば、特開平９－１９７４３３号公報（特許文献１）に記載されたアクティブマトリックス基板は、基板と、この基板上に形成されたゲート電極およびゲートパッドと、ゲート電極およびゲートパッドを覆うように形成され、窒化シリコン膜から形成された絶縁膜とを備えている。

　さらに、アクティブマトリックス基板は、ゲート電極上の絶縁膜上に形成された半導体膜と、この半導体膜上に形成されたソース電極およびドレイン電極と、ソース電極、ドレイン電極、およびゲートパッド上に位置する絶縁膜を覆うように形成された保護膜とを備える。

　また、このアクティブマトリックス基板は、保護膜および絶縁膜を貫通し、ゲートパッドに達するコンタクトホールと、このコンタクトホールの底部に位置するゲートパッドから保護膜の上面に達するように延びるＩＴＯ（Indium.　Tin　Oxide）膜とを備えている。

特開平９－１９７４３３号公報

　上記アクティブマトリックス基板においては、最も外層に位置する保護膜が剥離すると、保護膜に付着したＩＴＯ膜も保護膜と共に脱落する。

　ＩＴＯ膜が付着した保護膜の片部が、再度、アクティブマトリックス基板上に付着すると、付着した部位によっては短絡が生じるおそれがある。

　本発明は、上記ような課題に鑑みてなされたものであって、その目的は、短絡等の不具合の発生の抑制が図られたアクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法を提供することである。

　本発明に係るアクティブマトリックス基板は、複数のスイッチング素子が配列された画素配列領域、および画素配列領域の周囲に位置する周辺領域を含む基板と、スイッチング素子から周辺領域に引き出された引き出し配線と、引き出し配線に形成され、周辺領域上に位置するパッド部と、最上層に位置する第１絶縁膜および第１絶縁膜下に位置する第２絶縁膜を含み、パッド部を覆うように形成されると共に、パッド部に達するコンタクトホールが形成された絶縁層と、コンタクトホール内に位置し、パッド部上に形成された導電膜とを備える。上記導電膜は第１絶縁膜から離れるように形成される。

　好ましくは、上記第１絶縁膜には、コンタクトホールの一部を規定する第１穴部が形成され、記第２絶縁膜には、コンタクトホールの他の部分を規定する第２穴部が形成される。上記導電膜は、パッド部上から第２穴部の内表面に達するように形成される。

　好ましくは、上記コンタクトホールの延在方向から第１絶縁膜および第２絶縁膜を見ると、第１穴部内に第２穴部と第２絶縁膜の上面とが位置し、導電膜は、第１穴部内に位置する第２絶縁膜の上面上に達するように形成される。

　好ましくは、上記第１絶縁膜は、画素配列領域に形成されたスイッチング素子を覆うように形成され、第１絶縁膜のうち、コンタクトホールを規定する部分の厚さは、第１絶縁膜のうち、画素配列領域内に位置する部分の厚さよりも薄く形成される。

　好ましくは、上記引き出し配線は、一方向に間隔をあけて配列する第１引き出し配線および第２引き出し配線を含み、パッド部は、第１引き出し配線に形成された第１パッド部と第２引き出し配線に形成された第２パッド部とを含み、絶縁層は、第１パッド部を覆う第１被覆部と、第２パッド部を覆う第２被覆部とを含む。上記第１被覆部には、第１パッド部に達する第１コンタクトホールが形成され、第２被覆部には、第２パッド部に達する第２コンタクトホールが形成される。上記第１被覆部と第２被覆部とは、互いに間隔をあけて形成される。

　好ましくは、上記第１被覆部と第２被覆部とは、第１コンタクトホールおよび第２コンタクトホールよりも画素配列領域側で互いに連結される。

　本発明に係るアクティブマトリックス基板は、他の局面では、複数のスイッチング素子が配列された画素配列領域、および画素配列領域の周囲に位置する周辺領域を含む基板と、スイッチング素子から周辺領域に引き出された引き出し配線と、引き出し配線に形成され、周辺領域上に位置するパッド部と、パッド部を覆うように形成されると共に、パッド部に達するコンタクトホールが形成された絶縁層と、コンタクトホール内に位置し、パッド部上に形成された導電膜とを備える。上記導電膜は、コンタクトホールの内周面から間隔をあけて形成される。

　好ましくは、上記第１絶縁膜は、画素配列領域内のスイッチング素子を覆うように形成される。上記第１絶縁膜のうち、コンタクトホールを規定する部分の厚さは、第１絶縁膜のうち、画素配列領域内に位置する部分の厚さよりも薄く形成される。

　好ましくは、上記引き出し配線は、一方向に間隔をあけて配列する第１引き出し配線および第２引き出し配線を含み、パッド部は、第１引き出し配線に形成された第１パッド部と第２引き出し配線に形成された第２パッド部とを含む。上記絶縁層は、第１パッド部を覆う第１被覆部と、第２パッド部を覆う第２被覆部とを含む。上記第１被覆部には、第１パッド部に達する第１コンタクトホールが形成され、第２被覆部には、第２パッド部に達する第２コンタクトホールが形成され、第１被覆部と第２被覆部とは、互いに間隔をあけて形成される。

　好ましくは、上記絶縁層は、パッド部上に形成された絶縁膜と、絶縁膜上に形成された着色膜と、着色膜上に形成された保護膜とを含む。上記着色膜および保護膜は、パッド部上および画素配列領域上に形成される。

　本発明に係る液晶表示パネルは、上記アクティブマトリックス基板と、アクティブマトリックス基板と対向するように、間隔をあけて配置された対向基板と、対向基板とアクティブマトリックス基板との間に封入された液晶層とを備える。

　本発明に係る液晶表示装置は、上記液晶表示パネルと、アクティブマトリックス基板に対して液晶層と反対側に配置された第１偏光板と、対向基板に対して液晶層と反対側に配置された第２偏光板と、液晶表示パネルに光を照射するバックライトユニットとを備える。

　本発明に係るアクティブマトリックス基板の製造方法は、画素配列領域となる第１領域および周辺領域となる第２領域を含む基板を準備する工程と、第１領域に位置するゲート電極と、第２領域上に位置するパッド部と、ゲート電極およびパッド部を接続する引き出し配線とを形成する工程とを備える。さらに、このアクティブマトリックス基板の製造方法は、基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に位置すると共に、ゲート電極の上方に位置する半導体膜を形成する工程と、半導体膜上に位置する第１電極を形成する工程とを備える。さらに、このアクティブマトリックス基板の製造方法は、半導体膜上に位置すると共に、第１電極と間隔を隔てて位置する第２電極を形成する工程と、最上層に位置する最上層絶縁膜を含み、第１電極および第２電極を覆う層間絶縁膜を形成する工程と、第２領域に位置する層間絶縁膜およびゲート絶縁膜を貫通し、パッド部に達するコンタクトホールを形成する工程とを備える。さらに、コンタクトホールの底部に位置するパッド部の上面上に位置すると共に、コンタクトホールの内周面のうち、最上層絶縁膜によって規定された部分から離れるように位置する導電膜を形成する工程を備える。

　好ましくは、上記層間絶縁膜のうち第２領域に位置する部分の高さを、層間絶縁膜のうち、第１領域に位置する部分の高さよりも低くする工程をさらに備える。

　本発明に係るアクティブマトリックス基板の製造方法は、他の局面では、画素配列領域となる第１領域および周辺領域となる第２領域を含む基板を準備する工程と、第１領域に位置するゲート電極と、第２領域上に位置するパッド部と、ゲート電極およびパッド部を接続する引き出し配線とを形成する工程と、基板上にゲート絶縁膜を形成する工程とを備える。さらに、ゲート絶縁膜上に位置すると共に、ゲート電極の上方に位置する半導体膜を形成する工程と、半導体膜上に位置する第１電極を形成する工程と、半導体膜上に位置すると共に、第１電極と間隔を隔てて位置する第２電極を形成する工程とを備える。さらに、第１電極および第２電極を覆う層間絶縁膜を形成する工程と、第２領域に位置する層間絶縁膜およびゲート絶縁膜を貫通し、パッド部に達するコンタクトホールを形成する工程と、コンタクトホールの底部に位置するパッド部の上面上に位置すると共に、コンタクトホールの内周面から離れるように位置する導電膜を形成する工程とを備える。

　好ましくは、上記層間絶縁膜は、着色膜とされ、層間絶縁膜上に保護膜を形成する工程をさらに備え、保護膜を形成した後に、コンタクトホールを形成する。

　本発明に係るアクティブマトリックス基板は、複数のスイッチング素子が配列された画素配列領域、および画素配列領域の周囲に位置する周辺領域を含む基板と、スイッチング素子から周辺領域に引き出された引き出し配線と、引き出し配線に形成され、周辺領域上に位置するパッド部とを備える。

　さらに、上記パッド部を覆うように形成され、無機材料から形成された無機絶縁膜および無機絶縁膜上に形成され、有機材料によって形成された有機絶縁膜を含み、パッド部に達するコンタクトホールが形成された絶縁層と、コンタクトホール内に位置し、パッド部上に形成された導電膜とを備える。上記導電膜は、コンタクトホールの内周面のうち、有機絶縁膜によって規定された部分から離れた位置に形成される。

　好ましくは、上記導電膜は、コンタクトホールの内周面から離れた位置に形成される。好ましくは、上記有機絶縁膜には、コンタクトホールの一部を規定する第１穴部が形成され、無機絶縁膜には、コンタクトホールの他の部分を規定する第２穴部が形成される。上記導電膜は、パッド部上から第２穴部の内周面に達するように形成される。

　好ましくは、上記コンタクトホールの延在方向から有機絶縁膜および無機絶縁膜を見ると、第１穴部内に第２穴部と無機絶縁膜の上面の一部とが位置する。上記導電膜は、第１穴部内に位置する無機絶縁膜の上面に達するように形成される。

　好ましくは、上記有機絶縁膜は、画素配列領域内のスイッチング素子を覆うように形成され、有機絶縁膜のうち、コンタクトホールを規定する部分の厚さは、有機絶縁膜のうち、画素配列領域内に位置する部分の厚さよりも薄く形成される。

　好ましくは、上記引き出し配線は、一方向に間隔をあけて配列する第１引き出し配線および第２引き出し配線を含み、パッド部は、第１引き出し配線に形成された第１パッド部と第２引き出し配線に形成された第２パッド部とを含む。上記絶縁層は、第１パッド部を覆う第１被覆部と、第２パッド部を覆う第２被覆部とを含み、第１被覆部には、第１パッド部に達する第１コンタクトホールが形成され、第２被覆部には、第２パッド部に達する第２コンタクトホールが形成される。上記第１被覆部と第２被覆部とは、互いに間隔をあけて形成される。

　好ましくは、上記記第１被覆部と第２被覆部とは、第１コンタクトホールおよび第２コンタクトホールよりも画素配列領域側で互いに連結される。

　好ましくは、上記有機絶縁膜は、着色膜とされ、絶縁層は、有機絶縁膜上に形成された保護膜を含み、有機絶縁膜および保護膜は、パッド部上および画素配列領域上に形成される。

　本発明に係るアクティブマトリックス基板の製造方法は、画素配列領域となる第１領域および周辺領域となる第２領域を含む基板を準備する工程と、第１領域に位置するゲート電極と、第２領域上に位置するパッド部と、ゲート電極およびパッド部を接続する引き出し配線とを形成する工程と、基板上に位置する無機絶縁膜を形成する工程とを備える。さらに、無機絶縁膜上に位置すると共に、ゲート電極の上方に位置する半導体膜を形成する工程と、半導体膜上に位置する第１電極を形成する工程と、半導体膜上に位置すると共に、第１電極と間隔を隔てて位置する第２電極を形成する工程と、第１電極および第２電極を覆う有機絶縁膜を形成する工程と、を備える。さらに、上記第２領域に位置する有機絶縁膜および無機絶縁膜を貫通し、第２領域に位置するパッド部に達するコンタクトホールを形成する工程と、コンタクトホールの底部に位置するパッド部の上面上に位置すると共に、コンタクトホールの内周面のうち、有機絶縁膜によって規定された部分から離れた位置に導電膜を形成する工程とを備える。

　好ましくは、上記有機絶縁膜のうち第２領域に位置する部分の高さを、有機絶縁膜のうち第１領域に位置する部分の高さよりも低くする工程をさらに備える。

　好ましくは、上記有機絶縁膜は、着色膜とされ、有機絶縁膜上に保護膜を形成する工程をさらに備え、保護膜を形成した後に、コンタクトホールを形成する。

　本発明に係るアクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリック基板の製造方法によれば、短絡等の不具合の発生を抑制することができる。

本発明の実施の形態１に係るテレビジョン受信機５００の構成を示す分解斜視図である。液晶表示装置３００を模式的に示す斜視図である。液晶表示素子２００を模式的に示す平面図である。液晶表示パネル１０１および偏光板１５６との配置状態を示す分解斜視図である。液晶表示パネル１０１の平面図である。アクティブマトリックス基板１３０に形成された薄膜トランジスタアレイを示す回路図である。表示領域１０３における液晶表示パネル１０１の断面図である。薄膜トランジスタ１１５の詳細を示すアクティブマトリックス基板１３０の断面図である。周辺領域１０５に形成されたゲートパッド１１２の断面図である。ゲートパッド１１２の変形例を示す断面図である。周辺領域１０５上に形成された複数のゲートパッド１１２を示す平面図である。アクティブマトリックス基板１３０の製造工程の第１製造工程を示す断面図であり、表示領域１０３における断面図である。アクティブマトリックス基板１３０の製造工程の第１工程を示す断面図であり、周辺領域１０５における断面図である。図１２，図１３に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図１４に示す製造工程時における周辺領域１０５における断面図である。図１４、および図１５に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図１６に示す製造工程時における周辺領域１０５における断面図である。図１６および図１７に示された製造工程の後の製造工程を示し、表示領域１０３における断面図である。図１８に示す製造工程時における周辺領域１０５における断面図である。図１８および図１９に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図２０に示す製造工程時における周辺領域１０５における断面図である。本発明の実施の形態２に係る液晶表示パネル１０１の周辺領域１０５における断面図である。ゲートパッド１１２およびその周囲を示す断面図であり、ゲートパッド１１２を長手方向に断面視した断面図である。本実施の形態に係る液晶表示パネル１０１の変形例を示す断面図である。透明基板１３１の上面にゲートパッド１１２、ゲート絶縁膜１３３を形成した後、パッシベーション膜１３７と、絶縁膜２３８とを形成した状態を示し、周辺領域１０５における断面図である。図２５に示す状態における表示領域１０３の断面図である。図２５、および図２６に示す製造工程後の製造工程を示し、周辺領域１０５における断面図である。図２７に示す製造工程時における表示領域１０３における断面図である。図２７および図２８に示す製造工程後の製造工程を示し、周辺領域１０５における断面図である。図２９における製造工程時における表示領域１０３における断面図である。本発明の実施の形態３に係る液晶表示パネル１０１の表示領域１０３における断面図である。本発明の実施の形態３に係る液晶表示パネル１０１の周辺領域１０５における断面図である。透明基板１３１上に、ゲート電極１３２、ゲート絶縁膜１３３、半導体層１３４、ソース電極１３５およびドレイン電極１３６を形成した状態を示し、表示領域１０３における断面図である。図３３に示す状態における周辺領域１０５における断面図である。図３３および図３４に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図３５に示す製造工程において、周辺領域１０５における断面図である。図３５および図３６に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図３７に示された製造工程において、周辺領域１０５における断面図である。本発明の実施の形態４に係る液晶表示パネル１０１の周辺領域１０５における断面図である。図３９に示す周辺領域１０５の変形例を示す断面図である。本発明の実施の形態５に係る液晶表示パネル１０１のソースパッド１１４およびその周囲に位置する部分の断面図である。図４１のＸＬＩＩ－ＸＬＩＩ線における断面図である。図１２および図１３に示すアクティブマトリックス基板１３０の第１製造工程において、ソースパッド１１４が形成される領域における断面図である。図１４および図１５に示す製造工程において、ソースパッド１１４が形成される領域における断面図である。図１６および図１７に示す製造工程において、ソースパッド１１４が形成される領域における断面図である。図１８および図１９に示す製造工程において、ソースパッド１１４が形成される領域における断面図である。図４６に示す製造工程後の製造工程を示し、ソースパッド１１４が形成される領域の断面図である。図４７に示された製造工程後の製造工程を示し、ソースパッド１１４が形成される領域の断面図である。

　図１から図４８を用いて、本発明に係るアクティブマトリックス基板、液晶表示パネル、液晶表示装置、テレビジョン受信機およびアクティブマトリックス基板の製造方法について説明する。

　（実施の形態１）
　図１は、本発明の実施の形態１に係るテレビジョン受信機５００の構成を示す分解斜視図である。この図１に示すように、テレビジョン受信機５００は、前面側に配置される筐体１８１と、背面側に配置される筐体１８２と、筐体１８１および筐体１８２間に配置された液晶表示装置３００と、操作用回路１８４と、支持用部材１８５とを備えている。

　液晶表示装置３００は、筐体１８１および筐体１８２によって包み込まれ、筐体１８１および筐体１８２によって挟持されている。

　筐体１８１には、開口部１８３が形成されており、液晶表示装置３００に表示される画像を外部に透過可能とされている。筐体１８２には、液晶表示装置３００を操作するための操作用回路１８４が設けられている。筐体１８２は、支持用部材１８５によって支持されている。

　図２は、液晶表示装置３００を模式的に示す斜視図である。この図２に示すように、液晶表示装置３００は、液晶表示パネル１０１を含む液晶表示素子２００と、液晶表示パネル１０１の一方の主表面に装着された偏光板１５６と、液晶表示パネル１０１の他方の主表面に装着された偏光板と、液晶表示パネル１０１に光を照射するバックライトユニット１８６とを備えている。

　図３は、液晶表示素子２００を模式的に示す平面図である。この図３に示すように、液晶表示素子２００は、液晶表示パネル１０１と、液晶表示パネル１０１のゲート端子部１５０に接続されたゲートドライバ１５２と、液晶表示パネル１０１のソース端子部１５１に接続されたソースドライバ１５３と、ゲートドライバ１５２およびソースドライバ１５３が接続されたプリント基板配線１５４と、プリント基板配線１５４が接続された表示制御回路１５５とを備えている。

　図４は、液晶表示パネル１０１および偏光板１５６との配置状態を示す分解斜視図である。この図４に示すように、液晶表示パネル１０１の一方の主表面には、偏光板１５６ａが装着され、液晶表示パネル１０１の他方の主表面には、他の偏光板１５６ｂが装着されている。

　なお、偏光板１５６ａの偏光軸方向と、偏光板１５６ｂの偏光軸方向とは互いに直交するように形成されている。偏光板１５６ａには、図２に示すバックライトユニット１８６からの光が放射される。

　液晶表示パネル１０１は、アクティブマトリックス基板と、このアクティブマトリックス基板と対向するように、間隔をあけて配置された対向基板と、アクティブマトリックス基板および対向基板間に封入された液晶層とを含む。そして、アクティブマトリックス基板に対して液晶層と反対側に偏光板１５６ａが配置され、対向基板に対して液晶層と反対側に偏光板１５６ｂが配置されている。

　図５は、液晶表示パネル１０１の平面図である。この図５に示すように、液晶表示パネル１０１は、表示領域１０３および非表示領域１０４を含む画素配列領域１０７と、この画素配列領域１０７の周囲に位置する周辺領域１０５とを含む。図３に示すソース端子部１５１およびゲート端子部１５０は、周辺領域１０５に配置されている。

　表示領域１０３は、画像を表示する領域であり、複数の画素により形成されている。非表示領域１０４は、画像を表示しない領域であり、表示領域１０３の周囲に配置されている。図６は、アクティブマトリックス基板１３０に形成された薄膜トランジスタアレイを示す回路図である。

　アクティブマトリックス基板１３０は、画素配列領域１０７および画素配列領域１０７の周囲に位置する周辺領域１０５とを含む透明基板１３１を備える。

　透明基板１３１の主表面のうち、画素配列領域１０７の表示領域１０３が位置する部分には、複数の薄膜トランジスタ（スイッチング素子）１１５が配列している。薄膜トランジスタ１１５のゲート電極に接続されるゲートライン（引き出し線）１１１と、薄膜トランジスタ１１５のソース電極に接続されるデータライン（引き出し線）１１３とが、アクティブマトリックス基板１３０に複数形成されている。薄膜トランジスタ１１５のドレイン電極には画素電極１１６が接続されている。

　アクティブマトリックス基板１３０は、通常、長方形形状とされている。ゲートライン１１１は、アクティブマトリックス基板１３０の長手方向に延びており、ゲートライン１１１は、アクティブマトリックス基板１３０の短手方向に間隔をあけて複数形成されている。データライン１１３は、短手方向に延びており、長手方向に間隔をあけて複数形成されている。

　ゲートライン１１１とデータライン１１３とによって囲まれる領域内に１つの画素電極１１６が配置されている。

　ゲートライン１１１は、薄膜トランジスタ１１５から引き出され、画素配列領域１０７から周辺領域１０５に達するように延びている。そして、ゲートライン１１１のうち、周辺領域１０５上に位置する部分に、ゲートパッド１１２が形成されている。

　データライン１１３は、薄膜トランジスタ１１５から引き出され、画素配列領域１０７から周辺領域１０５に達するように延びている。そして、データライン１１３のうち、周辺領域１０５上に位置する部分には、ソースパッド１１４が形成されている。

　図７は、表示領域１０３における液晶表示パネル１０１の断面図である。図７に示すように、対向基板１２０は、ガラス基板などの透明基板１２３と、この透明基板１２３の主表面のうち、アクティブマトリックス基板１３０と対向する主表面に形成されたカラーフィルタ１２１と、カラーフィルタ１２１よりアクティブマトリックス基板１３０側に配置された対向電極１２２とを備えている。

　そして、対向電極１２２と、画素電極１１６とは、液晶層１２４を挟んで互いに対向するように配置されている。アクティブマトリックス基板１３０は、ガラス基板などの透明基板１３１と、透明基板１３１上に形成された薄膜トランジスタ１１５とを備える。

　図８は、薄膜トランジスタ１１５の詳細を示すアクティブマトリックス基板１３０の断面図である。薄膜トランジスタ１１５は、透明基板１３１の表面のうち、対向基板１２０と対向する主表面上に形成されたゲート電極１３２と、ゲート電極１３２を覆うように透明基板１３１の主表面上に形成されたゲート絶縁膜１３３と、ゲート絶縁膜１３３上に位置すると共に、ゲート電極１３２の上方に位置する半導体層１３４と、半導体層１３４の一部を覆うようにゲート絶縁膜１３３の上面上に形成され、互いに間隔をあけて形成されたソース電極１３５およびドレイン電極１３６とを備える。

　そして、薄膜トランジスタ１１５を覆うように、層間絶縁膜１４０（パッシベーション膜および平坦化膜）が形成され、層間絶縁膜１４０上にＩＴＯ膜１３９（画素電極１１６）が形成されている。この画素電極１１６は、ドレイン電極１３６と電気的に接続されている。具体的には、層間絶縁膜１４０に図示されていないコンタクトホールが形成されており、このコンタクトホールの内周面に沿って、画素電極１１６が延び、画素電極１１６とドレイン電極１３６とが接続されている。

　ゲート電極１３２は、透明基板１３１の主表面上に形成された金属膜１３２ａと、金属膜１３２ａ上に形成された金属膜１３２ｂと、この金属膜１３２ｂ上に形成された金属膜１３２ｃとを含む。金属膜１３２ａおよび金属膜１３２ｃは、たとえば、Ｔｉ（チタン）等の金属材料から形成されており、金属膜１３２ｂは、Ａｌ（アルミニウム）等の金属材料から形成されている。

　ゲート絶縁膜１３３は、例えば、窒化シリコン（ＳｉＮx：ｘは正の数）等から形成されている。

　半導体層１３４は、薄膜トランジスタ１１５のチャネル部となるアモルファスシリコン膜（Ａ－Ｓｉ膜：ｉ層）１３４ａと、アモルファスシリコン膜１３４ａ上に形成され、ソース・ドレイン電極とのコンタクトを図るアモルファスシリコン膜（ｎ＋層）１３４ｂとを含む。

　ソース電極１３５は、チタン等から形成された金属膜１３５ａと、この金属膜１３５ａ上に位置し、アルミニウム等から形成された金属膜１３５ｂとを含む。ドレイン電極１３６も、チタン等から形成された金属膜１３６ａと、この金属膜１３６ａ上に形成され、アルミニウム等から形成された金属膜１３６ｂとを含む。

　層間絶縁膜１４０は、パッシベーション膜１３７と、パッシベーション膜１３７上に形成された平坦化膜１３８とを含む。パッシベーション膜１３７は、窒化シリコン膜から形成されており、たとえば、２５０度程度でＣＶＤ法により形成する。なお、パッシベーション膜１３７と、ゲート絶縁膜１３３とは、いずれも窒化シリコン膜により形成されているが、ゲート絶縁膜１３３の方がパッシベーション膜１３７よりも組織が緻密である。

　平坦化膜１３８は、アクリルベースの合成樹脂等の有機材料から形成されている。すなわち、平坦化膜１３８は、有機絶縁膜であり、平坦化膜１３８下に形成されたパッシベーション膜１３７は無機絶縁膜である。

　図９は、周辺領域１０５に形成されたゲートパッド１１２の断面図である。この図９に示すように、アクティブマトリックス基板１３０は、周辺領域１０５に形成されたゲートパッド１１２と、ゲートパッド１１２を覆うように形成されると共に、コンタクトホール１７０が形成された絶縁層１７１とを備える。

　絶縁層１７１は、アクティブマトリックス基板１３０の最上層に位置し、第１絶縁膜としての平坦化膜１３８と、この平坦化膜１３８下に位置し、第２絶縁膜としてのパッシベーション膜１３７およびゲート絶縁膜１３３を含む。コンタクトホール１７０は、絶縁層１７１を貫通し、ゲートパッド１１２の上面に達するように形成されている。

　ゲート絶縁膜１３３は、ゲートパッド１１２の一部を覆うように形成され、ゲートパッド１１２の外周縁部は、ゲート絶縁膜１３３によって覆われている。このため、アルミニウムによって形成された金属膜１３２ｂと、ＩＴＯ膜（導電膜）１４１とが接触することが抑制されており、金属膜１３２ｂが腐食することが抑制されている。層間絶縁膜１４０はゲート絶縁膜１３３上に形成されている。層間絶縁膜１４０は、パッシベーション膜１３７と、パッシベーション膜１３７上に形成された平坦化膜１３８とを含む。

　コンタクトホール１７０は、平坦化膜１３８に形成された穴部１３８ａと、パッシベーション膜１３７に形成された穴部１３７ａと、ゲート絶縁膜１３３に形成された穴部１３３ａとによって形成されている。

　コンタクトホール１７０内に位置するゲートパッド１１２の上面には、ＩＴＯ膜１４１が形成されており、ＩＴＯ膜１４１は、コンタクトホール１７０の内周面から離れるように形成されている。

　ＩＴＯ膜１４１の外周縁部と、コンタクトホール１７０の内周面との間の距離は、たとえば、３μｍ程度とされている。すなわち、この図９に示す例においては、ＩＴＯ膜１４１は、ＩＴＯ膜１４１の上面のみに形成されている。

　図１０は、図９に示されたＩＴＯ膜１４１の変形例を示す断面図である。この図１０に示す例では、ＩＴＯ膜１４１は、ゲートパッド１１２の上面、穴部１３３ａの内周面、および穴部１３７ａの内周面に亘って形成されている。そして、ＩＴＯ膜１４１は、平坦化膜１３８の穴部１３８ａの内周面から離れている。

　図９および図１０のいずれの例においても、ＩＴＯ膜１４１は、最上層に位置する平坦化膜（第１絶縁膜）１３８の穴部１３８ａの内周面から離れた位置に形成されている。

　平坦化膜１３８は、アクティブマトリックス基板１３０の最も外層に位置している。このため、アクティブマトリックス基板１３０のゲートパッド１１２にゲートドライバ１５２を装着する際に、平坦化膜１３８がゲートドライバ１５２と接触し、平坦化膜１３８が脱落するおそれがある。

　アクティブマトリックス基板１３０の最上層に位置する平坦化膜１３８が脱落した場合に、脱落した平坦化膜１３８の片部にＩＴＯ膜１４１が付着することを抑制することができる。

　脱落した平坦化膜１３８の片部にＩＴＯ膜１４１が付着することを抑制することができるので、脱落した平坦化膜１３８の片部が再度アクティブマトリックス基板１３０に付着したとしても、短絡等の不具合が発生することを抑制することができる。

　平坦化膜１３８は有機材料から形成されており、平坦化膜１３８下に位置し、平坦化膜１３８と接触するパッシベーション膜１３７は無機材料から形成されている。パッシベーション膜１３７と、パッシベーション膜１３７下に位置するゲート絶縁膜１３３は、いずれも無機材料から形成されている。

　平坦化膜１３８とパッシベーション膜１３７との接着力は、ゲート絶縁膜１３３とパッシベーション膜１３７との接着力よりも小さく、平坦化膜１３８はパッシベーション膜１３７から剥離しやすくなっている。

　ＩＴＯ膜１４１は、平坦化膜１３８から離れるように形成されているため、平坦化膜１３８の一部が剥離したとしても、剥離した平坦化膜１３８にＩＴＯ膜１４１が付着することを抑制することができる。このため、平坦化膜１３８が剥離した後、再度、剥離した片部がアクティブマトリックス基板１３０に付着したとしても、短絡等の不具合の発生を抑制することができる。

　アクティブマトリックス基板１３０のゲートパッド１１２の上方にゲートドライバ１５２が配置されており、アクティブマトリックス基板１３０とゲートドライバ１５２との間には、異方性導電膜１６０が配置されている。

　ゲートドライバ１５２の主表面のうち、アクティブマトリックス基板１３０と対向する主表面には接続端子１６３が形成されている。

　異方性導電膜１６０は、バインダ１６１と、このバインダ１６１内に複数配置された導電性粒子１６２とを備える。

　接続端子１６３とＩＴＯ膜１４１との間に導電性粒子１６２が位置しており、導電性粒子１６２によって接続端子１６３とＩＴＯ膜１４１とが電気的に接続されている。

　ゲートパッド１１２の上面にＩＴＯ膜１４１を形成し、このＩＴＯ膜１４１を介してゲートパッド１１２と接続端子１６３とを接続することで、時間的な接触抵抗の変動を抑制することができる。

　図９に示す例においては、ＩＴＯ膜１４１は、ゲートパッド１１２の上面にのみ形成されているので、仮に、パッシベーション膜１３７および平坦化膜１３８が剥離したり、ゲート絶縁膜１３３および層間絶縁膜１４０が剥離したとしても、ＩＴＯ膜１４１が剥離した片部に付着することを抑制することができる。

　図１０に示す例では、ＩＴＯ膜１４１は、穴部１３３ａおよび穴部１３７ａの内周面に達するように形成されており、導電性粒子１６２とＩＴＯ膜１４１との接触面積を広く確保することができる。

　図１１は、周辺領域１０５上に形成された複数のゲートパッド１１２を示す平面図である。図１１に示されるように、複数のゲートライン１１１Ａ，１１１Ｂ，１１１Ｃが一方向に間隔をあけて配列している。この図１１に示す部分では、ゲートライン（第１引き出し配線）１１１Ａと、ゲートライン（第２引き出し配線）１１１Ｂと、ゲートライン（第３引き出し配線）１１１Ｃとが、一方向に間隔をあけて形成されている。

　ゲートライン１１１Ａの端部には、ゲートパッド１１２Ａが形成され、ゲートライン１１１Ｂの端部には、ゲートパッド１１２Ｂが形成されている。ゲートライン１１１Ｃの端部には、ゲートパッド１１２Ｃが形成されている。

　絶縁層１７１は、ゲートパッド１１２Ａを覆うパッド被覆部１７２Ａと、ゲートパッド１１２Ｂを覆うパッド被覆部１７２Ｂと、ゲートパッド１１２Ｃを覆うパッド被覆部１７２Ｃとを含む。

　パッド被覆部１７２Ａには、ゲートパッド１１２Ａに達するコンタクトホール１７０Ａが形成され、パッド被覆部１７２Ｂには、ゲートパッド１１２Ｃに達するコンタクトホール１７０Ｂが形成され、パッド被覆部１７２Ｃには、ゲートパッド１１２Ｃに達するコンタクトホール１７０Ｃが形成されている。

　コンタクトホール１７０Ａの底部に位置するゲートパッド１１２Ａの上面上にはＩＴＯ膜１４１Ａが形成され、コンタクトホール１７０Ｂの底部に位置するゲートパッド１１２Ｂの上面上には、ＩＴＯ膜１４１Ｂが形成されている。コンタクトホール１７０Ｃの底部に位置するゲートパッド１１２Ｃの上面上にはＩＴＯ膜１４１Ｃが形成されている。

　各パッド被覆部１７２Ａ，１７２Ｂ，１７２Ｃは、ゲートパッド１１２Ａ，１１２Ｂ，１１２Ｃの外周縁部を覆うように形成されている。

　パッド被覆部１７２Ａと、パッド被覆部１７２Ｂとは、互いに間隔をあけて形成されており、パッド被覆部１７２Ｂとパッド被覆部１７２Ｃとは、互いに間隔をあけて形成されている。

　パッド被覆部間に隙間を形成することで、絶縁層１７１の形成領域が小さく抑えられている。絶縁層１７１は、図９等に示されるように、樹脂材料から形成された平坦化膜１３８を含む。平坦化膜１３８は、水分を含むことで膨張し易いため、平坦化膜１３８を含む絶縁層１７１の形成領域を小さく抑えることで、平坦化膜１３８の剥離を抑制することができる。

　パッド被覆部１７２Ａと、パッド被覆部１７２Ｂとが間隔をあけて形成されているため、パッド被覆部１７２Ａが剥離したとしても、パッド被覆部１７２Ｂまでもが剥離されることを抑制することができる。

　パッド被覆部１７２Ａとパッド被覆部１７２Ｂとは、連結部１７３Ａにおいて、互いに連結され、パッド被覆部１７２Ｂとパッド被覆部１７２Ｃとは、連結部１７３Ｂにおいて、互いに連結されている。

　この図１１に示す例では、連結部１７３Ａ，１７３Ｂと、コンタクトホール１７０Ａ，１７０Ｂ，１７０Ｃの開口縁部のうち、表示領域１０３側の端辺部とは、互いに一方向に配列している。

　なお、連結部１７３Ａおよび連結部１７３Ｂは、上記の位置に限られない。たとえば、図１１の一点鎖線に示されるように、連結部１７３Ａおよび連結部１７３Ｂをコンタクトホール１７０Ａ，１７０Ｂ，１７０Ｃより表示領域１０３側に配置してもよい。

　アクティブマトリックス基板１３０を製造する過程において、連結部１７３Ａ，１７３Ｂ上には、ＩＴＯ膜が残留し易い。

　そこで、連結部１７３Ａ，１７３Ｂをコンタクトホール１７０Ａ，１７０Ｂ，１７０Ｃより、表示領域１０３側に配置することで、連結部１７３Ａ，１７３Ｂ上に残留したＩＴＯ膜を介して、ＩＴＯ膜１４１Ａ，１４１Ｂ，１４１Ｃ同士が互いに接続されることを抑制することができる。

　図１２から図２１を用いて、本実施の形態１に係るアクティブマトリックス基板１３０の製造方法について説明する。

　図１２は、アクティブマトリックス基板１３０の製造工程の第１製造工程を示す断面図であり、表示領域１０３における断面図である。図１３は、アクティブマトリックス基板１３０の製造工程の第１製造工程を示す断面図であり、周辺領域１０５における断面図である。

　図１２および図１３において、Ｔｉ等から形成された金属膜と、Ａｌ等の金属材料から形成された金属膜と、Ｔｉ等から形成された金属膜とを順次、透明基板の主表面に、スパッタ蒸着で形成する。積層された金属膜は、たとえば、３０００Å程度の厚さに形成される。その後、マスクを用いて、積層された金属膜をパターニングして、画素配列領域１０７となる領域上に位置するゲート電極１３２と、周辺領域１０５となる領域上に位置するゲートパッド１１２と、ゲート電極１３２およびゲートパッド１１２を接続するゲートライン１１１とを形成する。

　図１４は、図１２，図１３に示された製造工程後の製造工程を示し、表示領域１０３における断面図であり、図１５は、図１４に示す製造工程時における周辺領域１０５における断面図である。

　図１４および図１５に示すように、ゲート電極１３２およびゲートパッド１１２を覆うように、透明基板１３１上にゲート絶縁膜１３３を形成する。ゲート絶縁膜１３３は、３３０℃の温度でＣＶＤ法により、たとえば、３５００Å程度の厚さに形成される。

　ゲート絶縁膜１３３を形成した後、ゲート絶縁膜１３３の上面上に、アモルファスシリコン膜（ｉ層）と、アモルファスシリコン膜（ｎ＋層）とをＣＶＤ法により順次形成する。

　アモルファスシリコン膜（ｉ層）と、アモルファスシリコン膜（ｎ＋層）とは、各々約１０００Å、約４００Å成膜された後、所望の形状にパターニングされ、半導体層１３４が形成される。半導体層１３４は、ゲート絶縁膜１３３上であって、表示領域１０３に形成されたゲート電極１３２の上方に形成される。

　図１６は、図１４、および図１５に示された製造工程後の製造工程を示し、表示領域１０３における断面図であり、図１７は、図１６に示す製造工程時における周辺領域１０５における断面図である。

　図１６および図１７において、半導体層１３４を覆うように、ゲート絶縁膜１３３上に、チタン等から形成された金属膜と、アルミニウム等から形成された金属膜とをスパッタリングにより形成する。

　この二層の金属膜を形成した後、この金属膜にパターニングを施して、ソース電極１３５およびドレイン電極１３６を形成する。ソース電極１３５とドレイン電極１３６とは、互い間隔をあけて形成される。

　図１８は、図１６および図１７に示された製造工程の後の製造工程を示し、表示領域１０３における断面図であり、図１９は、図１８に示す製造工程時における周辺領域１０５における断面図である。

　図１８および図１９において、ソース電極１３５およびドレイン電極１３６を覆うように、ゲート絶縁膜１３３上に、窒化シリコン膜と、アクリルベースの合成樹脂膜とを形成し、パッシベーション膜１３７および最外層絶縁膜としての平坦化膜１３８を形成する。これにより、層間絶縁膜１４０が形成される。

　マスクを用いて、平坦化膜１３８をパターニングして、このパターニングが施された平坦化膜１３８をマスクとして、パッシベーション膜１３７およびゲート絶縁膜１３３をパターニングする。これにより、絶縁層１７１を貫通し、ゲートパッド１１２に達するコンタクトホール１７０が形成される。

　図２０は、図１８および図１９に示された製造工程後の製造工程を示し、表示領域１０３における断面図であり、図２１は、図２０に示された製造工程時における周辺領域１０５における断面図である。

　この図２０および図２１に示すように、ＩＴＯ膜を平坦化膜１３８上およびゲートパッド１１２上に形成し、その後、このＩＴＯ膜をパターニングして、画素電極１１６およびゲートパッド１１２上に形成されたＩＴＯ膜１４１を形成する。ゲートパッド１１２上に形成されたＩＴＯ膜１４１は、少なくともコンタクトホール１７０の内周面のうち、平坦化膜１３８によって規定される部分から離れるように形成される。なお、この図２１に示す例においては、ＩＴＯ膜１４１は、コンタクトホール１７０の内周面から離れるように形成されている。これにより、本実施の形態に係るアクティブマトリックス基板１３０を製造することができる。

　（実施の形態２）
　図２２から図２８および図７を用いて、本発明の実施の形態２に係る液晶表示パネル１０１について説明する。なお、図２２から図２８に示された構成のうち、上記図１から図２１に示された構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図２２は、本発明の実施の形態２に係る液晶表示パネル１０１の周辺領域１０５における断面図である。この図２２に示すように、平坦化膜１３８の穴部１３８ａの開口面積は、ゲート絶縁膜１３３の穴部１３３ａの開口面積よりも大きい。

　平坦化膜１３８の穴部１３８ａの開口縁部は、パッシベーション膜１３７の穴部１３７ａの開口縁部から離れており、パッシベーション膜１３７の上面１３７ｂの一部は、平坦化膜１３８から露出している。コンタクトホール１７０の延在方向から平坦化膜１３８およびパッシベーション膜１３７を平面視すると、穴部１３８ａ内に穴部１３７ａと、パッシベーション膜１３７の上面１３７ｂの一部が穴部１３８ａ内に位置している。

　ＩＴＯ膜１４１は、穴部１３８ａ内に位置するパッシベーション膜１３７の上面１３７ｂに達するように形成されている。ＩＴＯ膜１４１は、ゲートパッド１１２の上面から穴部１３３ａおよび穴部１３７ａの内周面を通って、パッシベーション膜１３７の上面１３７ｂに達するように形成され、穴部１３８ａの内周面から離れた位置に形成されている。

　ＩＴＯ膜１４１がゲートパッド１１２の上面のみならず、穴部１３３ａ，１３７ａの内周面およびパッシベーション膜１３７の上面の一部を覆うように形成されているため、ＩＴＯ膜１４１が導電性粒子１６２と接触することができる領域を広く確保することができる。これにより、ゲートドライバ１５２と、ゲートパッド１１２との導通を確保することができる。

　図２２に示す例においても、ＩＴＯ膜１４１は、平坦化膜１３８から離れるように形成されているため、平坦化膜１３８が剥離した場合においても、剥離した片部にＩＴＯ膜１４１が付着することを抑制することができる。

　周辺領域１０５に位置するゲート絶縁膜１３３と平坦化膜１３８とパッシベーション膜１３７の合計膜厚Ｈ１は、１．５μｍ～１μｍ程度とされている。

　図７に示すように、表示領域１０３に位置するゲート絶縁膜１３３と平坦化膜１３８とパッシベーション膜１３７との合計膜厚Ｈ２は、２．５μｍ～３μｍ程度とされている。

　表示領域１０３から周辺領域１０５に亘って、ゲート絶縁膜１３３およびパッシベーション膜１３７の膜厚は略一定となっている。周辺領域１０５に位置する平坦化膜１３８の膜厚は、表示領域１０３に位置する平坦化膜１３８の膜厚よりも薄くなるように形成されている。少なくとも、平坦化膜１３８のうち、コンタクトホール１７０を規定する部分およびコンタクトホール１７０の周囲に位置する部分の膜厚は、表示領域１０３に位置する平坦化膜１３８の膜厚よりも薄い。

　このため、コンタクトホール１７０を規定する絶縁層１７１の高さを低く抑えることができ、ゲートドライバ１５２とＩＴＯ膜１４１を近接させることができる。これにより、小径の導電性粒子１６２を採用することができる。小径の導電性粒子１６２を採用することができることで、ＩＴＯ膜１４１上に複数の導電性粒子１６２を配列させることができる。これにより、ゲートドライバ１５２とゲートパッド１１２との間の導電性の向上を図ることができる。

　図２３は、ゲートパッド１１２およびその周囲を示す断面図であり、ゲートパッド１１２を長手方向に断面視した断面図である。

　この図２３に示すように、平坦化膜１３８は、パッシベーション膜１３７の開口部から離れるように形成されており、パッシベーション膜１３７の上面の一部が平坦化膜１３８から露出している。そして、ＩＴＯ膜１４１は、ゲートパッド１１２の上面から露出したパッシベーション膜１３７の上面に達すると共に、平坦化膜１３８から離れるように形成されている。

　なお、図２２および図２３に示す例においては、平坦化膜１３８がパッシベーション膜１３７の穴部１３７ａの開口部から離れるように形成されているが、図２４に示すように、平坦化膜１３８の穴部１３８ａと、パッシベーション膜１３７の穴部１３７ａとが一致するように形成してもよい。この場合には、ゲートパッド１１２上に形成されたＩＴＯ膜１４１は、平坦化膜１３８の穴部１３８ａより下方に位置するように形成する。

　図２５から図３０を用いて、本実施の形態２に係るアクティブマトリックス基板１３０の製造方法について説明する。

　図２５は、透明基板１３１の上面にゲートパッド１１２、ゲート絶縁膜１３３を形成した後、パッシベーション膜１３７と、絶縁膜２３８とを形成した状態を示し、周辺領域１０５における断面図である。図２６は、図２５に示す状態における表示領域１０３の断面図である。なお、絶縁膜２３８は、アクリルベースの合成樹脂材料であって、有機絶縁膜である。

　図２７は、図２５、および図２６に示す製造工程後の製造工程を示し、周辺領域１０５における断面図であり、図２８は、図２７に示す製造工程時における表示領域１０３における断面図である。

　この図２７および図２８に示すように、絶縁膜２３８の上方にマスク１９０を配置する。

　このマスク１９０には、形成されるコンタクトホール１７０の上方に位置する部分に開口部１９２が形成され、マスク１９０のうち、開口部１９２の周囲に位置する領域Ｒ１には、複数のスリット１９１が形成されている。なお、マスク１９０のうち、領域Ｒ１が位置する部分に対して開口部１９２と反対側に位置する部分には、スリット１９１は形成されていない。スリット１９１は、開口部１９２に近づくに従って、多く分布する。このようなマスク１９０を用いて絶縁膜２３８を露光して、パターニングすると、絶縁膜２３８のうち、開口部１９２の下方に位置していた部分が除去され、穴部が形成される。

　絶縁膜２３８のうち、マスク１９０の領域Ｒ１下に位置していた部分には、薄膜部１３８ｂと、厚膜部１３８ｃとが形成される。薄膜部１３８ｂは、穴部の周囲に位置しており、厚膜部１３８ｃは、薄膜部１３８ｂから離れるにしたがって厚さが厚くなるように形成されている。図２８に示すように、表示領域１０３上に形成された絶縁膜２３８は、マスク１９０によって遮光され、露光工程前の厚さのまま残留する。このため、厚膜部１３８ｃの厚さは、表示領域１０３上に残留する絶縁膜２３８の厚さよりも薄くなっている。

　図２９は、図２７および図２８に示す製造工程後の製造工程を示し、周辺領域１０５における断面図である。図３０は、図２９における製造工程時における表示領域１０３における断面図である。

　図２９および図３０において、上記図２７および図２８に示す絶縁膜２３８をマスクとして、パッシベーション膜１３７およびゲート絶縁膜１３３をドライエッチングする。

　これにより、ゲートパッド１１２に達するコンタクトホール１７０が形成される。この際、図２７に示す薄膜部１３８ｂがドライエッチングにより除去され、パッシベーション膜１３７の上面の一部が露出する。

　そして、コンタクトホール１７０の周囲に位置する平坦化膜１３８の膜厚を表示領域１０３上に位置する平坦化膜１３８の膜厚よりも薄くすることができる。

　（実施の形態３）
　図３１から図３８を用いて、本発明の実施の形態３に係る液晶表示パネル１０１について説明する。なお、図３１から図３８に示す構成のうち、上記図１から図３０と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図３１は、本発明の実施の形態３に係る液晶表示パネル１０１の表示領域１０３における断面図である。図３２は、本発明の実施の形態３に係る液晶表示パネル１０１の周辺領域１０５における断面図である。

　図３１および図３２に示す例においては、アクティブマトリックス基板１３０に、カラーフィルタとして機能する着色透明絶縁膜の色層３３８が形成されている。色層３３８はたとえば、アクリルベースの合成樹脂等の有機材料から形成されており、パッシベーション膜１３７の上面上に形成されている。この色層３３８の上面上に無機材料によって形成された保護膜１７８が形成されている。表示領域１０３においては、保護膜１７８の上面上に画素電極１１６が形成されている。なお、周辺領域１０５に形成された色層３３８の高さを表示領域１０３に形成された色層３３８の高さよりも低くしてもよい。

　図３３から図３８を用いて、本発明の実施の形態３に係る液晶表示パネル１０１の製造方法について説明する。

　図３３は、アクティブマトリックス基板１３０の製造過程において、透明基板１３１上に、ゲート電極１３２、ゲート絶縁膜１３３、半導体層１３４、ソース電極１３５およびドレイン電極１３６を形成した状態を示し、表示領域１０３における断面図である。図３４は、図３３に示す状態における周辺領域１０５における断面図である。

　図３５は、図３３および図３４に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図３６は、図３５に示す製造工程において、周辺領域１０５における断面図である。この図３５および図３６に示すように、パッシベーション膜１３７、色層３３８および保護膜１７８を順次形成する。保護膜１７８は、色層３３８の全面を覆うように形成される。

　図３７は、図３５および図３６に示された製造工程後の製造工程を示し、表示領域１０３における断面図である。図３８は、図３７に示された製造工程において、周辺領域１０５における断面図である。

　この図３７および図３８において、色層３３８および保護膜１７８をパターニングする。そして、パターニングが施された保護膜１７８および色層３３８をマスクとして、パッシベーション膜１３７およびゲート絶縁膜１３３をドライエッチングする。これにより、コンタクトホール１７０が形成される。

　パッシベーション膜１３７およびゲート絶縁膜１３３をドライエッチングする際には、色層３３８の上面は保護膜１７８によって覆われており、色層３３８が損傷することを抑制することができる。

　コンタクトホール１７０を形成した後に、表示領域１０３に位置する色層３３８の上面に画素電極１１６を形成すると共に、ゲートパッド１１２の上面上にＩＴＯ膜１４１を形成する。これにより、本発明の実施の形態３に係るアクティブマトリックス基板１３０を製造することができる。

　（実施の形態４）
　図３９および上記図７を用いて、本発明の実施の形態４に係る液晶表示パネル１０１について説明する。なお、図３９に示す構成のうち、上記図１から図３８に示す構成と同一または相当する構成については同一の符号を付してその説明を省略する場合がある。図３９は、本発明の実施の形態４に係る液晶表示パネル１０１の周辺領域１０５における断面図である。

　図７に示すように、アクティブマトリックス基板１３０のうち、表示領域１０３に位置する部分では、平坦化膜１３８が形成されている一方で、図３９に示すように、周辺領域１０５に位置する部分では、平坦化膜１３８が除去されている。

　このため、周辺領域１０５では、アクティブマトリックス基板１３０の最も外層には、パッシベーション膜１３７が位置している。

　コンタクトホール１７０は、パッシベーション膜１３７の穴部１３７ａと、ゲート絶縁膜１３３の穴部１３３ａとによって形成されている。この図３９に示す例においては、ＩＴＯ膜１４１は、ゲートパッド１１２の上面に形成されると共に、穴部１３３ａの内周面に達するように形成されている。ＩＴＯ膜１４１は、穴部１３７ａの内周面から離れるように形成されている。

　このため、ゲートドライバ１５２を装着する際などに、パッシベーション膜１３７が剥離したとしても、剥離したパッシベーション膜１３７の片部にＩＴＯ膜１４１が付着することを抑制することができ、短絡等の不具合の発生を抑制することができる。

　なお、図４０に示すように、ＩＴＯ膜１４１をゲートパッド１１２の上面のみに形成するようにしてもよい。

　（実施の形態５）
　図４１から図４８を用いて、本発明の実施の形態５に係るアクティブマトリックス基板１３０および液晶表示パネル１０１について説明する。なお、図４１から図４８に示す構成のうち、上記図１から図４０に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図４１は、本発明の実施の形態５に係る液晶表示パネル１０１のソースパッド１１４およびその周囲に位置する部分の断面図である。この図４１に示すように、液晶表示パネル１０１は、アクティブマトリックス基板１３０と、アクティブマトリックス基板１３０に形成されたソースパッド１１４に接続されるソースドライバ１５３と、ソースドライバ１５３およびアクティブマトリックス基板１３０間に配置された異方性導電膜１６０とを備える。

　アクティブマトリックス基板１３０は、透明基板１３１と、透明基板１３１の上面上に形成されたゲート絶縁膜１３３と、このゲート絶縁膜１３３の上面上に形成されたソースパッド１１４と、ソースパッド１１４の周囲に形成された層間絶縁膜１４０とを備えている。

　ソースパッド１１４は、データライン１１３の端部に位置する金属膜１３５ａとされている。金属膜１３５ａの上面上にはＩＴＯ膜１４２が形成されている。金属膜１３５ａは、チタンから形成されている。ソースパッド１１４が位置する部分では、金属膜１３５ａは、金属膜１３５ｂから露出しており、この露出した金属膜１３５ａの上面上にＩＴＯ膜１４２が形成されている。金属膜１３５ａは、ゲート絶縁膜１３３上に形成されている。

　金属膜１３５ａの周囲には、絶縁層１７１が形成されており、絶縁層１７１は、ゲート絶縁膜１３３と、パッシベーション膜１３７と、パッシベーション膜１３７上に形成された平坦化膜１３８とを含む。絶縁層１７１には、ソースパッド１１４に達するコンタクトホール１７５が形成されている。

　なお、この図４１に示す例においては、平坦化膜１３８がアクティブマトリックス基板１３０の最も外層（上層）に位置している。コンタクトホール１７５は、平坦化膜１３８に形成された穴部１３８ｅと、パッシベーション膜１３７に形成された穴部１３７ｅとによって規定されている。コンタクトホール１７５の底部には、ＩＴＯ膜１４２と、ソースパッド１１４（金属膜１３５ａ）とが位置している。

　ソースパッド１１４の上方には、ソースドライバ１５３が配置されており、ソースドライバ１５３の下面には、接続端子１６４が形成されている。そして、接続端子１６４と、ＩＴＯ膜１４２との間に導電性粒子１６２が位置しており、ソースパッド１１４と接続端子１６４とが電気的に接続されている。

　このように構成されたアクティブマトリックス基板１３０および液晶表示パネル１０１においては、アクティブマトリックス基板１３０の最も外層に位置する平坦化膜１３８が剥離等したとしても、剥離した片部に、ＩＴＯ膜１４２が付着することを抑制することができる。このため、剥離した平坦化膜１３８の片部が再度、アクティブマトリックス基板１３０等に付着したとしても短絡等の不具合の発生を抑制することができる。

　図４２は、図４１のＸＬＩＩ－ＸＬＩＩ線における断面図である。この図４２に示すように、ソースパッド１１４より、画素配列領域１０７側では、金属膜１３５ａの上面上にアルミニウムから形成された金属膜１３５ｂが形成されている。すなわち、コンタクトホール１７５の底部に位置する部分では、金属膜１３５ｂは除去され、金属膜１３５ｂから金属膜１３５ａ（ソースパッド１１４）が露出しており、この露出した金属膜１３５ａの上面上にＩＴＯ膜１４２が形成されている。ＩＴＯ膜１４２は、金属膜１３５ｂから離れるように形成されている。

　図４１および図４２に示す例においては、ＩＴＯ膜１４２は、ソースパッド１１４上に形成され、コンタクトホール１７５の内周面から離れるように形成されている。特に、ＩＴＯ膜１４２は、コンタクトホール１７５の内周面のうち、穴部１３８ｅの内周面から離れるように形成されている。なお、ＩＴＯ膜１４２はパッシベーション膜１３７に形成された穴部１３７ｅの内周面に達するように形成されていてもよい。ＩＴＯ膜１４２を穴部１３７ｅの内周面に達するように形成する場合であっても、ＩＴＯ膜１４２は、金属膜１３５ｂから離れるように形成される。

　図４３から図４８を用いて、ソースパッド１１４の製造方法について説明する。図４３は、上記図１２および図１３に示すアクティブマトリックス基板１３０の第１製造工程において、ソースパッド１１４が形成される領域における断面図である。

　この図４３において、まず、Ｔｉ等から形成された金属膜と、Ａｌ等の金属材料から形成された金属膜と、Ｔｉ等から形成された金属膜とが順次、透明基板１３１の主表面上に形成される。その後、積層された金属膜は、パターニングされ、透明基板１３１の主表面のうち、ソースパッド１１４が形成される領域では、上記積層された金属膜は除去される。

　図４４は、上記図１４および図１５に示す製造工程において、ソースパッド１１４が形成される領域における断面図である。この図４４に示すように、透明基板１３１の主表面のうち、ソースパッド１１４が形成される部分にも、ゲート絶縁膜１３３が形成される。

　ゲート絶縁膜１３３が形成された後、ソースパッド１１４が形成される領域にも、アモルファスシリコン膜（ｉ層）と、アモルファスシリコン膜（ｎ＋層）とが積層される。この積層されたアモルファスシリコン膜（ｉ層）と、アモルファスシリコン膜（ｎ＋層）とを形成した後、マスクを用いて、パターニングすることで、ソースパッド１１４が形成される領域では、アモルファスシリコン膜（ｉ層）と、アモルファスシリコン膜（ｎ＋層）とは除去される。

　図４５は、上記図１６および図１７に示す製造工程において、ソースパッド１１４が形成される領域における断面図である。この図４５において、透明基板１３１の主表面のうち、ソースパッド１１４が形成される領域においても、チタン等から形成された金属膜１３５ａと、アルミニウムから形成された金属膜１３５ｂとがスパッタリングにより形成される。その後、これら金属膜１３５ａおよび金属膜１３５ｂをパターニングすることで、ソースパッド１１４が形成される領域に、金属膜１３５ａおよび金属膜１３５ｂから形成される金属積層膜が残留する。

　図４６は、上記図１８および図１９に示す製造工程において、ソースパッド１１４が形成される領域における断面図である。この図４６において、金属膜１３５ａ，１３５ｂを覆うように、パッシベーション膜１３７および平坦化膜１３８とが順次形成される。

　図４７は、上記図４６に示す製造工程後の製造工程を示し、ソースパッド１１４が形成される領域の断面図である。

　この図４７において、平坦化膜１３８にパターニングが施されて、穴部１３８ｅが形成される。その後、穴部１３８ｅが形成された平坦化膜１３８をマスクとして、パッシベーション膜１３７をパターニングして、パッシベーション膜１３７に穴部１３７ｅが形成される。これにより、コンタクトホール１７５が形成される。

　そして、コンタクトホール１７５によって平坦化膜１３８およびパッシベーション膜１３７から露出する金属膜１３５ｂが除去される。コンタクトホール１７５の底部に位置し、アルミニウムから形成された金属膜１３５ｂが除去されることで、コンタクトホール１７５によって金属膜１３５ａが平坦化膜１３８およびパッシベーション膜１３７から露出する。これにより、ソースパッド１１４が形成される。

　図４８は、図４７に示された製造工程後の製造工程を示し、ソースパッド１１４が形成される領域の断面図である。この図４８に示すように、コンタクトホール１７５から露出する金属膜１３５ａ（ソースパッド１１４）の上面上にＩＴＯ膜を形成し、このＩＴＯ膜をパターニングすることで、ＩＴＯ膜１４２を形成する。これにより、ソースパッド１１４が形成されたアクティブマトリックス基板１３０を製造することができる。

　以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。

　本発明は、アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法に好適である。

　１０１　液晶表示パネル、１０３　表示領域、１０４　非表示領域、１０５　周辺領域、１０７　画素配列領域、１１１　ゲートライン、１１３　データライン、１１４　ソースパッド、１１５　薄膜トランジスタ、１１６　画素電極、１２０　対向基板、１２１　カラーフィルタ、１２２　対向電極、１２３　透明基板、１２４　液晶層、１３０　アクティブマトリックス基板、１３１　透明基板、１３２　ゲート電極、１３２ａ，１３２ｂ，１３２ｃ　金属膜、１３３　ゲート絶縁膜、１３３ａ，１３７ａ，１３８ａ　穴部、１３４　半導体層、１３４ａ　アモルファスシリコン膜、１３４ｂ　アモルファスシリコン膜（ｎ＋層）、１３５　ソース電極、１３６　ドレイン電極、１３７　パッシベーション膜、１３７ｂ　上面、１３８ｃ　厚膜部、１３８ｂ　薄膜部、１３８　平坦化膜、１３９　ＩＴＯ膜、１４０　層間絶縁膜、１４１　ＩＴＯ膜、１５０　ゲート端子部、１５１　ソース端子部、１５２　ゲートドライバ、１５３　ソースドライバ、１５４　プリント基板配線、１５５　表示制御回路、１５６　偏光板、１６０　異方性導電膜、１６１　バインダ、１６２　導電性粒子、１６３　接続端子、１７０　コンタクトホール、１７１　絶縁層、１７２Ａ，１７２Ｂ　パッド被覆部、１７３Ａ，１７３Ｂ　連結部、１７８　保護膜、１８１，１８２　筐体、１８３　開口部、１８４　操作用回路、１８５　支持用部材、１８６　バックライトユニット、１９０　マスク、１９１　スリット、１９２　開口部、２００　液晶表示素子、２３８　絶縁膜、３００　液晶表示装置、３３８　色層、５００　テレビジョン受信機。

Claims

　複数のスイッチング素子（１１５）が配列された画素配列領域（１０７）、および前記画素配列領域の周囲に位置する周辺領域（１０５）を含む基板（１３１）と、
　前記スイッチング素子から前記周辺領域に引き出された引き出し配線（１１１）と、
前記引き出し配線に形成され、前記周辺領域上に位置するパッド部（１１２）と、
　最上層に位置する第１絶縁膜（１３８）および前記第１絶縁膜下に位置する第２絶縁膜（１３７，１３３）を含み、前記パッド部を覆うように形成されると共に、前記パッド部（１１２）に達するコンタクトホールが形成された絶縁層（１７１）と、
　前記コンタクトホール内に位置し、前記パッド部上に形成された導電膜（１４１）と、
　を備え、
　前記導電膜は前記第１絶縁膜から離れるように形成された、アクティブマトリックス基板。
　前記第１絶縁膜には、前記コンタクトホールの一部を規定する第１穴部（１３８ａ）が形成され、
　前記第２絶縁膜には、前記コンタクトホールの他の部分を規定する第２穴部（１３７ａ，１３３ａ）が形成され、
　前記導電膜は、前記パッド部上から前記第２穴部の内表面に達するように形成された、請求の範囲第１項に記載のアクティブマトリックス基板。
　前記コンタクトホールの延在方向から前記第１絶縁膜および前記第２絶縁膜を見ると、前記第１穴部内に前記第２穴部と前記第２絶縁膜の上面（１３７ｂ）とが位置し、
　前記導電膜は、前記第１穴部内に位置する前記第２絶縁膜の上面上に達するように形成された、請求の範囲第２項に記載のアクティブマトリックス基板。
　前記第１絶縁膜は、前記画素配列領域に形成された前記スイッチング素子を覆うように形成され、
　前記第１絶縁膜のうち、前記コンタクトホールを規定する部分の厚さは、前記第１絶縁膜のうち、前記画素配列領域内に位置する部分の厚さよりも薄く形成された、請求の範囲第１項から第３項のいずれかに記載のアクティブマトリックス基板。
　前記引き出し配線は、一方向に間隔をあけて配列する第１引き出し配線（１１１Ａ）および第２引き出し配線（１１１Ｂ）を含み、
　前記パッド部は、前記第１引き出し配線に形成された第１パッド部（１１２Ａ）と前記第２引き出し配線に形成された第２パッド部（１１２Ｂ）とを含み、
　前記絶縁層は、前記第１パッド部を覆う第１被覆部（１７２Ａ）と、前記第２パッド部を覆う第２被覆部（１７２Ｂ）とを含み、
　前記第１被覆部には、前記第１パッド部に達する第１コンタクトホール（１７０Ａ）が形成され、前記第２被覆部には、前記第２パッド部に達する第２コンタクトホール（１７０Ｂ）が形成され、
　前記第１被覆部と前記第２被覆部とは、互いに間隔をあけて形成された、請求の範囲第１項から第４項のいずれかに記載のアクティブマトリックス基板。
　前記第１被覆部と前記第２被覆部とは、前記第１コンタクトホールおよび前記第２コンタクトホールよりも前記画素配列領域側で互いに連結された、請求の範囲第５項に記載のアクティブマトリックス基板。
　複数のスイッチング素子（１１５）が配列された画素配列領域（１０７）、および前記画素配列領域（１０７）の周囲に位置する周辺領域を含む基板（１３１）と、
　前記スイッチング素子から前記周辺領域に引き出された引き出し配線（１１１）と、
　前記引き出し配線に形成され、前記周辺領域上に位置するパッド部（１１２）と、
　前記パッド部を覆うように形成されると共に、前記パッド部に達するコンタクトホールが形成された絶縁層（１７１）と、
　前記コンタクトホール内に位置し、前記パッド部上に形成された導電膜（１４１）と、
　を備え、
　前記導電膜は、前記コンタクトホールの内周面から間隔をあけて形成された、アクティブマトリックス基板。
　前記絶縁層は、前記画素配列領域内の前記スイッチング素子を覆うように形成され、
　前記絶縁層のうち、前記コンタクトホールを規定する部分の厚さは、前記絶縁層のうち、前記画素配列領域内に位置する部分の厚さよりも薄く形成された、請求の範囲第７項に記載のアクティブマトリックス基板。
　前記引き出し配線は、一方向に間隔をあけて配列する第１引き出し配線（１１１Ａ）および第２引き出し配線（１１１Ｂ）を含み、
　前記パッド部は、前記第１引き出し配線に形成された第１パッド部と前記第２引き出し配線に形成された第２パッド部とを含み、
　前記絶縁層は、前記第１パッド部を覆う第１被覆部（１７２Ａ）と、前記第２パッド部を覆う第２被覆部（１７２Ｂ）とを含み、
　前記第１被覆部には、前記第１パッド部に達する第１コンタクトホールが形成され、前記第２被覆部には、前記第２パッド部に達する第２コンタクトホールが形成され、
　前記第１被覆部と前記第２被覆部とは、互いに間隔をあけて形成された、請求の範囲第７項または第８項に記載のアクティブマトリックス基板。
　前記第１被覆部（１７２Ａ）と前記第２被覆部（１７２Ｂ）とは、前記第１コンタクトホールおよび前記第２コンタクトホールよりも前記画素配列領域側で互いに連結された、請求の範囲第９項に記載のアクティブマトリックス基板。
　前記絶縁層は、前記パッド部上に形成された絶縁膜（１３３）と、前記絶縁膜上に形成された着色膜（３３８）と、前記着色膜上に形成された保護膜（１７８）とを含み、
　前記着色膜および前記保護膜は、前記パッド部上および前記画素配列領域上に形成された、請求の範囲第７項から第１０項のいずれかに記載のアクティブマトリックス基板。
　請求の範囲第７項から第１１項のいずれかに記載のアクティブマトリックス基板と、
　前記アクティブマトリックス基板と対向するように、間隔をあけて配置された対向基板と、
　前記対向基板と前記アクティブマトリックス基板との間に封入された液晶層と、
　を備えた、液晶表示パネル。
　請求の範囲第１２項に記載された液晶表示パネルと、
　前記アクティブマトリックス基板に対して前記液晶層と反対側に配置された第１偏光板（１５６ａ）と、
　前記対向基板に対して前記液晶層と反対側に配置された第２偏光板（１５６ｂ）と、
　前記液晶表示パネルに光を照射するバックライトユニット（１８６）と、
　を備えた、液晶表示装置。
　画素配列領域となる第１領域および周辺領域となる第２領域を含む基板（１３１）を準備する工程と、
　前記第１領域に位置するゲート電極と、前記第２領域上に位置するパッド部と、前記ゲート電極およびパッド部を接続する引き出し配線とを形成する工程と、
　前記基板上にゲート絶縁膜（１３３）を形成する工程と、
　前記ゲート絶縁膜上に位置すると共に、前記ゲート電極の上方に位置する半導体膜（１３４）を形成する工程と、
　前記半導体膜上に位置する第１電極（１３５）を形成する工程と、
　前記半導体膜上に位置すると共に、前記第１電極と間隔を隔てて位置する第２電極（１３６）を形成する工程と、
　最上層に位置する最上層絶縁膜（１３８）を含み、前記第１電極および前記第２電極を覆う層間絶縁膜（１４０）を形成する工程と、
　前記第２領域に位置する前記層間絶縁膜および前記ゲート絶縁膜を貫通し、前記パッド部に達するコンタクトホール（１７０）を形成する工程と、
　前記コンタクトホール（１７０）の底部に位置する前記パッド部の上面上に位置すると共に、前記コンタクトホールの内周面のうち、前記最上層絶縁膜によって規定された部分から離れるように位置する導電膜を形成する工程と、
　を備えたアクティブマトリックス基板の製造方法。
　前記層間絶縁膜のうち前記第２領域に位置する部分の高さを、前記層間絶縁膜のうち、前記第１領域に位置する部分の高さよりも低くする工程をさらに備えた、請求の範囲第１４項に記載のアクティブマトリックス基板の製造方法。
　画素配列領域となる第１領域および周辺領域となる第２領域を含む基板を準備する工程と、
　前記第１領域に位置するゲート電極（１３２）と、前記第２領域上に位置するパッド部（１１２）と、前記ゲート電極およびパッド部を接続する引き出し配線とを形成する工程と、
　前記基板上にゲート絶縁膜を形成する工程と、
　前記ゲート絶縁膜上に位置すると共に、前記ゲート電極の上方に位置する半導体膜を形成する工程と、
　前記半導体膜上に位置する第１電極を形成する工程と、
　前記半導体膜上に位置すると共に、前記第１電極と間隔を隔てて位置する第２電極を形成する工程と、
　前記第１電極および前記第２電極を覆う層間絶縁膜を形成する工程と、
　前記第２領域に位置する前記層間絶縁膜および前記ゲート絶縁膜を貫通し、前記パッド部に達するコンタクトホールを形成する工程と、
　前記コンタクトホールの底部に位置する前記パッド部の上面上に位置すると共に、前記コンタクトホールの内周面から離れるように位置する導電膜を形成する工程と、
　を備えたアクティブマトリックス基板の製造方法。
　前記層間絶縁膜は、着色膜（３３８）とされ、
　前記層間絶縁膜上に保護膜（１７８）を形成する工程をさらに備え、
　前記保護膜を形成した後に、前記コンタクトホールを形成する、請求の範囲第１６項に記載のアクティブマトリックス基板の製造方法。