JP4772200B2 - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二つの基板とその間に挿入されている液晶層とからなっており、電極に電圧を印加して液晶層の液晶分子を再配列することによって透過する光の量を調節して画像を表示する装置である。
【０００３】
液晶表示装置の中でも現在主に用いられているものは、二つの基板に電極が各々形成されていて電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、二つの基板のうちの一つには薄膜トランジスタと画素電極とが形成されており、他の基板にはカラーフィルターとブラックマトリックス（black matrix）と全面の共通電極とが形成されているものが一般的である。
【発明が解決しようとする課題】
【０００４】
このような液晶表示装置の輝度を向上させるためには、パネルの高い開口率を確保することが重要な課題である。しかし、ブラックマトリックスは二つの基板の整列誤差を考慮して広い幅に形成する必要があり、これが開口率を減少させる要因になる。
【０００５】
一方、液晶表示装置の製造方法で薄膜トランジスタが形成されている基板はマスクを利用した写真エッチング工程によって製造するのが一般的であるが、製造費用を最少化するためにはマスクの数を減らすのが好ましい。
【０００６】
本発明の技術的課題は、開口率を確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供することである。
【０００７】
また、本発明の他の技術的課題は、液晶表示装置用薄膜トランジスタ基板の製造方法を単純化することである。
【０００８】
【課題を解決するための手段】
このような課題を達成するために、本発明では、薄膜トランジスタの下部にマトリックス配列を有する画素に開口部を有するブラックマトリックスを形成し、半導体パターンを形成する時にゲート絶縁膜及び保護膜をエッチングして他の層に形成する導電層と互いに連結するために導電層を露出する接触孔をともに形成する。
【０００９】
まず、絶縁基板の上に、マトリックス模様の画素に開口部を有して網目状のブラックマトリックスを形成し、ブラックマトリックスを覆う絶縁膜を形成する。続いて、絶縁膜の上部に横方向に延びているゲート線及びゲート線に連結されているゲート電極を含むゲート配線を形成し、その上部にゲート絶縁膜及び半導体層を順次に積層する。その後、抵抗性接触層を形成し、互いに分離されているソース及びドレーン電極と、ソース電極と連結されていてゲート線と交差して画素を定義するデータ線とを含むデータ配線を形成し、その上部にデータ配線及びゲート配線を覆う保護膜を積層する。次に、保護膜をゲート絶縁膜パターン及び半導体パターンとともにパターニングして画素の絶縁膜を露出する開口部を形成する。
【００１０】
ここで、抵抗性接触層を形成しない場合もある。またこの時、開口部の形成段階において、保護膜にドレーン電極を露出する第１接触孔を形成することができ、第１接触孔を介してドレーン電極と連結されている画素電極を形成する段階をさらに含むことができる。
【００１１】
ブラックマトリックスは多数に分離して形成することができ、ゲート配線またはデータ配線の形成段階において、多数に分離されたブラックマトリックスの間にバッファー膜をさらに形成するのが好ましい。
【００１２】
ここで、画素電極の縁部はブラックマトリックスと重なるように形成するのが好ましく、第１接触孔を除いた保護膜は、ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成することができる。また、ドレーン電極が通過する部分を除いた保護膜、ゲート絶縁膜パターン及び半導体パターンの境界線は、ブラックマトリックスの上部に位置するように形成するのが好ましい。
【００１３】
ゲート配線は、ゲート線と連結されていて外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドを含み、データ配線は、データ線と連結されていて外部から映像信号の伝達を受けてデータ線に伝達するデータパッドを含み、ゲート絶縁膜パターン、半導体パターン及び保護膜はゲートパッド及びデータパッドを露出する第２及び第３接触孔を有し、画素電極と同一の層に第２及び第３接触孔を介してゲートパッド及びデータパッドと連結される補助ゲートパッド及び補助データパッドをさらに形成することができる。
【００１４】
互いに隣接するデータ線の間の半導体パターンの上部に、データ配線または画素電極と同一の層にバッファー導電膜を形成することができ、バッファー導電膜がデータ配線と同一の層に形成される場合、保護膜はゲート線及びバッファー導電膜を露出する第２接触孔を有し、画素電極と同一の層に第２接触孔を介してゲート線とバッファー導電膜とを連結する連結パターンを形成するのが好ましい。
【００１５】
【発明の実施の形態】
それでは添付した図面を参考にして、本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００１６】
まず、図１及び図２を参照して本発明の実施例による薄膜トランジスタ基板の構造について詳細に説明する。
【００１７】
図１は本発明の実施例による薄膜トランジスタ基板の構造を示した配置図であり、図２は図１でII−II'線に沿って切断して示した断面図である。
【００１８】
まず、下部絶縁基板１０の上に不透明な導電物質または窒化クロムまたは窒化モリブデンなどを含む単一膜または多層膜からなるブラックマトリックス９０が形成されている。ブラックマトリックス９０はマトリックス配列を有する画素に開口部を有して網目状に形成されており、互いに分離されていて横方向に延びている横部９２と縦方向に延びている縦部９４とを含む。また、ブラックマトリックス９０は画素の間から漏洩する光を遮断する機能を有し、以後に形成される薄膜トランジスタの半導体パターン４０に入射する光を遮断するために変形された形態を有することができる。ここで、ブラックマトリックス９０を横部９２と縦部９４とに分離する理由は、以後に横部９２及び縦部９４と各々重なって形成されるゲート線２２及びデータ線６２に各々伝達される走査信号及びデータ信号が互いに干渉したり信号に対する遅延を最少化するためである。ここでは縦部９４が多数に分離されて形成されているが、横部９２が多数に分離されて形成されることもでき、横部９２及び縦部９４が多数に分離されて形成されることもできる。
【００１９】
基板１０の上部にはブラックマトリックス９０を覆う絶縁膜１００が形成されている。絶縁膜１００は３.０〜４.０程度の低い誘電率を有する酸化ケイ素（SiOX）で形成するのが好ましく、０.５〜３.０μｍ程度の充分な厚さを有するのが好ましい。なぜならば、ブラックマトリックス９０による以後に形成されるゲート配線２２、２６及びデータ配線６２、６５、６６に伝達される信号に対する遅延を最少化するためである。
【００２０】
絶縁膜１００の上部にはアルミニウム（Al）またはアルミニウム合金（Al alloy）、モリブデン（Mo）またはモリブデン−タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）、銅（Cu）または銅合金（Cu alloy）などの金属または導電体から作られたゲート配線が形成されている。ゲート配線は、横方向に延びていてブラックマトリックス９０の横部９２と重なる走査信号線またはゲート線２２、ゲート線２２に外部からの走査信号またはゲート信号を伝達するためのゲートパッド２４及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。ここで、ゲート配線２２、２４、２６は後述する画素電極８２と重なるようにして画素の電荷保存能力を向上させる維持蓄電器をなすように形成することができ、これらが重なることによって発生する維持容量が十分ではない場合、ゲート配線２２、２４、２６と同一の層に後述する画素電極８２と重なって画素の電荷保存能力を向上させる維持蓄電器を作る維持容量用配線が追加されることができる。一方、ゲート配線２２、２４、２６と同一の層にはブラックマトリックス９０の横部９２と縦部９４との間から漏洩する光を遮断するためにこれらと重なっているバッファー膜２８が形成されている。
【００２１】
絶縁膜１００の上には窒化ケイ素（SiNX）などからなるゲート絶縁膜パターン３０が形成されてゲート配線２２、２４、２６及びバッファー膜２８を覆っており、ゲート絶縁膜パターン３０の上部には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる薄膜トランジスタの半導体パターン４０が形成されている。半導体パターンの４０の上には、燐（P）などのｎ型不純物で高濃度にドーピングされている非晶質ケイ素または微細結晶化されたケイ素または金属シリサイドなどを含む抵抗性接触層（ohmic contact layer）５５、５６が分離されて形成されている。
【００２２】
抵抗性接触層５５、５６の上には低抵抗を有するアルミニウム系列または銅系列または銀系列の導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されてゲート線２２と単位画素を定義し、ブラックマトリックス９０の縦部９４と重なるデータ線６２と、データ線６２の一端部に連結されて外部からの画像信号の印加を受けるデータパッド６８と、データ線６２と連結されていて抵抗性接触層５５の上に位置する薄膜トランジスタのソース電極６５と、データ線部６２、６５、６８と分離されていてゲート電極２６に対してソース電極６５の反対側の抵抗性接触層５６の上に位置する薄膜トランジスタのドレーン電極６６とを含む。
【００２３】
データ配線６２、６５、６６、６８もゲート配線２２、２４、２６と同様に低抵抗を有する導電物質の単一層で形成されるが、二重層や三重層で形成されることもできる。もちろん、二重層以上で形成する場合には一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成することが好ましい。
【００２４】
この時、抵抗性接触層５５、５６はデータ配線６２、６５、６６、６８と同一な模様を有する。また、ブラックマトリックス９０の横部９２を多数に形成する場合には、データ配線６２、６５、６６、６８と同一の層に多数の横部９２の間から漏洩する光を遮断するために他のバッファー膜が追加で形成されることができる。
【００２５】
データ配線６２、６５、６６、６８の上には保護膜７０が形成されており、保護膜７０はドレーン電極６６を露出する接触孔７６を有し、窒化ケイ素やアクリル系などの有機絶縁物質からなることができる。また、保護膜７０にはデータパッド６８を露出する接触孔７８と、半導体パターン４０及びゲート絶縁膜パターン３０とともにゲートパッド２４を露出する接触孔７４とが形成されている。また、保護膜７０はゲート絶縁膜パターン３０と半導体パターン４０と単位画素の絶縁膜１００とを露出する開口部７２を有している。開口部７２は各々の画素でドレーン電極６６を通過する部分を除いたブラックマトリックス９０の縁部まで形成されている。
【００２６】
この時、保護膜７０はゲート絶縁膜パターン３０及び半導体パターン４０と類似した模様に形成されている。具体的に、接触孔７６、７８を除いた保護膜７０はゲート絶縁膜パターン３０及び半導体パターン４０と同一な模様に形成されており、これら３０、４０、７０はゲート配線２２、２４、２６とデータ配線６２、６５、６６、６８との模様に従って形成されており、ドレーン電極６６に沿って形成された部分を除けばブラックマトリックス９０と類似した模様を有する。一方、ゲート配線２２、２４、２６と同一の層に維持容量用配線を追加する場合には、維持容量用配線を覆う保護膜及びその下部のゲート絶縁膜パターンと半導体パターンが追加で形成されることもできる。
【００２７】
開口部７２を介して露出された画素の絶縁膜１００の上部には、薄膜トランジスタから画像信号を受けて上板の電極とともに電気場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質で作られ、接触孔７６を介してドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。この時、画素電極８２はまた、隣接するゲート線２２と重なるように形成されて維持蓄電器をなすように形成されることもできる。一方、ゲートパッド２４及びデータパッド６８の上には接触孔７４、７８を介してこれらと各々連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完してパッドを保護する役割を果たすものであって必須なものではなく、これらを適用するか否かは選択的である。
【００２８】
このような本発明の実施例による液晶表示装置用基板を利用した液晶表示装置の製造方法では、画素電極８２及び薄膜トランジスタが形成されている基板１０にブラックマトリックス９０がともに形成されているため液晶パネルを成す二つの基板の整列を考えなくてもよいので、ブラックマトリックス９０の幅を最小に形成して開口率を向上させることができる。
【００２９】
一方、本発明の実施例とは別に、ゲート線２２及びデータ線６２と重なる面積を最小化してこれらを通じて伝達される信号に対する遅延を最少化するために、ブラックマトリックス９０には開口部が形成されることができる。
【００３０】
このような本発明の実施例による薄膜トランジスタ基板の構造では画素電極８２のみを有する構造を例に挙げたが、共通電極と画素電極とが基板に対してほとんど平行な電気場を形成して液晶分子を駆動する平面駆動方式または基板に対してほとんど垂直に配列されて陰の誘電率を有する垂直配向方式の液晶表示装置にも同一に適用することができる。また、広視野角を具現するために、画素電極または基板１０と対向する他の基板に全面的に形成されている共通電極に開口部パターンを形成する方式［PVA（patterned vertically aligned）モード］と突起を形成する方式の液晶表示装置用基板にも適用することができる。これらはフリンジフィールド（fringe field）を形成して液晶分子の傾く方向を４方向に均一に分散させて液晶分子を分割配向させることによって広視野角を確保する方式である。
【００３１】
それでは、本発明の実施例による液晶表示装置用基板の製造方法について、図３ａ乃至図６ｂ、図１及び図２を参照して詳細に説明する。
【００３２】
まず、図３ａ乃至図３ｂに示したように、クロムなどの不透明な導電物質をスパッタリングなどの方法で蒸着し、マスクを利用した写真エッチング工程で乾式または湿式エッチングして、下部絶縁基板１０の上に横部９２及び縦部９４を含むブラックマトリックス９０を形成する。
【００３３】
ここで、導電物質はアルミニウムまたはアルミニウム合金または銅または銅合金または銀系列などのように低抵抗を有する導電物質、または、クロムまたはモリブデンまたはチタンまたは反射度の低い窒化クロムなどを含む多層膜で形成することができる。
【００３４】
次に、図４ａ及び図４ｂに示したように、下部絶縁基板１０の上部に平坦化特性の優れた有機物質または低い誘電率を有する酸化ケイ素などを用いて絶縁膜１００を形成する。その後、モリブデンまたはモリブデン−タングステン合金、クロム、タンタル、アルミニウムまたはアルミニウム合金、銅または銅合金、銀系列などのように低抵抗を有する導電物質の単一膜または多層膜を順次にスパッタリングなどの方法で蒸着し、マスクを利用した写真エッチング工程で乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲート電極２６及びゲートパッド２４を含むゲート配線とバッファー膜２８とを形成する。本発明の好ましい実施例では、ゲート配線２２、２４、２６をクロムの下部膜とアルミニウム系列の金属からなる上部膜とで形成した。
【００３５】
次に、図５ａ及び図５ｂに示したように、ゲート絶縁膜３０、半導体層４０、抵抗性接触層を化学気相蒸着法を用いて各々蒸着してから、ゲート配線２２、２４、２６と同一の導電物質を積層した後、マスクを利用した写真エッチング工程によって乾式または湿式エッチングでパターニングして、ゲート線２２と交差してマトリックス形態の画素を定義するデータ線６２、データ線６２と連結されてゲート電極２６の上部まで延びているソース電極６５、データ線６２の一端部に連結されているデータパッド６８及びソース電極６５と分離されていてゲート電極２６を中心にソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。ここで、ブラックマトリックス９０の横部９２も多数形成する場合には、これらの間から漏洩する光を遮断するためのバッファー膜を追加で形成することができる。本発明の実施例でデータ配線６２、６５、６６、６８は、クロムの下部膜とアルミニウム系列の上部膜とで形成した。
【００３６】
続いて、データ配線６２、６５、６６、６８で覆われないドーピングされた非晶質ケイ素層をエッチングしてゲート電極２６を中心に両側に分離させる一方、両側のドーピングされた非晶質ケイ素層５５、５６の間の半導体層４０を露出させる。
【００３７】
次に、図６ａ及び図６ｂに示したように、窒化ケイ素または有機絶縁膜からなる保護膜７０を積層した後、マスクを利用した写真エッチング工程によってゲート絶縁膜３０及び半導体層４０とともに乾式エッチングでパターニングして、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出させる接触孔７４、７６、７８を有する半導体パターン４０及びゲート絶縁膜パターン３０を形成する。この時、画素の絶縁膜１００を露出する開口部７２もともに形成し、開口部７２を介してブラックマトリックス９０の縁部を露出させる。
【００３８】
その後、図１及び図２に示したように、ＩＴＯまたはＩＺＯ膜を積層し、マスクを利用したパターニングを実施して、接触孔７６を介してドレーン電極６６と連結される画素電極８２と、接触孔７４、７８を介してゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８４及び補助データパッド８８とを各々形成する。本発明の実施例では透明導電体パターン８２、８４、８８をＩＺＯで形成した。透明導電体パターン８２、８４、８８をＩＴＯで形成する場合には、アルミニウム系列の金属と接触特性がよくないためアルミニウム系列の金属は除去するのが好ましく、本発明の実施例ではＩＺＯで形成することにより、パッド部を含む接触部でアルミニウム系列の金属とＩＺＯとが接する接触構造を有するようになる。
【００３９】
このような本発明の実施例による薄膜トランジスタ基板及びその製造方法では、ブラックマトリックスを薄膜トランジスタ基板に形成することで整列誤差を最小化して開口率を確保し、半導体パターンとともにパッド部を露出する接触孔７４、７８をともに形成して５枚のマスクを利用した写真エッチング工程で薄膜トランジスタ基板を完成することで製造工程を単純化することができる。
【００４０】
この時、本発明の実施例のように製造工程を単純化するために保護膜７０、半導体パターン４０及びゲート絶縁膜３０をゲート配線２２、２４、２６及びデータ配線６２、６５、６６、６８の模様に従ってパターニングする場合には、図１及び図２のように半導体パターン４０がゲート配線２２、２６の上部に連続的に形成されるようになる。従って、このような構造でゲート配線２２、２６にゲート信号が印加されると、ソース電極６５とドレーン電極６６との間の薄膜トランジスタのチャンネル部以外の部分、つまり、データ線６２とソース電極６５との間のＡ部分と、互いに隣接するデータ線６２の間のゲート線２２の上部との半導体パターン４０でチャンネルが形成されることができる。まず、Ａ部分では基板１０の下部でバックライト（液晶表示装置の光源）から入射する光によって漏れ電流が発生することもあるが、本発明のようにＡ部分の半導体パターン４０の下部にはブラックマトリックス９０の横部９２が形成されているので基板１０の下部から入射する光が遮断される。従って、Ａ部分で漏れ電流は発生しない。次に、互いに隣接するデータ線６２の間のゲート線２２の上部の半導体パターン４０で発生し得る漏れ電流について、シミュレーションを通じて具体的に説明する。
【００４１】
図７乃至図９は本発明の実施例による液晶表示装置で互いに隣接するデータ線の間のゲート配線の上部構造を概略的に示した断面図である。図７乃至図９では下部絶縁基板１０と対向する上部絶縁基板もともに示しており、半導体パターン、電極及び配線の構造を概略的に示した。
【００４２】
図７には、図１でのように、下部絶縁基板１０の上部にゲート配線２２、２６、ゲート絶縁膜３０、半導体パターン４０、抵抗性接触層５５、５６、データ配線６２、６５、６６及び保護膜７０が順次に形成されている。
【００４３】
一方、下部絶縁基板１０と対向する上部絶縁基板２００の上には全面的に共通電極２１０が形成されている。
【００４４】
しかしながら、図８では互いに隣接するデータ線６２の間の半導体パターン４０の上部にゲート線２２と連結パターン８９を通じて電気的に連結されているバッファー導電膜６９が形成されており、図９では互いに隣接するデータ線６２の間の半導体パターン４０の上部の共通電極２１０に開口部２１１が形成されている。
【００４５】
この時、図７のように、ゲート電極２６の上部チャンネル部Ｃだけでなくゲート線２２の上部Ｄにも半導体パターン４０が形成されているため、ゲート配線２２、２６に走査信号が印加されるとＤ部分の半導体パターン４０でも漏れ電流が発生することがある。しかしながら、図面から分かるように、チャンネル部Ｃではゲート配線２２、２６に印加されたゲート信号による電気場の影響が強く作用する反面、Ｄ部分ではドレーン電極６６とデータ線６２とが遠く離れていてゲート信号による電気場の影響が弱く作用するため、漏れ電流が流れる経路が形成される可能性は低い。この時、図８のように、ゲート配線２２、２６と電気的に連結されているバッファー導電膜６９が互いに隣接するデータ線６２の間の半導体パターン４０の上部に形成されている場合には、ゲート配線２２、２６に伝達されたゲート信号による電気場は半導体パターン４０に影響を与えない。従って、Ｄ部分の半導体パターン４０には漏れ電流の経路が形成されなくなるため、漏れ電流は発生しない。この時、バッファー導電膜６９が不透明な物質からなる場合には、バッファー導電膜６９が基板１０、２００の上部から半導体パターン４０に入射する光も遮断するので半導体パターン４０で光による漏れ電流が発生するのを最小化することができる。この時、バッファー導電膜６９はデータ配線６２、６５、６６、６８（図１参照）と同一の層に形成することができ、画素電極８２と同一の層に形成することもできる。
【００４６】
本発明の実施例による製造方法では、バッファー導電膜６９をデータ配線６２、６５、６６、６８と同一の層に形成し、接触孔７４、７６、７８及び開口部７２を形成する工程でバッファー導電膜６９とゲート線２２とを露出する接触孔を形成し、画素電極８２を形成する段階で接触孔を介してバッファー導電膜６９とゲート線２２とを電気的に連結する連結パターン８９を形成することができる。もちろん、画素電極８２と同一の層にバッファー導電膜６９を形成する場合には、ゲート線２２を露出する接触孔を接触孔７４、７６、７８及び開口部７２を形成する工程で形成し、画素電極８２を形成する時に接触孔を介してゲート線２２と連結されるバッファー導電膜６９を形成する。また、図９のように、互いに隣接するデータ線６２の間の半導体パターン４０の上部の共通電極２１０に開口部２１１を形成する場合には、半導体パターン４０に与えられるゲート信号による電気場の影響をさらに減らすことができるのでＤ部分で発生する漏れ電流の経路を遮断することができる。
【００４７】
【発明の効果】
このように、本発明の実施例による薄膜トランジスタ基板及びその製造方法では、ブラックマトリックスを薄膜トランジスタ及び配線とともに形成することにより開口率を確保することができる。また、半導体パターンと接触孔とをともに形成することにより製造工程を単純化することができ、ブラックマトリックスを用いてチャンネル部以外の部分で発生する漏れ電流を大幅に低減できる。なお、隣接するデータ線の間に形成されている半導体パターンの上部にバッファー導電膜を形成したり共通電極に開口部を形成することにより半導体パターンで発生する漏れ電流を大幅に低減できる。
【図面の簡単な説明】
【図１】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した配置図。
【図２】 図１のII−II'線に沿って切断した断面図。
【図３ａ】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図（その１）。
【図３ｂ】 図３ａのIIIｂ−IIIｂ'線に沿って示した断面図。
【図４ａ】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図（その２）。
【図４ｂ】 図４ａのIV−IV'線に沿って示した断面図。
【図５ａ】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図（その３）。
【図５ｂ】 図５ａのV−V'線に沿って示した断面図。
【図６ａ】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図（その４）。
【図６ｂ】 図６のVI−VI'線に沿って示した断面図。
【図７】 本発明の実施例による液晶表示装置において、互いに隣接するデータ線の間のゲート配線の上部の構造を概略的に示した断面図（その１）。
【図８】 本発明の実施例による液晶表示装置において、互いに隣接するデータ線の間のゲート配線の上部の構造を概略的に示した断面図（その２）。
【図９】 本発明の実施例による液晶表示装置において、互いに隣接するデータ線の間のゲート配線の上部の構造を概略的に示した断面図（その３）。
【符号の説明】
１０ 下部絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
２８ バッファー膜
３０ 絶縁膜パターン
４０ 半導体パターン
５５、５６ 抵抗性接続層
６２ データ線
６５ ソース電極
６６ ドレーン電極
６８ データパッド
６９ バッファー導電膜
７０ 保護膜
７２、２１１ 開口部
７４、７６、７８ 接触孔
８２ 画素電極
８４ 補助ゲートパッド
８８ 補助データパッド
８９ 連結パターン
９０ ブラックマトリックス
９２ 横部
９４ 縦部
１００ 絶縁膜
２００ 上部絶縁基板
２１０ 共通電極

Claims (24)

1. 第１絶縁基板、
   前記第１絶縁基板の上に、マトリックス模様の画素に開口部を有していて網目状に形成されているブラックマトリックス、
   前記ブラックマトリックスを覆う絶縁膜、
   前記絶縁膜の上部に形成されており、横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線、
   前記絶縁膜の上部に形成されており、前記ゲート配線を覆っているゲート絶縁膜パターン、
   前記ゲート絶縁膜パターンの上部に形成されている半導体パターン、
   互いに分離されて前記抵抗性接触層の上部に形成されているソース及びドレーン電極と、前記ソース電極と連結されており、前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線、
   前記データ配線及び前記ゲート配線を覆っており、前記ゲート絶縁膜パターン及び半導体パターンとともに前記画素の前記絶縁膜を露出する開口部を有する保護膜、
   互いに隣接する前記データ線の間の前記半導体パターンの上部に位置し、前記データ配線又は前記画素電極と同一の層に形成されているバッファー導電膜、
   前記バッファー導電膜が前記データ配線と同一の層に形成されており、前記保護膜は前記ゲート線及び前記バッファー導電膜を露出する第４接触孔をさらに有し、前記画素電極と同一の層には前記第４接触孔を介して前記ゲート線と前記バッファー導電膜とを連結する連結パターン
   を含む液晶表示装置。
2. 第１絶縁基板、
   前記第１絶縁基板の上に、マトリックス模様の画素に開口部を有していて網目状に形成されており、多数に分離されているブラックマトリックス、
   前記ブラックマトリックスを覆う絶縁膜、
   前記絶縁膜の上部に形成されており、横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線、
   前記絶縁膜の上部に形成されており、前記ゲート配線を覆っているゲート絶縁膜パターン、
   前記ゲート絶縁膜パターンの上部に形成されている半導体パターン、
   互いに分離されて前記抵抗性接触層の上部に形成されているソース及びドレーン電極と、前記ソース電極と連結されており、前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線、
   前記データ配線及び前記ゲート配線を覆っており、前記ゲート絶縁膜パターン及び半導体パターンとともに前記画素の前記絶縁膜を露出する開口部及び前記ドレーン電極を露出する第１接触孔を有する保護膜、
   前記第１接触孔を介して前記ドレーン電極と連結されている画素電極、
   前記ゲート配線又は前記データ配線と同一の層に位置し、多数に分離された前記ブラックマトリックスの間に形成されているバッファー膜
   を含む液晶表示装置。
3. 前記ブラックマトリックスは、
   前記ゲート線と重なる第１部分と、
   前記第１部分と分離されているとともに前記データ線と重なる第２部分と、
   を含む請求項２に記載の液晶表示装置。
4. 前記画素電極の縁部は前記ブラックマトリックスと重なっている、請求項２又は３に記載の液晶表示装置。
5. 前記第１接触孔を除いた前記保護膜は、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成されている、請求項２から４のいずれかに記載の液晶表示装置。
6. 前記ドレーン電極が通過する部分を除いた前記保護膜、前記ゲート絶縁膜パターン及び半導体パターンの境界線は、前記ブラックマトリックスの上部に位置する、請求項２から５のいずれかに記載の液晶表示装置。
7. 前記ゲート配線は、前記ゲート線と連結されていて外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、
   前記データ配線は、前記データ線と連結されていて外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、
   前記ゲート絶縁膜パターン、半導体パターン及び保護膜は、前記ゲートパッド及びデータパッドを露出する第２及び第３接触孔をさらに有し、
   前記画素電極と同一の層には、前記第２及び第３接触孔を介して前記ゲートパッド及び前記データパッドと連結される補助ゲートパッド及び補助データパッドをさらに含む、
   請求項２から６のいずれかに記載の液晶表示装置。
8. 前記第１及び第３接触孔を除いた前記保護膜は、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成されている、請求項７に記載の液晶表示装置。
9. 互いに隣接する前記データ線の間の前記半導体パターンの上部に位置し、前記データ配線又は前記画素電極と同一の層に形成されているバッファー導電膜をさらに含む、請求項２から８のいずれかに記載の液晶表示装置。
10. 前記バッファー導電膜は前記ゲート配線と連結されている、請求項９に記載の液晶表示装置。
11. 前記バッファー導電膜が前記データ配線と同一の層に形成されている場合、前記保護膜は前記ゲート線及び前記バッファー導電膜を露出する第４接触孔をさらに有し、前記画素電極と同一の層には前記第４接触孔を介して前記ゲート線と前記バッファー導電膜とを連結する連結パターンをさらに含む、
    請求項９又は１０に記載の液晶表示装置。
12. 前記第１絶縁基板と対向する第２絶縁基板、
    前記第２絶縁基板上に形成されており、互いに隣接する前記データ線の間の前記半導体パターンの上部に開口部を有する共通電極、
    をさらに含む請求項２から１１のいずれかに記載の液晶表示装置。
13. 絶縁基板の上に、マトリックス模様の画素に開口部を有して網目状のブラックマトリックスを形成する第１段階、
    前記ブラックマトリックスを覆う絶縁膜を形成する第２段階、
    前記絶縁膜の上部に横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線を形成する第３段階、
    前記絶縁膜の上部にゲート絶縁膜を積層する第４段階、
    前記ゲート絶縁膜の上部に半導体層を積層する第５段階、
    互いに分離されているソース及びドレーン電極と、前記ソース電極と連結されていて前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線を形成し、互いに隣接する前記データ配線の間の前記半導体パターンの上部に、前記データ配線と同一の層にバッファー導電膜を形成する第６段階、
    前記データ配線及び前記ゲート配線を覆う保護膜を積層する第７段階、
    前記保護膜、前記ゲート絶縁膜及び半導体層をともにパターニングして前記画素の前記絶縁膜を露出する開口部を形成し、前記保護膜に前記ゲート線及び前記バッファー導電膜を露出する第４接触孔を形成する第８段階、
    を含む液晶表示装置用薄膜トランジスタ基板の製造方法。
14. 絶縁基板の上に、マトリックス模様の画素に開口部を有して網目状のブラックマトリックスを多数に分離して形成する第１段階、
    前記ブラックマトリックスを覆う絶縁膜を形成する第２段階、
    前記絶縁膜の上部に横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線を形成する第３段階、
    前記絶縁膜の上部にゲート絶縁膜を積層する第４段階、
    前記ゲート絶縁膜の上部に半導体層を積層する第５段階、
    互いに分離されているソース及びドレーン電極と、前記ソース電極と連結されていて前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線を形成する第６段階、
    前記データ配線及び前記ゲート配線を覆う保護膜を積層する第７段階、
    前記保護膜、前記ゲート絶縁膜及び半導体層をともにパターニングして前記画素の前記絶縁膜を露出する開口部を形成する第８段階、
    前記保護膜に前記ドレーン電極を露出する第１接触孔を形成して前記第１接触孔を介して前記ドレーン電極と連結される画素電極を形成する第９段階、
    を含み、
    前記第３段階又は前記６段階は、多数に分離された前記ブラックマトリックスの間にバッファー膜をさらに形成する第１０段階をさらに含む、
    液晶表示装置用薄膜トランジスタ基板の製造方法。
15. 前記第９段階では、前記画素電極の縁部を前記ブラックマトリックスと重なるように形成する、請求項１４に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
16. 前記第７段階では、前記第１接触孔を除いた前記保護膜を、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成する、請求項１４又は１５に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
17. 前記第８段階では、前記ドレーン電極が通過する部分を除いた前記保護膜、前記ゲート絶縁膜パターン及び半導体パターンの境界線を、前記ブラックマトリックスの上部に位置するように形成する、請求項１４から１６のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
18. 前記第３段階は、前記ゲート線と連結されていて外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドを形成する第１１段階をさらに含み、
    前記第６段階は、前記データ線と連結されていて外部から映像信号の伝達を受けて前記データ線に伝達するデータパッドを形成する第１２段階を含み、
    前記第８段階は、前記ゲート絶縁膜パターン、半導体パターン及び保護膜に、前記ゲートパッド及びデータパッドを露出する第２及び第３接触孔を形成する第１３段階をさらに含んでおり、
    前記第９段階は、前記画素電極と同一の層に前記第２及び第３接触孔を介して前記ゲートパッド及び前記データパッドと連結される補助ゲートパッド及び補助データパッドをさらに形成する第１４段階をさらに有する、
    請求項１４から１７のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
19. 前記第７段階では、前記第１及び第３接触孔を除いた前記保護膜を、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成する、
    請求項１８に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
20. 前記第６段階は、互いに隣接する前記データ配線の間の前記半導体パターンの上部に、前記データ配線と同一の層にバッファー導電膜を形成する第１５段階をさらに含む、
    請求項１４から１９のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
21. 前記第８段階は、前記保護膜に前記ゲート線及び前記バッファー導電膜を露出する第４接触孔を形成する第１６段階をさらに含み、
    前記第９段階は、前記画素電極と同一の層に前記第２接触孔を介して前記ゲート線と前記バッファー導電膜とを連結する連結パターンを形成する第１７段階をさらに含む、
    請求項２０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
22. 前記第９段階は、互いに隣接する前記データ配線の間の前記半導体パターンの上部に、前記画素電極と同一の層にバッファー導電膜を形成する第１８段階をさらに含む、
    請求項１４から１９のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
23. 前記半導体層の上部に抵抗性接触層を形成する第１９段階をさらに含む、請求項１４から２２のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
24. 前記半導体層の上部に形成されている抵抗性接触層をさらに含む、請求項２から１２のいずれかに記載の液晶表示装置。

Images