JP4772200B2 - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4772200B2 JP4772200B2 JP2001105655A JP2001105655A JP4772200B2 JP 4772200 B2 JP4772200 B2 JP 4772200B2 JP 2001105655 A JP2001105655 A JP 2001105655A JP 2001105655 A JP2001105655 A JP 2001105655A JP 4772200 B2 JP4772200 B2 JP 4772200B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- pattern
- liquid crystal
- crystal display
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関するものである。
【0002】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二つの基板とその間に挿入されている液晶層とからなっており、電極に電圧を印加して液晶層の液晶分子を再配列することによって透過する光の量を調節して画像を表示する装置である。
【0003】
液晶表示装置の中でも現在主に用いられているものは、二つの基板に電極が各々形成されていて電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、二つの基板のうちの一つには薄膜トランジスタと画素電極とが形成されており、他の基板にはカラーフィルターとブラックマトリックス(black matrix)と全面の共通電極とが形成されているものが一般的である。
【発明が解決しようとする課題】
【0004】
このような液晶表示装置の輝度を向上させるためには、パネルの高い開口率を確保することが重要な課題である。しかし、ブラックマトリックスは二つの基板の整列誤差を考慮して広い幅に形成する必要があり、これが開口率を減少させる要因になる。
【0005】
一方、液晶表示装置の製造方法で薄膜トランジスタが形成されている基板はマスクを利用した写真エッチング工程によって製造するのが一般的であるが、製造費用を最少化するためにはマスクの数を減らすのが好ましい。
【0006】
本発明の技術的課題は、開口率を確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供することである。
【0007】
また、本発明の他の技術的課題は、液晶表示装置用薄膜トランジスタ基板の製造方法を単純化することである。
【0008】
【課題を解決するための手段】
このような課題を達成するために、本発明では、薄膜トランジスタの下部にマトリックス配列を有する画素に開口部を有するブラックマトリックスを形成し、半導体パターンを形成する時にゲート絶縁膜及び保護膜をエッチングして他の層に形成する導電層と互いに連結するために導電層を露出する接触孔をともに形成する。
【0009】
まず、絶縁基板の上に、マトリックス模様の画素に開口部を有して網目状のブラックマトリックスを形成し、ブラックマトリックスを覆う絶縁膜を形成する。続いて、絶縁膜の上部に横方向に延びているゲート線及びゲート線に連結されているゲート電極を含むゲート配線を形成し、その上部にゲート絶縁膜及び半導体層を順次に積層する。その後、抵抗性接触層を形成し、互いに分離されているソース及びドレーン電極と、ソース電極と連結されていてゲート線と交差して画素を定義するデータ線とを含むデータ配線を形成し、その上部にデータ配線及びゲート配線を覆う保護膜を積層する。次に、保護膜をゲート絶縁膜パターン及び半導体パターンとともにパターニングして画素の絶縁膜を露出する開口部を形成する。
【0010】
ここで、抵抗性接触層を形成しない場合もある。またこの時、開口部の形成段階において、保護膜にドレーン電極を露出する第1接触孔を形成することができ、第1接触孔を介してドレーン電極と連結されている画素電極を形成する段階をさらに含むことができる。
【0011】
ブラックマトリックスは多数に分離して形成することができ、ゲート配線またはデータ配線の形成段階において、多数に分離されたブラックマトリックスの間にバッファー膜をさらに形成するのが好ましい。
【0012】
ここで、画素電極の縁部はブラックマトリックスと重なるように形成するのが好ましく、第1接触孔を除いた保護膜は、ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成することができる。また、ドレーン電極が通過する部分を除いた保護膜、ゲート絶縁膜パターン及び半導体パターンの境界線は、ブラックマトリックスの上部に位置するように形成するのが好ましい。
【0013】
ゲート配線は、ゲート線と連結されていて外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドを含み、データ配線は、データ線と連結されていて外部から映像信号の伝達を受けてデータ線に伝達するデータパッドを含み、ゲート絶縁膜パターン、半導体パターン及び保護膜はゲートパッド及びデータパッドを露出する第2及び第3接触孔を有し、画素電極と同一の層に第2及び第3接触孔を介してゲートパッド及びデータパッドと連結される補助ゲートパッド及び補助データパッドをさらに形成することができる。
【0014】
互いに隣接するデータ線の間の半導体パターンの上部に、データ配線または画素電極と同一の層にバッファー導電膜を形成することができ、バッファー導電膜がデータ配線と同一の層に形成される場合、保護膜はゲート線及びバッファー導電膜を露出する第2接触孔を有し、画素電極と同一の層に第2接触孔を介してゲート線とバッファー導電膜とを連結する連結パターンを形成するのが好ましい。
【0015】
【発明の実施の形態】
それでは添付した図面を参考にして、本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施することができるように詳細に説明する。
【0016】
まず、図1及び図2を参照して本発明の実施例による薄膜トランジスタ基板の構造について詳細に説明する。
【0017】
図1は本発明の実施例による薄膜トランジスタ基板の構造を示した配置図であり、図2は図1でII−II'線に沿って切断して示した断面図である。
【0018】
まず、下部絶縁基板10の上に不透明な導電物質または窒化クロムまたは窒化モリブデンなどを含む単一膜または多層膜からなるブラックマトリックス90が形成されている。ブラックマトリックス90はマトリックス配列を有する画素に開口部を有して網目状に形成されており、互いに分離されていて横方向に延びている横部92と縦方向に延びている縦部94とを含む。また、ブラックマトリックス90は画素の間から漏洩する光を遮断する機能を有し、以後に形成される薄膜トランジスタの半導体パターン40に入射する光を遮断するために変形された形態を有することができる。ここで、ブラックマトリックス90を横部92と縦部94とに分離する理由は、以後に横部92及び縦部94と各々重なって形成されるゲート線22及びデータ線62に各々伝達される走査信号及びデータ信号が互いに干渉したり信号に対する遅延を最少化するためである。ここでは縦部94が多数に分離されて形成されているが、横部92が多数に分離されて形成されることもでき、横部92及び縦部94が多数に分離されて形成されることもできる。
【0019】
基板10の上部にはブラックマトリックス90を覆う絶縁膜100が形成されている。絶縁膜100は3.0〜4.0程度の低い誘電率を有する酸化ケイ素(SiOX)で形成するのが好ましく、0.5〜3.0μm程度の充分な厚さを有するのが好ましい。なぜならば、ブラックマトリックス90による以後に形成されるゲート配線22、26及びデータ配線62、65、66に伝達される信号に対する遅延を最少化するためである。
【0020】
絶縁膜100の上部にはアルミニウム(Al)またはアルミニウム合金(Al alloy)、モリブデン(Mo)またはモリブデン−タングステン(MoW)合金、クロム(Cr)、タンタル(Ta)、銅(Cu)または銅合金(Cu alloy)などの金属または導電体から作られたゲート配線が形成されている。ゲート配線は、横方向に延びていてブラックマトリックス90の横部92と重なる走査信号線またはゲート線22、ゲート線22に外部からの走査信号またはゲート信号を伝達するためのゲートパッド24及びゲート線22の一部である薄膜トランジスタのゲート電極26を含む。ここで、ゲート配線22、24、26は後述する画素電極82と重なるようにして画素の電荷保存能力を向上させる維持蓄電器をなすように形成することができ、これらが重なることによって発生する維持容量が十分ではない場合、ゲート配線22、24、26と同一の層に後述する画素電極82と重なって画素の電荷保存能力を向上させる維持蓄電器を作る維持容量用配線が追加されることができる。一方、ゲート配線22、24、26と同一の層にはブラックマトリックス90の横部92と縦部94との間から漏洩する光を遮断するためにこれらと重なっているバッファー膜28が形成されている。
【0021】
絶縁膜100の上には窒化ケイ素(SiNX)などからなるゲート絶縁膜パターン30が形成されてゲート配線22、24、26及びバッファー膜28を覆っており、ゲート絶縁膜パターン30の上部には水素化非晶質ケイ素(hydrogenated amorphous silicon)などの半導体からなる薄膜トランジスタの半導体パターン40が形成されている。半導体パターンの40の上には、燐(P)などのn型不純物で高濃度にドーピングされている非晶質ケイ素または微細結晶化されたケイ素または金属シリサイドなどを含む抵抗性接触層(ohmic contact layer)55、56が分離されて形成されている。
【0022】
抵抗性接触層55、56の上には低抵抗を有するアルミニウム系列または銅系列または銀系列の導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されてゲート線22と単位画素を定義し、ブラックマトリックス90の縦部94と重なるデータ線62と、データ線62の一端部に連結されて外部からの画像信号の印加を受けるデータパッド68と、データ線62と連結されていて抵抗性接触層55の上に位置する薄膜トランジスタのソース電極65と、データ線部62、65、68と分離されていてゲート電極26に対してソース電極65の反対側の抵抗性接触層56の上に位置する薄膜トランジスタのドレーン電極66とを含む。
【0023】
データ配線62、65、66、68もゲート配線22、24、26と同様に低抵抗を有する導電物質の単一層で形成されるが、二重層や三重層で形成されることもできる。もちろん、二重層以上で形成する場合には一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成することが好ましい。
【0024】
この時、抵抗性接触層55、56はデータ配線62、65、66、68と同一な模様を有する。また、ブラックマトリックス90の横部92を多数に形成する場合には、データ配線62、65、66、68と同一の層に多数の横部92の間から漏洩する光を遮断するために他のバッファー膜が追加で形成されることができる。
【0025】
データ配線62、65、66、68の上には保護膜70が形成されており、保護膜70はドレーン電極66を露出する接触孔76を有し、窒化ケイ素やアクリル系などの有機絶縁物質からなることができる。また、保護膜70にはデータパッド68を露出する接触孔78と、半導体パターン40及びゲート絶縁膜パターン30とともにゲートパッド24を露出する接触孔74とが形成されている。また、保護膜70はゲート絶縁膜パターン30と半導体パターン40と単位画素の絶縁膜100とを露出する開口部72を有している。開口部72は各々の画素でドレーン電極66を通過する部分を除いたブラックマトリックス90の縁部まで形成されている。
【0026】
この時、保護膜70はゲート絶縁膜パターン30及び半導体パターン40と類似した模様に形成されている。具体的に、接触孔76、78を除いた保護膜70はゲート絶縁膜パターン30及び半導体パターン40と同一な模様に形成されており、これら30、40、70はゲート配線22、24、26とデータ配線62、65、66、68との模様に従って形成されており、ドレーン電極66に沿って形成された部分を除けばブラックマトリックス90と類似した模様を有する。一方、ゲート配線22、24、26と同一の層に維持容量用配線を追加する場合には、維持容量用配線を覆う保護膜及びその下部のゲート絶縁膜パターンと半導体パターンが追加で形成されることもできる。
【0027】
開口部72を介して露出された画素の絶縁膜100の上部には、薄膜トランジスタから画像信号を受けて上板の電極とともに電気場を生成する画素電極82が形成されている。画素電極82は、ITO(indium tin oxide)またはIZO(indium zinc oxide)などの透明な導電物質で作られ、接触孔76を介してドレーン電極66と物理的・電気的に連結されて画像信号の伝達を受ける。この時、画素電極82はまた、隣接するゲート線22と重なるように形成されて維持蓄電器をなすように形成されることもできる。一方、ゲートパッド24及びデータパッド68の上には接触孔74、78を介してこれらと各々連結される補助ゲートパッド84及び補助データパッド88が形成されており、これらはパッド24、68と外部回路装置との接着性を補完してパッドを保護する役割を果たすものであって必須なものではなく、これらを適用するか否かは選択的である。
【0028】
このような本発明の実施例による液晶表示装置用基板を利用した液晶表示装置の製造方法では、画素電極82及び薄膜トランジスタが形成されている基板10にブラックマトリックス90がともに形成されているため液晶パネルを成す二つの基板の整列を考えなくてもよいので、ブラックマトリックス90の幅を最小に形成して開口率を向上させることができる。
【0029】
一方、本発明の実施例とは別に、ゲート線22及びデータ線62と重なる面積を最小化してこれらを通じて伝達される信号に対する遅延を最少化するために、ブラックマトリックス90には開口部が形成されることができる。
【0030】
このような本発明の実施例による薄膜トランジスタ基板の構造では画素電極82のみを有する構造を例に挙げたが、共通電極と画素電極とが基板に対してほとんど平行な電気場を形成して液晶分子を駆動する平面駆動方式または基板に対してほとんど垂直に配列されて陰の誘電率を有する垂直配向方式の液晶表示装置にも同一に適用することができる。また、広視野角を具現するために、画素電極または基板10と対向する他の基板に全面的に形成されている共通電極に開口部パターンを形成する方式[PVA(patterned vertically aligned)モード]と突起を形成する方式の液晶表示装置用基板にも適用することができる。これらはフリンジフィールド(fringe field)を形成して液晶分子の傾く方向を4方向に均一に分散させて液晶分子を分割配向させることによって広視野角を確保する方式である。
【0031】
それでは、本発明の実施例による液晶表示装置用基板の製造方法について、図3a乃至図6b、図1及び図2を参照して詳細に説明する。
【0032】
まず、図3a乃至図3bに示したように、クロムなどの不透明な導電物質をスパッタリングなどの方法で蒸着し、マスクを利用した写真エッチング工程で乾式または湿式エッチングして、下部絶縁基板10の上に横部92及び縦部94を含むブラックマトリックス90を形成する。
【0033】
ここで、導電物質はアルミニウムまたはアルミニウム合金または銅または銅合金または銀系列などのように低抵抗を有する導電物質、または、クロムまたはモリブデンまたはチタンまたは反射度の低い窒化クロムなどを含む多層膜で形成することができる。
【0034】
次に、図4a及び図4bに示したように、下部絶縁基板10の上部に平坦化特性の優れた有機物質または低い誘電率を有する酸化ケイ素などを用いて絶縁膜100を形成する。その後、モリブデンまたはモリブデン−タングステン合金、クロム、タンタル、アルミニウムまたはアルミニウム合金、銅または銅合金、銀系列などのように低抵抗を有する導電物質の単一膜または多層膜を順次にスパッタリングなどの方法で蒸着し、マスクを利用した写真エッチング工程で乾式または湿式エッチングして、基板10の上にゲート線22、ゲート電極26及びゲートパッド24を含むゲート配線とバッファー膜28とを形成する。本発明の好ましい実施例では、ゲート配線22、24、26をクロムの下部膜とアルミニウム系列の金属からなる上部膜とで形成した。
【0035】
次に、図5a及び図5bに示したように、ゲート絶縁膜30、半導体層40、抵抗性接触層を化学気相蒸着法を用いて各々蒸着してから、ゲート配線22、24、26と同一の導電物質を積層した後、マスクを利用した写真エッチング工程によって乾式または湿式エッチングでパターニングして、ゲート線22と交差してマトリックス形態の画素を定義するデータ線62、データ線62と連結されてゲート電極26の上部まで延びているソース電極65、データ線62の一端部に連結されているデータパッド68及びソース電極65と分離されていてゲート電極26を中心にソース電極65と対向するドレーン電極66を含むデータ配線を形成する。ここで、ブラックマトリックス90の横部92も多数形成する場合には、これらの間から漏洩する光を遮断するためのバッファー膜を追加で形成することができる。本発明の実施例でデータ配線62、65、66、68は、クロムの下部膜とアルミニウム系列の上部膜とで形成した。
【0036】
続いて、データ配線62、65、66、68で覆われないドーピングされた非晶質ケイ素層をエッチングしてゲート電極26を中心に両側に分離させる一方、両側のドーピングされた非晶質ケイ素層55、56の間の半導体層40を露出させる。
【0037】
次に、図6a及び図6bに示したように、窒化ケイ素または有機絶縁膜からなる保護膜70を積層した後、マスクを利用した写真エッチング工程によってゲート絶縁膜30及び半導体層40とともに乾式エッチングでパターニングして、ゲートパッド24、ドレーン電極66及びデータパッド68を露出させる接触孔74、76、78を有する半導体パターン40及びゲート絶縁膜パターン30を形成する。この時、画素の絶縁膜100を露出する開口部72もともに形成し、開口部72を介してブラックマトリックス90の縁部を露出させる。
【0038】
その後、図1及び図2に示したように、ITOまたはIZO膜を積層し、マスクを利用したパターニングを実施して、接触孔76を介してドレーン電極66と連結される画素電極82と、接触孔74、78を介してゲートパッド24及びデータパッド68と各々連結される補助ゲートパッド84及び補助データパッド88とを各々形成する。本発明の実施例では透明導電体パターン82、84、88をIZOで形成した。透明導電体パターン82、84、88をITOで形成する場合には、アルミニウム系列の金属と接触特性がよくないためアルミニウム系列の金属は除去するのが好ましく、本発明の実施例ではIZOで形成することにより、パッド部を含む接触部でアルミニウム系列の金属とIZOとが接する接触構造を有するようになる。
【0039】
このような本発明の実施例による薄膜トランジスタ基板及びその製造方法では、ブラックマトリックスを薄膜トランジスタ基板に形成することで整列誤差を最小化して開口率を確保し、半導体パターンとともにパッド部を露出する接触孔74、78をともに形成して5枚のマスクを利用した写真エッチング工程で薄膜トランジスタ基板を完成することで製造工程を単純化することができる。
【0040】
この時、本発明の実施例のように製造工程を単純化するために保護膜70、半導体パターン40及びゲート絶縁膜30をゲート配線22、24、26及びデータ配線62、65、66、68の模様に従ってパターニングする場合には、図1及び図2のように半導体パターン40がゲート配線22、26の上部に連続的に形成されるようになる。従って、このような構造でゲート配線22、26にゲート信号が印加されると、ソース電極65とドレーン電極66との間の薄膜トランジスタのチャンネル部以外の部分、つまり、データ線62とソース電極65との間のA部分と、互いに隣接するデータ線62の間のゲート線22の上部との半導体パターン40でチャンネルが形成されることができる。まず、A部分では基板10の下部でバックライト(液晶表示装置の光源)から入射する光によって漏れ電流が発生することもあるが、本発明のようにA部分の半導体パターン40の下部にはブラックマトリックス90の横部92が形成されているので基板10の下部から入射する光が遮断される。従って、A部分で漏れ電流は発生しない。次に、互いに隣接するデータ線62の間のゲート線22の上部の半導体パターン40で発生し得る漏れ電流について、シミュレーションを通じて具体的に説明する。
【0041】
図7乃至図9は本発明の実施例による液晶表示装置で互いに隣接するデータ線の間のゲート配線の上部構造を概略的に示した断面図である。図7乃至図9では下部絶縁基板10と対向する上部絶縁基板もともに示しており、半導体パターン、電極及び配線の構造を概略的に示した。
【0042】
図7には、図1でのように、下部絶縁基板10の上部にゲート配線22、26、ゲート絶縁膜30、半導体パターン40、抵抗性接触層55、56、データ配線62、65、66及び保護膜70が順次に形成されている。
【0043】
一方、下部絶縁基板10と対向する上部絶縁基板200の上には全面的に共通電極210が形成されている。
【0044】
しかしながら、図8では互いに隣接するデータ線62の間の半導体パターン40の上部にゲート線22と連結パターン89を通じて電気的に連結されているバッファー導電膜69が形成されており、図9では互いに隣接するデータ線62の間の半導体パターン40の上部の共通電極210に開口部211が形成されている。
【0045】
この時、図7のように、ゲート電極26の上部チャンネル部Cだけでなくゲート線22の上部Dにも半導体パターン40が形成されているため、ゲート配線22、26に走査信号が印加されるとD部分の半導体パターン40でも漏れ電流が発生することがある。しかしながら、図面から分かるように、チャンネル部Cではゲート配線22、26に印加されたゲート信号による電気場の影響が強く作用する反面、D部分ではドレーン電極66とデータ線62とが遠く離れていてゲート信号による電気場の影響が弱く作用するため、漏れ電流が流れる経路が形成される可能性は低い。この時、図8のように、ゲート配線22、26と電気的に連結されているバッファー導電膜69が互いに隣接するデータ線62の間の半導体パターン40の上部に形成されている場合には、ゲート配線22、26に伝達されたゲート信号による電気場は半導体パターン40に影響を与えない。従って、D部分の半導体パターン40には漏れ電流の経路が形成されなくなるため、漏れ電流は発生しない。この時、バッファー導電膜69が不透明な物質からなる場合には、バッファー導電膜69が基板10、200の上部から半導体パターン40に入射する光も遮断するので半導体パターン40で光による漏れ電流が発生するのを最小化することができる。この時、バッファー導電膜69はデータ配線62、65、66、68(図1参照)と同一の層に形成することができ、画素電極82と同一の層に形成することもできる。
【0046】
本発明の実施例による製造方法では、バッファー導電膜69をデータ配線62、65、66、68と同一の層に形成し、接触孔74、76、78及び開口部72を形成する工程でバッファー導電膜69とゲート線22とを露出する接触孔を形成し、画素電極82を形成する段階で接触孔を介してバッファー導電膜69とゲート線22とを電気的に連結する連結パターン89を形成することができる。もちろん、画素電極82と同一の層にバッファー導電膜69を形成する場合には、ゲート線22を露出する接触孔を接触孔74、76、78及び開口部72を形成する工程で形成し、画素電極82を形成する時に接触孔を介してゲート線22と連結されるバッファー導電膜69を形成する。また、図9のように、互いに隣接するデータ線62の間の半導体パターン40の上部の共通電極210に開口部211を形成する場合には、半導体パターン40に与えられるゲート信号による電気場の影響をさらに減らすことができるのでD部分で発生する漏れ電流の経路を遮断することができる。
【0047】
【発明の効果】
このように、本発明の実施例による薄膜トランジスタ基板及びその製造方法では、ブラックマトリックスを薄膜トランジスタ及び配線とともに形成することにより開口率を確保することができる。また、半導体パターンと接触孔とをともに形成することにより製造工程を単純化することができ、ブラックマトリックスを用いてチャンネル部以外の部分で発生する漏れ電流を大幅に低減できる。なお、隣接するデータ線の間に形成されている半導体パターンの上部にバッファー導電膜を形成したり共通電極に開口部を形成することにより半導体パターンで発生する漏れ電流を大幅に低減できる。
【図面の簡単な説明】
【図1】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した配置図。
【図2】 図1のII−II'線に沿って切断した断面図。
【図3a】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図(その1)。
【図3b】 図3aのIIIb−IIIb'線に沿って示した断面図。
【図4a】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図(その2)。
【図4b】 図4aのIV−IV'線に沿って示した断面図。
【図5a】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図(その3)。
【図5b】 図5aのV−V'線に沿って示した断面図。
【図6a】 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の製造工程順序によって示した配置図(その4)。
【図6b】 図6のVI−VI'線に沿って示した断面図。
【図7】 本発明の実施例による液晶表示装置において、互いに隣接するデータ線の間のゲート配線の上部の構造を概略的に示した断面図(その1)。
【図8】 本発明の実施例による液晶表示装置において、互いに隣接するデータ線の間のゲート配線の上部の構造を概略的に示した断面図(その2)。
【図9】 本発明の実施例による液晶表示装置において、互いに隣接するデータ線の間のゲート配線の上部の構造を概略的に示した断面図(その3)。
【符号の説明】
10 下部絶縁基板
22 ゲート線
24 ゲートパッド
26 ゲート電極
28 バッファー膜
30 絶縁膜パターン
40 半導体パターン
55、56 抵抗性接続層
62 データ線
65 ソース電極
66 ドレーン電極
68 データパッド
69 バッファー導電膜
70 保護膜
72、211 開口部
74、76、78 接触孔
82 画素電極
84 補助ゲートパッド
88 補助データパッド
89 連結パターン
90 ブラックマトリックス
92 横部
94 縦部
100 絶縁膜
200 上部絶縁基板
210 共通電極
Claims (24)
- 第1絶縁基板、
前記第1絶縁基板の上に、マトリックス模様の画素に開口部を有していて網目状に形成されているブラックマトリックス、
前記ブラックマトリックスを覆う絶縁膜、
前記絶縁膜の上部に形成されており、横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線、
前記絶縁膜の上部に形成されており、前記ゲート配線を覆っているゲート絶縁膜パターン、
前記ゲート絶縁膜パターンの上部に形成されている半導体パターン、
互いに分離されて前記抵抗性接触層の上部に形成されているソース及びドレーン電極と、前記ソース電極と連結されており、前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線、
前記データ配線及び前記ゲート配線を覆っており、前記ゲート絶縁膜パターン及び半導体パターンとともに前記画素の前記絶縁膜を露出する開口部を有する保護膜、
互いに隣接する前記データ線の間の前記半導体パターンの上部に位置し、前記データ配線又は前記画素電極と同一の層に形成されているバッファー導電膜、
前記バッファー導電膜が前記データ配線と同一の層に形成されており、前記保護膜は前記ゲート線及び前記バッファー導電膜を露出する第4接触孔をさらに有し、前記画素電極と同一の層には前記第4接触孔を介して前記ゲート線と前記バッファー導電膜とを連結する連結パターン
を含む液晶表示装置。 - 第1絶縁基板、
前記第1絶縁基板の上に、マトリックス模様の画素に開口部を有していて網目状に形成されており、多数に分離されているブラックマトリックス、
前記ブラックマトリックスを覆う絶縁膜、
前記絶縁膜の上部に形成されており、横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線、
前記絶縁膜の上部に形成されており、前記ゲート配線を覆っているゲート絶縁膜パターン、
前記ゲート絶縁膜パターンの上部に形成されている半導体パターン、
互いに分離されて前記抵抗性接触層の上部に形成されているソース及びドレーン電極と、前記ソース電極と連結されており、前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線、
前記データ配線及び前記ゲート配線を覆っており、前記ゲート絶縁膜パターン及び半導体パターンとともに前記画素の前記絶縁膜を露出する開口部及び前記ドレーン電極を露出する第1接触孔を有する保護膜、
前記第1接触孔を介して前記ドレーン電極と連結されている画素電極、
前記ゲート配線又は前記データ配線と同一の層に位置し、多数に分離された前記ブラックマトリックスの間に形成されているバッファー膜
を含む液晶表示装置。 - 前記ブラックマトリックスは、
前記ゲート線と重なる第1部分と、
前記第1部分と分離されているとともに前記データ線と重なる第2部分と、
を含む請求項2に記載の液晶表示装置。 - 前記画素電極の縁部は前記ブラックマトリックスと重なっている、請求項2又は3に記載の液晶表示装置。
- 前記第1接触孔を除いた前記保護膜は、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成されている、請求項2から4のいずれかに記載の液晶表示装置。
- 前記ドレーン電極が通過する部分を除いた前記保護膜、前記ゲート絶縁膜パターン及び半導体パターンの境界線は、前記ブラックマトリックスの上部に位置する、請求項2から5のいずれかに記載の液晶表示装置。
- 前記ゲート配線は、前記ゲート線と連結されていて外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、
前記データ配線は、前記データ線と連結されていて外部から映像信号の伝達を受ける前記データ線に伝達するデータパッドをさらに含み、
前記ゲート絶縁膜パターン、半導体パターン及び保護膜は、前記ゲートパッド及びデータパッドを露出する第2及び第3接触孔をさらに有し、
前記画素電極と同一の層には、前記第2及び第3接触孔を介して前記ゲートパッド及び前記データパッドと連結される補助ゲートパッド及び補助データパッドをさらに含む、
請求項2から6のいずれかに記載の液晶表示装置。 - 前記第1及び第3接触孔を除いた前記保護膜は、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成されている、請求項7に記載の液晶表示装置。
- 互いに隣接する前記データ線の間の前記半導体パターンの上部に位置し、前記データ配線又は前記画素電極と同一の層に形成されているバッファー導電膜をさらに含む、請求項2から8のいずれかに記載の液晶表示装置。
- 前記バッファー導電膜は前記ゲート配線と連結されている、請求項9に記載の液晶表示装置。
- 前記バッファー導電膜が前記データ配線と同一の層に形成されている場合、前記保護膜は前記ゲート線及び前記バッファー導電膜を露出する第4接触孔をさらに有し、前記画素電極と同一の層には前記第4接触孔を介して前記ゲート線と前記バッファー導電膜とを連結する連結パターンをさらに含む、
請求項9又は10に記載の液晶表示装置。 - 前記第1絶縁基板と対向する第2絶縁基板、
前記第2絶縁基板上に形成されており、互いに隣接する前記データ線の間の前記半導体パターンの上部に開口部を有する共通電極、
をさらに含む請求項2から11のいずれかに記載の液晶表示装置。 - 絶縁基板の上に、マトリックス模様の画素に開口部を有して網目状のブラックマトリックスを形成する第1段階、
前記ブラックマトリックスを覆う絶縁膜を形成する第2段階、
前記絶縁膜の上部に横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線を形成する第3段階、
前記絶縁膜の上部にゲート絶縁膜を積層する第4段階、
前記ゲート絶縁膜の上部に半導体層を積層する第5段階、
互いに分離されているソース及びドレーン電極と、前記ソース電極と連結されていて前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線を形成し、互いに隣接する前記データ配線の間の前記半導体パターンの上部に、前記データ配線と同一の層にバッファー導電膜を形成する第6段階、
前記データ配線及び前記ゲート配線を覆う保護膜を積層する第7段階、
前記保護膜、前記ゲート絶縁膜及び半導体層をともにパターニングして前記画素の前記絶縁膜を露出する開口部を形成し、前記保護膜に前記ゲート線及び前記バッファー導電膜を露出する第4接触孔を形成する第8段階、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 絶縁基板の上に、マトリックス模様の画素に開口部を有して網目状のブラックマトリックスを多数に分離して形成する第1段階、
前記ブラックマトリックスを覆う絶縁膜を形成する第2段階、
前記絶縁膜の上部に横方向に延びているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線を形成する第3段階、
前記絶縁膜の上部にゲート絶縁膜を積層する第4段階、
前記ゲート絶縁膜の上部に半導体層を積層する第5段階、
互いに分離されているソース及びドレーン電極と、前記ソース電極と連結されていて前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線を形成する第6段階、
前記データ配線及び前記ゲート配線を覆う保護膜を積層する第7段階、
前記保護膜、前記ゲート絶縁膜及び半導体層をともにパターニングして前記画素の前記絶縁膜を露出する開口部を形成する第8段階、
前記保護膜に前記ドレーン電極を露出する第1接触孔を形成して前記第1接触孔を介して前記ドレーン電極と連結される画素電極を形成する第9段階、
を含み、
前記第3段階又は前記6段階は、多数に分離された前記ブラックマトリックスの間にバッファー膜をさらに形成する第10段階をさらに含む、
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第9段階では、前記画素電極の縁部を前記ブラックマトリックスと重なるように形成する、請求項14に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第7段階では、前記第1接触孔を除いた前記保護膜を、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成する、請求項14又は15に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第8段階では、前記ドレーン電極が通過する部分を除いた前記保護膜、前記ゲート絶縁膜パターン及び半導体パターンの境界線を、前記ブラックマトリックスの上部に位置するように形成する、請求項14から16のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第3段階は、前記ゲート線と連結されていて外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドを形成する第11段階をさらに含み、
前記第6段階は、前記データ線と連結されていて外部から映像信号の伝達を受けて前記データ線に伝達するデータパッドを形成する第12段階を含み、
前記第8段階は、前記ゲート絶縁膜パターン、半導体パターン及び保護膜に、前記ゲートパッド及びデータパッドを露出する第2及び第3接触孔を形成する第13段階をさらに含んでおり、
前記第9段階は、前記画素電極と同一の層に前記第2及び第3接触孔を介して前記ゲートパッド及び前記データパッドと連結される補助ゲートパッド及び補助データパッドをさらに形成する第14段階をさらに有する、
請求項14から17のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第7段階では、前記第1及び第3接触孔を除いた前記保護膜を、前記ゲート絶縁膜パターン及び半導体パターンと同一な模様に形成する、
請求項18に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第6段階は、互いに隣接する前記データ配線の間の前記半導体パターンの上部に、前記データ配線と同一の層にバッファー導電膜を形成する第15段階をさらに含む、
請求項14から19のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第8段階は、前記保護膜に前記ゲート線及び前記バッファー導電膜を露出する第4接触孔を形成する第16段階をさらに含み、
前記第9段階は、前記画素電極と同一の層に前記第2接触孔を介して前記ゲート線と前記バッファー導電膜とを連結する連結パターンを形成する第17段階をさらに含む、
請求項20に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第9段階は、互いに隣接する前記データ配線の間の前記半導体パターンの上部に、前記画素電極と同一の層にバッファー導電膜を形成する第18段階をさらに含む、
請求項14から19のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記半導体層の上部に抵抗性接触層を形成する第19段階をさらに含む、請求項14から22のいずれかに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記半導体層の上部に形成されている抵抗性接触層をさらに含む、請求項2から12のいずれかに記載の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2000-25468 | 2000-05-12 | ||
KR1020000025468A KR100695299B1 (ko) | 2000-05-12 | 2000-05-12 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001356372A JP2001356372A (ja) | 2001-12-26 |
JP2001356372A5 JP2001356372A5 (ja) | 2008-04-17 |
JP4772200B2 true JP4772200B2 (ja) | 2011-09-14 |
Family
ID=19668506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001105655A Expired - Fee Related JP4772200B2 (ja) | 2000-05-12 | 2001-04-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6781651B2 (ja) |
JP (1) | JP4772200B2 (ja) |
KR (1) | KR100695299B1 (ja) |
TW (1) | TWI254831B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695299B1 (ko) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
KR100623989B1 (ko) * | 2000-05-23 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법 |
KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
US7903209B2 (en) * | 2001-11-02 | 2011-03-08 | Samsung Electronics Co., Ltd. | Reflection-transmission type liquid crystal display device and method for manufacturing the same |
JPWO2003054621A1 (ja) * | 2001-12-11 | 2005-04-28 | ソニー株式会社 | 液晶表示装置 |
KR100878236B1 (ko) * | 2002-06-12 | 2009-01-13 | 삼성전자주식회사 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
JP2004140329A (ja) * | 2002-08-19 | 2004-05-13 | Seiko Epson Corp | 基板装置及びその製造方法、電気光学装置及び電子機器 |
KR100870013B1 (ko) * | 2002-08-27 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR100870700B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100905052B1 (ko) * | 2003-02-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 몰리브덴/구리 배선의 제조 방법 |
US6995045B2 (en) * | 2003-03-05 | 2006-02-07 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and method of forming thin film transistor |
JP2004325953A (ja) * | 2003-04-25 | 2004-11-18 | Nec Lcd Technologies Ltd | 液晶表示装置 |
KR100556702B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100560405B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR100560400B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
JP2005196208A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | カラーフィルターパネル、これを有する表示装置、及びその製造方法 |
TWI234288B (en) * | 2004-07-27 | 2005-06-11 | Au Optronics Corp | Method for fabricating a thin film transistor and related circuits |
JP2006154168A (ja) * | 2004-11-29 | 2006-06-15 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法 |
JP4667846B2 (ja) * | 2004-12-10 | 2011-04-13 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
JP4357434B2 (ja) * | 2005-02-25 | 2009-11-04 | 株式会社東芝 | 半導体装置の製造方法 |
KR20060106168A (ko) * | 2005-04-06 | 2006-10-12 | 삼성전자주식회사 | 액정표시장치 |
KR101141534B1 (ko) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
US7876917B2 (en) * | 2006-08-28 | 2011-01-25 | Youngtack Shim | Generic electromagnetically-countered systems and methods |
CN103117224A (zh) * | 2013-01-21 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管和阵列基板的制作方法 |
CN105308542B (zh) * | 2013-06-19 | 2018-01-16 | 凸版印刷株式会社 | 显示装置用基板以及显示装置 |
KR102070437B1 (ko) * | 2013-07-18 | 2020-01-29 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
KR102141557B1 (ko) * | 2013-12-26 | 2020-08-05 | 엘지디스플레이 주식회사 | 어레이 기판 |
KR20150076878A (ko) * | 2013-12-27 | 2015-07-07 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
JP7181777B2 (ja) * | 2018-12-05 | 2022-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7181776B2 (ja) * | 2018-12-05 | 2022-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20200094872A (ko) * | 2019-01-30 | 2020-08-10 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI756922B (zh) * | 2020-11-17 | 2022-03-01 | 友達光電股份有限公司 | 有機半導體裝置 |
JP2024002318A (ja) * | 2022-06-23 | 2024-01-11 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0322221U (ja) * | 1989-07-14 | 1991-03-07 | ||
JPH06194687A (ja) | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
KR100367869B1 (ko) | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
KR0169385B1 (ko) * | 1995-03-10 | 1999-03-20 | 김광호 | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 |
JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP3307181B2 (ja) * | 1995-07-31 | 2002-07-24 | ソニー株式会社 | 透過型表示装置 |
JP2762964B2 (ja) * | 1995-08-30 | 1998-06-11 | 日本電気株式会社 | 液晶表示装置 |
KR100212288B1 (ko) * | 1995-12-29 | 1999-08-02 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
JP3433779B2 (ja) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
KR19980010542U (ko) * | 1996-08-08 | 1998-05-15 | 손종표 | 다기능 방수요 |
TW479151B (en) * | 1996-10-16 | 2002-03-11 | Seiko Epson Corp | Substrate for liquid crystal device, the liquid crystal device and projection-type display |
JP3719430B2 (ja) * | 1996-10-16 | 2005-11-24 | セイコーエプソン株式会社 | 液晶装置用基板、液晶装置および投写型表示装置 |
JP3780653B2 (ja) * | 1997-09-26 | 2006-05-31 | セイコーエプソン株式会社 | 液晶表示パネルの製造方法 |
KR100288771B1 (ko) * | 1998-10-13 | 2001-06-01 | 윤종용 | 평면구동방식의액정표시장치 |
JP2000250436A (ja) * | 1999-02-26 | 2000-09-14 | Nec Corp | 薄膜トランジスタアレイ及びその製造方法 |
US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
KR100695299B1 (ko) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
KR100623989B1 (ko) * | 2000-05-23 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법 |
-
2000
- 2000-05-12 KR KR1020000025468A patent/KR100695299B1/ko not_active IP Right Cessation
- 2000-10-20 TW TW089122102A patent/TWI254831B/zh not_active IP Right Cessation
-
2001
- 2001-04-04 JP JP2001105655A patent/JP4772200B2/ja not_active Expired - Fee Related
- 2001-05-14 US US09/853,642 patent/US6781651B2/en not_active Expired - Lifetime
-
2004
- 2004-02-24 US US10/784,178 patent/US7154575B2/en not_active Expired - Lifetime
- 2004-09-14 US US10/939,345 patent/US20050030442A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100695299B1 (ko) | 2007-03-14 |
US20040165122A1 (en) | 2004-08-26 |
US6781651B2 (en) | 2004-08-24 |
JP2001356372A (ja) | 2001-12-26 |
KR20010104070A (ko) | 2001-11-24 |
TWI254831B (en) | 2006-05-11 |
US20020008798A1 (en) | 2002-01-24 |
US7154575B2 (en) | 2006-12-26 |
US20050030442A1 (en) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4772200B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP5351388B2 (ja) | 表示装置 | |
US9612493B2 (en) | Liquid crystal panel, liquid crystal display device, and manufacturing method thereof | |
KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR100870013B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
JP5706510B2 (ja) | 液晶表示装置用のアレイ基板及びその製造方法 | |
KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
KR20020054608A (ko) | 액정표시장치의 블랙매트릭스 형성방법 | |
KR101953141B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
EP1939674B1 (en) | Liquid crystal display device and fabrication method thereof | |
JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
KR20010060519A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR20010045360A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR100623983B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법 | |
KR100984354B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정 표시 장치 및그 제조 방법 | |
KR100831224B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
KR20120090366A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR100777699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20120015674A (ko) | 박막 트랜지스터 기판과 이의 제조 방법 | |
KR20090029572A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR20080048724A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
KR20060082102A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR20040000187A (ko) | 박막 트랜지스터 어레이 기판, 공통 전극 기판, 이들의제조 방법 및 이들을 포함하는 액정 표시 장치 | |
KR20070010980A (ko) | 액정표시장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071001 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4772200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |