KR20060082102A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 서로 절연 되어 교차하는 게이트선과 데이터선, 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 덮는 하부 보호막, 하부 보호막 위에 형성되어 있는 색 필터, 색 필터를 덮고 있는 상부 보호막, 상부 보호막 위에 형성되어 있는 화소 전극을 포함한다.

색필터, 빛샘, 박막트랜지스터, 슬릿

Description

박막 트랜지스터 표시판 및 그의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL, MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.

도 2는 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II' -II"-II"'선을 따라 잘라 도시한 단면도이다.

도 3a는 본 발명의 한 실시예에 따라 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 첫 단계에서의 배치도이다.

도 3b는 도 3a의 박막 트랜지스터 표시판을 IIIb-IIIb'-IIIb"-IIIb"'선을 따라 자른 단면도이다.

도 4a는 도 3a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.

도 4b는 도 4a의 박막 트랜지스터 표시판을 IVb-IVb'-IVb"-IVb"'선을 따라 잘라 도시한 단면도이다.

도 5a는 도 4a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.

도 5b는 도 5a의 박막 트랜지스터 표시판을 Vb-Vb'-Vb"-Vb"'선을 따라 잘라 도시한 단면도이다.

도 6a는 도 5a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.

도 6b는 도 6a의 박막 트랜지스터 표시판을 VIb-VIb'-VIb-VIb'선을 따라 잘 라 도시한 단면도이다.

도 7a는 도 6a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.

도 7b는 도 7a의 박막 트랜지스터 표시판을 VIIb-VIIb'-VIIb"-VIIb"'선을 따라 잘라 도시한 단면도이다.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.

도 9는 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX'-IX"-IX'"선을 따라 자른 단면도이다.

※도면의 주요 부분에 대한 부호 설명※

110 : 절연 기판

121 : 게이트선

151 : 반도체

171 : 데이터선

190 : 화소 전극

R, G, B : 색필터

본 발명은 액정 표시 장치에 관한 것으로 특히, 색필터를 포함하는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.

액정 표시 장치는 가장 널리 사용되는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장을 생성하는 전계 생성 전극을 가지고 있으며, 간극(間隙)을 두고 있는 두 표시판과 두 표시판 사이의 간극에 채워진 액정층을 포함한다. 이러한 액정 표시 장치에서는 두 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성함으로써 액정 분자들의 배향을 결정하고 입사광의 편광을 조절하여 영상을 표시한다.

이러한 액정 표시 장치는 전계 생성 전극과 이에 연결된 박막 트랜지스터를 포함하며 행렬의 형태로 배열되어 있는 복수의 화소와 이에 신호를 전달하는 복수의 신호선을 포함한다. 신호선에는 주사 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선 등이 있으며, 각 화소는 전계 생성 전극과 박막 트랜지스터 외에도 색상을 표시하기 위한 색필터를 포함한다.

이러한 액정 표시 장치의 휘도를 향상시키기 위해서는 패널의 높은 개구율을 확보하는 것이 중요한 과제이다. 이를 위하여 색 필터를 박막 트랜지스터와 동일한 표시판에 형성하여 두 표시판 사이의 공정 마진(margin)을 최소화하여 개구율을 향상시키는 것을 제시하였으며, 이때 색 필터의 상부에는 이후에 형성되는 다른 막의 프로파일(profile)을 양호하게 형성하기 위하여 평탄화 특성이 우수한 유기 절연막을 형성한다.

그러나 유기 절연막을 사용하면 유기 절연막을 형성하기 위한 공정 시간이 길어지고, 이는 화소 전극을 형성하기 전까지 유기 절연막이 노출되는 시간이 길어지는 것으로 유기 절연막의 노출로 인한 산화 가능성이 증가하는 원인이 된다.

유기 절연막이 산화하면 절연막의 표면이 균일하지 않아 이후에 형성되는 화소 전극이 제대로 밀착되지 않는 문제점이 발생하므로 가능하면 빠른 시간 내에 절연막 상부에 화소 전극을 형성하여야 한다.

그러나 현재와 같이 유기 절연막을 형성하는 경우에는 절연막의 두께가 두껍고, 경화 공정이 필요하기 때문에 절연막을 형성하는 시간을 줄이기 어려워 생산성 및 신뢰성이 떨어진다.

그리고 경화 공정시에 불순물의 발생이 많으며 이러한 불순물은 액정층을 오염시켜 액정 표시 장치의 잔상을 유발하는 원인을 제공한다.

이러한 문제점을 해결하기 위해서 유기 절연막을 형성하지 않고 대신 색 필터의 두께를 두껍게 하고 있으나, 화소 전극을 패터닝할 때 색 필터가 함께 떨어져 나가는 문제점이 발생한다.

따라서 본 발명은 액정층의 오염과 절연막의 산화를 최소화하고 화소 전극을 패터닝할 때 색필터가 떨어져 나가는 것으로부터 보호할 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공한다.

상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 서로 절연 되어 교차하는 게이트선과 데이터선, 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 덮는 하부 보호막, 하부 보호막 위에 형성되어 있는 색 필터, 색 필터를 덮고 있는 상부 보호막, 상부 보호막 위에 형성되어 있다.

여기서 색필터는 적색, 녹색, 청색을 표현하는 것이 바람직하다.

그리고 상부 및 하부 보호막은 질화 규소 또는 산화 규소로 이루어지는 것이 바람직하다.

또한, 하부 및 상부 보호막은 동일한 물질로 이루어지는 것이 바람직하다.

또한, 반도체와 상기 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함할 수 있다.

또한, 반도체와 저항성 접촉층은 상기 데이터선의 모양을 따라 연장되어 있는 것이 바람직하다.

또한, 반도체는 데이터선과 동일한 평면 모양을 가지는 것이 바람직하다.

또한, 상부 보호막보다 상기 하부 보호막의 절연 특성이 더 우수한 것이 바람직하다.

상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트선을 형성하는 단계, 게이트선과 연결되는 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터와 연결되는 데이터선을 형성하는 단계, 박막 트랜지스터를 덮는 하부 보호막을 형성하는 단계, 하부 보호막 위에 색필터를 형성하는 단계, 색필터 위에 상부 보호막을 형성하는 단계, 상부 보호막 위에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함한다.

여기서 상부 보호막을 형성하는 단계에서 상기 상부 보호막은 250?이하의 온도에서 화학적 기상 증착법으로 형성하는 것이 바람직하다.

그리고 하부 보호막 및 상기 상부 보호막은 질화 규소 또는 산화 규소로 이루어지는 것이 바람직하다.

또한, 박막 트랜지스터를 형성하는 단계는, 게이트선과 연결되는 게이트 전극을 형성하는 단계, 게이트 전극과 중첩하는 반도체를 형성하는 단계, 반도체와 중첩하며 상기 데이터선과 연결되는 소스 전극을 형성하는 단계, 소스 전극과 대향하며 상기 반도체와 중첩하는 드레인 전극을 형성하는 단계를 포함한다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 액정 표시 장치 및 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 구조 를 도 1의 II-II' -II"-II"'선을 따라 도시한 단면도이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200), 하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(300) 등을 포함한다.

또한 실시예에 따른 액정 표시 장치는 상, 하부 표시판(100, 200)의 바깥 면에 부착되어 있는 편광판(도시하지 않음)과, 표시판(100, 200)과 편광판의 사이에 위치하며 액정층(300)을 통과하는 빛의 위상을 보상하기 위한 보상판(도시하지 않음)을 포함할 수 있다.

이때, 액정층(300)은 수직 배향 방식 또는 비틀린 네마틱 배향 방식으로 배향될 수 있으며, 두 기판(110, 210)의 중심 면에 대하여 대칭으로 구부러짐 배열을 가질 수도 있다. 편광판의 투과축은 서로 수직하거나 평행하게 배치될 수 있다.

상부 표시판(200)은 유리 등의 투명한 절연 물질로 이루어진 상부 기판(210), 상부 기판(210) 위에 형성되어 있으며 ITO 또는 IZO 등의 투명한 도전 물질로 이루어진 공통 전극(270), 그리고 그 위에 도포되어 있는 배향막(21)을 포함한다.

박막 트랜지스터 표시판(100)에 대해서 설명하자면, 투명한 유리 따위의 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 각 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 복수의 게이트 전극(124)과 아래로 돌출한 복수의 돌출부(projection)(127) 및 다른 층 또는 외부의 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분을 포함한다. 구동 회로 는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)에 장착되거나 기판(110) 위에 바로 장착될 수 있다.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 이루어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 ??음)을 포함하는 다중막 구조를 가질 수 있다. 이중 한 도전막은 게이트선(121)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어진다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다.

게이트선(121)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30~80°인 것이 바람직하다.

게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon, a-Si) 또는 다결정 규소 등으로 이루어진 복수의 선형 반도체(151)가 형 성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(projection)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮는다.

반도체(151) 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.

저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분을 가지고 있다.

한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)을 중심으로 서로 반대 쪽에 위치한다. 게이트 전극(124), 소스 전극 (173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 몰리브덴, 크롬, 탄탈륨, 티타늄 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어지는 것이 바람직하다. 그러나 이들 또한 저항이 낮은 도전막과 접촉 특성이 좋은 도전막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)의 표면에 대해서 약 30~80°의 각도로 기울어져 있다.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다. 선형 반도체(151)는 또한 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 표면의 프로파일을 완만하게 하여 데이터선(171)의 단선을 방지할 수 있다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 질화규소 또는 산화규소로 이루어진 하부 보호막(180a)이 형성되어 있다.

하부 보호막(180a) 위에는 적색, 녹색, 청색 색필터(R, G, B)가 형성되어 있다. 각각의 색필터(R, G, B)는 세로 방향으로 길게 뻗어 있다. 그러나 색필터(R, G, B) 대신 게이트선(121)과 데이터선(171)으로 구획되는 영역 내에 위치하는 직사각형 모양의 색필터가 형성되어 있을 수도 있다.

하부 보호막(180a)의 위에는 색 필터(R, G, B)를 덮으며 하부 보호막(180a)과 같은 질화 규소 또는 산화 규소로 이루어지는 상부 보호막(180b)이 형성되어 있다. 동일한 물질로 형성하는 경우에 상부 보호막(180b)과 하부 보호막(180a)의 경계는 불분명 할 수 있으며, 상부 보호막(180b)은 하부 보호막(180a)에 비해서 절연 특성이 떨어진다.

하부 및 상부 보호막(180a, 180b)에는 데이터선(171)의 한 쪽 끝 부분과 드레인 전극(175)과 유지 축전기용 도전체(177)의 적어도 일부를 각각 노출하는 복수의 접촉 구멍(contact hole)(182, 185, 187)이 구비되어 있다. 또한, 하부 및 상부 보호막(180a, 180b)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 한편, 색필터(R, G, B)도 드레인 전극(175) 및 유지 축전기용 도전체(177)를 드러내는 개구부(235, 237)를 가지는데, 도면에 나타난 바와 같이 색 필터(R, G, B)의 개구부(235, 237)는 보호막(180a, 180b)의 접촉 구멍(185, 187)보다 크다. 그러나 상부 보호막(180b)의 접촉 구멍(185, 187)이 개구부(235, 237)보다 클 수도 있으며 이 경우에는 계단 모양의 측벽이 만들어진다.

보호막(180a, 180b) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.

화소 전극(190)은 개구부(235, 237) 및 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.

데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 표시판(100, 200) 사이의 액정층(300)의 액정 분자들을 재배열시킨다.

또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극(270)은 축전기(이하 “액정 축전기”라 함)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)(이를 전단 게이트선이라 함)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 돌출부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 돌출부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 할 수 있다. 이와는 달리 별도의 유지 전극선(도시하지 않음)과 화소 전극(190)을 중첩시켜 유지 축전기를 만들 수 있다.

화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 각각 게이트선(121)과 데이터선(171)의 노출된 끝 부분과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호한다.

마지막으로 화소 전극(190), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(alignment)(11)이 형성되어 있다

이러한 본 발명의 실시예에 따른 액정 표시 장치에서 대향 표시판(200)은 기판(210) 위에 전면적으로 형성되어 있는 공통 전극(270) 및 배향막(21)만 가지고 있다.

그럼 도 3a 내지 도 7b를 참조하여 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 설명한다.

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II'-II"-II'" 선을 따라 잘라 도시한 단면도이고, 도 3a는 본 발명의 한 실시예에 따라 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 첫 단계에서의 배치도이고, 도 3b는 도 3a의 박막 트랜지스터 표시판을 IIIb-IIIb'-IIIb"-IIIb"'선을 따라 자른 단면도이고, 도 4a는 도 3a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 4b는 도 4a의 박막 트랜지스터 표시판을 IVb-IVb'- IVb"-IVb"'선을 따라 잘라 도시한 단면도이고, 도 5a는 도 4a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 5b는 도 5a의 박막 트랜지스터 표시판을 Vb-Vb'-Vb"-Vb"'선을 따라 잘라 도시한 단면도이고, 도 6a는 도 5a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 6b는 도 6a의 박막 트랜지스터 표시판을 VIb-VIb'-VIb"-VIb"'선을 따라 잘라 도시한 단면도이고, 도 7a는 도 6a의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 7b는 도 7a의 박막 트랜지스터 표시판을 VIIb-VIIb'-VIIb"-VIIb"'선을 따라 잘라 도시한 단면도이다.

먼저 도 3a 및 도 3b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 스퍼터링(sputtering) 따위로 도전막을 적층한 후 사진 식각하여 게이트 전극(124)과 돌출부 (127)를 포함하는 게이트선(121)을 형성한다.

다음 도 4a 및 도 4b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 돌출부(154)를 포함하는 선형 진성 반도체(151)를 형성한다.

이후 도 5a 및 도 5b에 도시한 바와 같이, 스퍼터링 등의 방법으로 금속막을 적층하고 패터닝하여 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)를 형성한다.

그리고 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.

다음 도 6a 및 도 6b에 도시한 바와 같이, 절연 기판(110)의 상부에 질화 규소를 화학적 기상 증착(chemical vapor deposition, CVD)법 등으로 적층하여 하부 보호막(180a)을 형성한 다음 적색, 녹색, 청색 필터(R, G, B)를 형성한다. 색필터는 안료를 포함하는 필터용 감광막을 도포한다. 이때 감광막은 광중합 개시제, 단량체(monomer), 결착제(binder) 등을 포함하는 광중합형 감광성 조성물과 적색, 녹색, 청색의 안료 중 하나를 포함하는 비수계 분산액을 도포하여 형성한다.

이후 광마스크를 사용하여 색필터용 감광막을 노광하고 현상하여 색필터를 형성한다. 이러한 공정을 각각의 색 필터 별로 진행한다. 여기서 적색, 청색, 녹색 필터에 드레인 전극(175) 및 유지 축전기용 도전체(177)를 드러내는 개구부(235, 237)를 형성할 수 있으며, 이후의 공정에서 패터닝할 수도 있다.

그런 다음 도 7a 및 도 7b에 도시한 바와 같이, 색 필터를 덮도록 상부 보호막(180b)을 적층한다. 상부 보호막(180b)도 하부 보호막(180a)과 같은 화학적 기상 증착법으로 형성하며 증착 온도는 하부 보호막(180a)보다 낮은 온도로 형성하며, 250℃ 이하로 증착하는 것이 바람직하다. 이처럼 250℃이하의 온도에서 보호막을 형성하는 것은 250℃보다 높은 온도에서 증착할 경우에 이미 형성되어 있는 색 필터의 특성이 변경되기 때문이다.

이처럼 화학적 기상 증착법으로 상부 보호막(180b)을 형성하면 유기 절연막을 도포한 후 경화하는 공정이 없으므로 공정 시간이 줄어든다. 그리고 하부 보호막(180a)보다 낮은 온도에서 상부 보호막(180b)을 형성하기 때문에 하부 보호막(180a)에 보다 절연 특성이 나쁠 수 있으나, 상부 보호막(180b)은 후속 공정에서 색필터를 보호하기 위한 것으로 하부 보호막(180a)보다 절연 특성이 나빠도 문제되지 않는다.

이후 사진 식각 공정으로 상, 하부 보호막(180b, 180a) 및 게이트 절연막(140)과 함께 건식 식각 공정으로 패터닝하여 복수의 접촉 구멍(181, 182, 185, 187)을 형성한다. 접촉 구멍(181, 182, 185, 187)은 게이트선(121) 및 데이터선의 끝부분, 드레인 전극(175), 유지 축전기용 도전체(177)을 드러낸다.

이후 도 1 및 도 2에 도시한 바와 같이, IZO 또는 ITO 등과 같은 투명한 도전 물질을 스퍼터링 등으로 적층하고, 사진 식각 공정으로 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)를 형성한다.

이후에는 기판 간격재(spacer)(도시하지 않음) 및 배향막(11)을 형성하는 공정을 추가할 수 있다. 기판 간격재는 상부 절연 기판(110) 위에 형성될 수도 있다.

먼저, 도 8 및 도 9를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX'-IX"- IX"'선을 따라 자른 단면도이다.

도 8 및 도 9에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 하부 보호막(180a)이 형성되어 있다.

하부 보호막(180a) 위에는 색필터(R, B, G)가 형성되어 있으며, 색필터(R, G, B) 위에는 하부 보호막(180a)과 동일한 물질로 이루어지는 상부 보호막(180b)이 형성되어 있다.

보호막(180a, 180b) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185, 187)이 형성되어 있으며, 보호막(180b) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.

그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131) 을 두고 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.

반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.

이상 설명한 바와 같이, 색필터 상부에 화학적 기상 증착법으로 무기 절연막을 형성함으로써 유기 절연막을 형성하기 위한 도포 및 경화 공정이 생략되어 절연막을 형성하기 위한 공정 시간을 확실히 감소시킬 수 있다. 따라서 절연막이 산화되는 것을 최소화하여 신뢰성을 향상시킬 수 있다.

그리고 절연막이 색필터를 덮어 보호하므로 색필터를 두껍게 형성하지 않아도 되며, 화소 전극을 패터닝할 때 하부의 색필터가 떨어져 나가는 것을 방지할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (12)

1. 절연 기판,

   상기 절연 기판 위에 형성되어 있으며 서로 절연되어 교차하는 게이트선과 데이터선,

   상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터,

   상기 박막 트랜지스터를 덮는 하부 보호막,

   상기 하부 보호막 위에 형성되어 있는 색 필터,

   상기 색 필터를 덮고 있는 상부 보호막,

   상기 상부 보호막 위에 형성되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 색필터는 적색, 녹색, 청색을 표현하는 박막 트랜지스터 표시판.
3. 제1항에서,

   상기 상부 보호막 및 상기 하부 보호막은 동일한 물질로 이루어지는 박막 트랜지스터 표시판.
4. 제1항 또는 제3항에서,

   상기 상부 또는 하부 보호막은 질화 규소 또는 산화 규소로 이루어지는 박막 트랜지스터 표시판.
5. 제1항에서,

   상기 반도체와 상기 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
6. 제5항에서,

   상기 반도체와 저항성 접촉층은 상기 데이터선의 모양을 따라 연장되어 있는 박막 트랜지스터 표시판.
7. 제1항에서,

   상기 반도체의 상기 소스 전극과 상기 드레인 전극 사이의 일부를 제외한 나머지는 상기 데이터선과 동일한 평면 모양을 가지는 박막 트랜지스터 표시판.
8. 제1항에서,

   상기 상부 보호막보다 상기 하부 보호막의 절연 특성이 더 우수한 박막 트랜지스터 표시판.
9. 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,

   상기 게이트선과 연결되는 박막 트랜지스터를 형성하는 단계,

   상기 박막 트랜지스터와 연결되는 데이터선을 형성하는 단계,

   상기 박막 트랜지스터를 덮는 하부 보호막을 형성하는 단계,

   상기 하부 보호막 위에 색필터를 형성하는 단계,

   상기 색필터 위에 상부 보호막을 형성하는 단계,

   상기 상부 보호막 위에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
10. 제9항에서,

    상기 상부 보호막을 형성하는 단계에서 상기 상부 보호막은 250?이하의 온도에서 화학적 기상 증착법으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
11. 제9항에서,

    상기 하부 보호막 또는 상기 상부 보호막은 질화 규소 또는 산화 규소로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
12. 제9항에서,

    상기 박막 트랜지스터를 형성하는 단계는,

    상기 게이트 전극과 중첩하는 반도체를 형성하는 단계,

    상기 반도체와 중첩하며 상기 데이터선과 연결되는 소스 전극을 형성하는 단 계,

    상기 소스 전극과 대향하며 상기 반도체와 중첩하는 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.

Images