KR20010037330A - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010037330A
KR20010037330A KR1019990044781A KR19990044781A KR20010037330A KR 20010037330 A KR20010037330 A KR 20010037330A KR 1019990044781 A KR1019990044781 A KR 1019990044781A KR 19990044781 A KR19990044781 A KR 19990044781A KR 20010037330 A KR20010037330 A KR 20010037330A
Authority
KR
South Korea
Prior art keywords
gate
pad
forming
data
layer
Prior art date
Application number
KR1019990044781A
Other languages
English (en)
Other versions
KR100646781B1 (ko
Inventor
송진호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990044781A priority Critical patent/KR100646781B1/ko
Publication of KR20010037330A publication Critical patent/KR20010037330A/ko
Application granted granted Critical
Publication of KR100646781B1 publication Critical patent/KR100646781B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

우선, 절연 기판 위에 게이트선, 이와 연결된 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층과 저항성 접촉층을 형성하고, 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선 및 이와 연결된 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선을 덮는 층간 절연막을 형성하고, 그 상부에 적, 녹, 청 컬러 필터를 인쇄법이나 레이저 전사법을 이용하여 형성하고, 보호막을 적층한다. 이어, 보호막을 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드 상부에 접촉 구멍을 각각 형성하고, 보호막을 식각 마스크로 사용하여 접촉 구멍을 통하여 드러난 컬러 필터를 제거하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 각각 완성한다. 마지막으로, 보호막 상부에 접촉 구멍을 통하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{METHODS FOR MANUFACTURING THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 박막 트랜지스터와 화소 전극이 형성되어 있으며, 나머지 다른 기판에는 컬러 필터와 블랙 매트릭스(black matrix)가 형성되어 있는 것이 일반적이다.
이러한 액정 표시 장치의 제조 방법은 마스크를 이용한 사진 식각 공정으로 이루어지며, 제조 공정시 각각의 기판에 박막 트랜지스터 및 화소 전극과 컬러 필터와 블랙 매트릭스를 형성하기 위해서는 각각 5장 내지 6장 및 2장 내지 4장 정도의 마스크가 사용된다.
액정 표시 장치의 제조 비용을 최소화하기 위해서는 마스크의 수를 최소화하여 제조 공정을 단순화하는 것이 바람직하다.
이러한 액정 표시 장치의 휘도를 향상시키기 위해서는 패널의 높은 개구율을 확보하는 것이 중요한 과제이다.
개구율을 향상시키기 위한 하나의 방법으로는 데이터선과 화소 전극을 서로 중첩되도록 형성하는 것이며, 이들 사이에서 발생하는 커플링 효과에 의한 기생 용량은 유기 절연막을 이용하여 최소화한다.
다른 방법으로는 컬러 필터를 박막 트랜지스터와 동일한 기판에 형성하는 것으로서, 두 기판 사이의 공정 마진(margin)을 최소화하여 개구율을 향상시키는 것이다.
그러나, 액정 표시 장치의 제조 방법에서, 박막 트랜지스터의 드레인 전극과 화소 전극을 연결하기 위한 접촉 구멍을 형성해야하는데, 화소 전극과 드레인 전극 사이에 인쇄법 또는 레이저 전사법 등으로 형성하는 경우 컬러 필터에 10 μm 정도의 접촉 구멍을 형성하기 어렵다는 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 컬러 필터의 접촉 구멍을 용이하게 형성할 수 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb' 선을 따라 잘라 도시한 단면도이며,
도 4a는 본 발명의 제1 실시예에 따라 제조하는 두 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb' 선을 따라 잘라 도시한 단면도이며,
도 5a는 본 발명의 제1 실시예에 따라 제조하는 세 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb' 선을 따라 잘라 도시한 단면도이며,
도 6a는 본 발명의 제1 실시예에 따라 제조하는 네 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도이며,
도 7a는 본 발명의 제1 실시예에 따라 제조하는 다섯 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7b는 도 7a에서 Ⅶb-Ⅶb' 선을 따라 잘라 도시한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 9는 도 8에서 IX-IX' 선을 따라 절단하여 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 보호막에 패드부를 드러내는 접촉 구멍을 형성할 때, 드레인 전극 상부의 컬러 필터를 드러내는 접촉 구멍도 함께 형성한 다음, 보호막을 식각 마스크로 사용하여 드레인 전극 상부의 컬러 필터를 제거하여 드레인 전극을 드러내는 접촉 구멍을 완성한다.
우선, 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층과 저항성 접촉층을 형성하고, 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선 상부에 적, 녹, 청 컬러 필터를 형성하고, 컬러 필터 상부에 보호막을 적층한다. 이어, 보호막을 패터닝하여 드레인 전극 상부에 제1 접촉 구멍을 형성하고, 제1 접촉 구멍을 통하여 드러난 컬러 필터를 제거하여 드레인 전극을 드러낸다. 마지막으로, 보호막 상부에 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다.
이때, 보호막은 유기 절연 물질로 형성하는 것이 바람직하며, 데이터선과 컬러 필터 사이에 층간 절연막을 더 형성할 수 있다.
여기서, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며, 제1 접촉 구멍 형성 단계에서 보호막에 제2 및 제3 접촉 구멍을 더 형성하며, 드레인 전극을 드러내는 단계에서 게이트 절연막 및 층간 절연막도 함께 식각하여 제2 및 상기 제3 접촉 구멍을 통하여 게이트 패드 및 상기 데이터 패드를 노출시키며, 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 것이 바람직하다.
이때, 제1 내지 제3 접촉 구멍 형성 단계는 건식 식각으로 이루어지며, SF6을 포함하는 식각 기체를 이용하여 제1 내지 제3 접촉 구멍을 테이퍼 구조를 형성하는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 전단 또는 후단의 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다. 본 발명의 실시예에서 게이트 배선(22, 24, 26, 28)은 도 2에서 보는 바와 같이 크롬으로 이루어진 하부막(201)과 알루미늄-네오디뮴으로 이루어진 상부막(202)으로 이루어져 있다.
게이트 배선(22, 24, 26, 28) 및 기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있으며, 게이트 전극(24)은 게이트 절연막 패턴(30)으로 덮여 있다.
게이트 절연막 패턴(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체 패턴(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
저항성 접촉층(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선의 일부인 박막 트랜지스터의 소스 전극(65)과 드레인 전극(66)이 각각 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64) 및 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
저항성 접촉층(55, 56)은 그 하부의 반도체 패턴(40)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 한다.
데이터 배선(62, 64, 65, 66, 68)과 데이터 배선으로 가리지 않는 기판(10)과 게이트 배선(22, 24, 26, 28) 위에는 산화 규소 또는 질화 규소 등의 절연 물질로 이루어진 층간 절연막(70)이 형성되어 있다.
층간 절연막(70)의 상부에는 적, 녹, 청의 컬러 필터(81, 82, 83)가 세로 방향으로 형성되어 있다. 여기서, 적, 녹, 청의 컬러 필터(81, 82, 83)의 경계는 데이터선(62) 상부에 간격을 두고 형성되어 있지만 일부 또는 전부가 데이터선(62) 상부에서 서로 중첩될 수 있으며, 게이트 및 데이터 패드(24, 64)가 형성되어 있는 패드부에는 형성되어 있지 않다.
청, 녹, 청의 컬러 필터(81, 82, 83) 및 층간 절연막(70)의 상부에는 평탄화 특성이 우수하며 유전율이 낮은 유기 절연 물질로 이루어진 보호막(90)이 형성되어 있다. 이러한 보호막(90)은 게이트 절연막(30), 컬러 필터(81, 82, 83) 및 층간 절연막(70)과 함께 게이트 패드(24), 데이터 패드(64), 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉 구멍(92, 93, 91, 94)을 가지고 있다.
보호막(90) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(112)이 형성되어 있다. 화소 전극(112)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(91)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(112)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(112)은 접촉 구멍(94)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(114) 및 보조 데이터 패드(116)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 7b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 하부막(201)과 상부막(202)을 차례로 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 4b에 도시한 바와 같이, 게이트 절연막(30), 수소화 비정질 규소 따위의 반도체와 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소를 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 비정질 규소층과 도핑된 비정질 규소층을 차례로 패터닝하여 반도체층(40)과 저항성 접촉층(50)을 형성한다.
이어, 도 5a 및 도 5b에서 보는 바와 같이, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(62), 소스 전극(65), 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 포함하는 데이터 배선을 형성한다. 이어, 소스 전극(65)과 드레인 전극(66)으로 가리지 않는 저항성 접촉층(50)을 식각하여 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)을 드러내고 저항성 접촉층(55, 56)을 두 부분으로 분리한다. 계속해서, 질화 규소 또는 산화 규소를 적층하여 층간 절연막(70)을 형성한다.
다음, 데이터 배선(62, 64, 65, 66, 68)과 층간 절연막(70)을 형성한 후, 도 6a 내지 6b에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 컬러 필터용 물질을 도포하여 적, 녹, 청의 컬러 필터(81, 82, 83)를 차례로 형성한다. 이때, 적, 녹, 청의 컬러 필터(81, 82, 83)는 인쇄법이나 레이저 전사법을 이용하여 제조 비용을 최소화한다.
이어, 도 7a 및 도 7b에서 보는 바와 같이, 기판(10)의 낮은 유전율을 가지며, 평단화가 우수한 유기 절연막(90)을 형성하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 접촉 구멍(91, 92, 93, 94)을 형성한다.
이어, 마스크를 사용하지 않고 접촉 구멍(91, 92, 93, 94)을 통하여 드러난 컬러 필터(81, 82, 83), 층간 절연막(70) 및 게이트 절연막(30)을 식각하여 접촉 구멍(91, 92, 93, 94)을 통하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유기 축전기용 도전체 패턴(68)을 각각 드러낸다. 이때 접촉 구멍(91, 92, 93, 94)의 프로파일(profile)을 테이퍼 구조로 형성하기 위해서는 건식 식각을 이용하며 기체는 SF6을 포함하는 것이 바람직하다.
이 단계에서, 접촉 구멍(91, 92, 93, 94) 내부에 유기 절연막(90)의 일부가 잔류할 수 있다. 따라서, 접촉 구멍(91, 92, 93, 94) 내부에 잔류하는 유기 물질을 제거하기 위해 아르곤(Ar)을 반응 기체로 60초 정도 플라스마 처리를 실시한다. 이 단계에서 접촉 구멍(91, 92, 93, 94) 내부에 잔류하는 유기 절연막(90)이 제거됨과 동시에, 유기 절연막(90)의 표면 거칠기가 증가한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 마스크를 사용하여 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(112), 보조 게이트 패드(114) 및 보조 데이터 패드(116)를 형성한다.
이와 같이, 유기 절연막(90)을 아르곤 기체를 이용하여 플라스마 처리하는 본 발명의 실시예에 따른 액정 표시 장치용 비정질 규소 박막 트랜지스터 기판의 제조 방법에서는, 접촉 구멍(91, 92, 93, 94) 내부에 잔류하는 유기 절연막(90)이 제거되므로 접촉구(91)를 통해 연결되는 화소 전극(112)과 드레인 전극(66) 사이의 접촉 저항이 줄어든다. 또한, 유기 절연막(90)의 표면 거칠기를 증가되어 ITO 투명 도전막과 유기 절연막(90) 사이의 접착력이 증가되므로, 투명 도전막을 습식 식각할 때에 ITO 패턴(112, 114, 116)이 오버 에칭되거나 언더 컷되는 등의 불량이 방지되고, 결과적으로 ITO 패턴의 선폭이 부분적으로 불균일하게 나타나는 것을 막을 수 있다. 여기서, 아르곤 플라스마 처리를 실시하기 전에 산소 플라스마 처리를 추가로 실시할 수도 있다. 이때, 데이터 배선용 금속으로 크롬(Cr)을 사용한 경우, 접촉 구멍(91, 92, 93, 94)을 통하여 노출된 데이터 배선(64, 66)의 계면에 산화 크롬(CrOx)막 등의 저항이 매우 높은 산화막이 형성될 수 있어, 산화막을 제거하는 공정을 추가하는 것이 바람직하며, 산화 금속막을 제거하기 위해 아르곤(Ar) 스퍼터링(sputtering) 방법을 사용할 수 있다.
이와 같이 본 실시예에 따른 제조 방법에서는, 컬러 필터(81, 82, 83)를 10μm 정도의 패터닝이 어려운 인쇄법이나를 레이저 전사법을 이용하여 형성하더라도 패드들(24, 64)을 드러내는 접촉 구멍(92, 93)을 형성할 때 보호막(90)에 접촉 구멍(91)을 형성하고, 이를 통하여 컬러 필터(81, 82, 83)를 식각함으로써 드레인 전극(66)을 드러내는 접촉 구멍(91)을 완성할 수 있다.
또한, 이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 게이트선(22)과 데이터선(62)을 블랙 매트릭스로 활용함으로써, 박막 트랜지스터 기판과 마주하는 다른 기판에 별도로 블랙 매트릭스를 형성할 필요가 없어 제조 공정을 단순화할 수 있으며, 오정렬을 고려하지 않아도 되므로 개구율을 향상시킬 수 있다. 또한, 이 경우에는 배선(22, 62)의 폭을 넓게 형성하여 배선에 대한 저항을 감소시킬 수 있다.
앞의 제1 실시예에서는 유지 전극(28)을 별도로 형성하여 유지 용량을 확보하였지만, 화소 전극(112)을 이웃하는 게이트선(22)과 충분히 중첩되도록 형성하여 유지 용량을 확보할 수도 있다. 이에 대하여 도 8 및 도 9를 참조하여 상세하게 설명하기로 한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 9는 도 8에서 IX-IX' 선을 따라 절단하여 도시한 단면도이다.
도 8 및 도 9에서 보는 바와 같이, 대부분의 구조는 제1 실시예와 동일하다.
다면, 유지 전극 및 유지 축전기용 도전체 패턴이 별도로 형성되어 있지 않으며, 화소 전극(112)은 유지 용량을 충분히 확보할 수 있도록 이웃하는 게이트선(22)과 넓은 면적으로 중첩되어 있다.
이러한 본 발명의 제2 실시예에 따른 구조에서는, 유지 전극 및 유지 축전기용 도전체 패턴을 별도로 형성하지 않아 제1 실시예의 구조에 비해 개구율을 향상시킬 수 있다.
이와 같이, 본 발명에 따르면 적, 녹, 청의 컬러 필터를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 접촉 구멍을 용이하게 형성할 수 있다. 또한, 배선을 블랙 매트리스로 활용하여 제조 공정을 단순화할 수 있으며 개구율을 향상시킬 수 있다.

Claims (5)

  1. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉층을 형성하는 단계,
    상기 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 상부에 적, 녹, 청 컬러 필터를 형성하는 단계,
    상기 컬러 필터 상부에 보호막을 적층하는 단계,
    상기 보호막을 패터닝하여 상기 드레인 전극 상부에 제1 접촉 구멍을 형성하는 단계,
    상기 제1 접촉 구멍을 통하여 드러난 상기 컬러 필터를 제거하여 상기 드레인 전극을 드러내는 단계,
    상기 보호막 상부에 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 보호막은 유기 절연 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 데이터선과 상기 컬러 필터 형성 단계 사이에 층간 절연막을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 제1 접촉 구멍 형성 단계에서 상기 보호막에 제2 및 제3 접촉 구멍을 더 형성하며,
    상기 드레인 전극을 드러내는 단계에서 상기 게이트 절연막 및 상기 층간 절연막도 함께 식각하여 상기 제2 및 상기 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드를 노출시키며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 제1 내지 제3 접촉 구멍 형성 단계는 건식 식각으로 이루어지며, SF6을 포함하는 식각 기체를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019990044781A 1999-10-15 1999-10-15 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 KR100646781B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990044781A KR100646781B1 (ko) 1999-10-15 1999-10-15 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044781A KR100646781B1 (ko) 1999-10-15 1999-10-15 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010037330A true KR20010037330A (ko) 2001-05-07
KR100646781B1 KR100646781B1 (ko) 2006-11-17

Family

ID=19615527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044781A KR100646781B1 (ko) 1999-10-15 1999-10-15 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100646781B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720086B1 (ko) * 2000-02-24 2007-05-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN100449388C (zh) * 2004-04-01 2009-01-07 乐金显示有限公司 液晶显示器件及其制造方法
KR100980017B1 (ko) * 2003-07-08 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US8576359B2 (en) 2008-12-23 2013-11-05 Samsung Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US10058527B2 (en) 2013-08-19 2018-08-28 Enzychem Lifesciences Corporation Composition containing monoacetyldiacylglycerol compound as active ingredient for inhibiting blood cancer or metastasis

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114081876A (zh) 2014-05-15 2022-02-25 株式会社Enzychem生命科学 治疗白细胞减少症和血小板减少症的方法
KR102352406B1 (ko) 2015-03-02 2022-01-19 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262402B1 (ko) * 1997-04-18 2000-08-01 김영환 박막 트랜지스터 액정표시소자 및 그의 제조방법
KR100268308B1 (ko) * 1997-12-30 2000-10-16 구본준 액정표시장치 기판 및 그 제조방법
JPH11258635A (ja) * 1998-03-16 1999-09-24 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR100601170B1 (ko) * 1999-04-26 2006-07-13 삼성전자주식회사 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720086B1 (ko) * 2000-02-24 2007-05-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100980017B1 (ko) * 2003-07-08 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
CN100449388C (zh) * 2004-04-01 2009-01-07 乐金显示有限公司 液晶显示器件及其制造方法
US8576359B2 (en) 2008-12-23 2013-11-05 Samsung Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US10058527B2 (en) 2013-08-19 2018-08-28 Enzychem Lifesciences Corporation Composition containing monoacetyldiacylglycerol compound as active ingredient for inhibiting blood cancer or metastasis

Also Published As

Publication number Publication date
KR100646781B1 (ko) 2006-11-17

Similar Documents

Publication Publication Date Title
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030058862A (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR20000033841A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR20000033047A (ko) 박막트랜지스터의제조방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100623983B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100560971B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010066176A (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101012786B1 (ko) 액정 표시 장치
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101046920B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13