KR100720086B1

KR100720086B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Info

Publication number: KR100720086B1
Application number: KR1020000009135A
Authority: KR
Inventors: 최용우
Original assignee: 삼성전자주식회사
Priority date: 2000-02-24
Filing date: 2000-02-24
Publication date: 2007-05-18
Also published as: KR20010084255A

Abstract

절연 기판 위에 게이트선 및 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하고 게이트 절연막으로 덮는다. 이어, 반도체층과 저항성 접촉층, 데이터 배선용 도전체층을 차례로 증착하고, 도전체층 위에 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 도전체층을 식각하여 데이터선과 소스 및 드레인 전극, 데이터 패드를 포함하는 데이터 배선을 형성하고, 열처리하여 소스 전극과 드레인 전극 사이를 감광막 패턴으로 덮는다. 이때, 데이터 배선의 측면도 감광막 패턴으로 덮이게 된다. 감광막 패턴으로 가리지 않은 저항성 접촉층과 반도체층을 차례로 식각하고 감광막 패턴을 제거한 후 데이터 배선으로 가리지 않은 저항성 접촉층을 제거한다. 이어, 드레인 전극 및 게이트 패드, 데이터 패드를 각각 드러내는 접촉 구멍을 갖는 보호막을 형성한 후 보호막 위에 화소 전극과 보조 게이트 패드, 보조 데이터 패드를 형성한다. 이와 같이 한 번의 사진 공정을 이용하여 데이터 배선과 감광막 패턴의 열처리 후 식각 공정을 통해 그 하부의 저항성 접촉층 및 반도체층을 형성함으로써 제조 공정 수를 줄일 수 있다.

감광막 패턴, 열처리, 사진 공정

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor array panel for a liquid crystal display}

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,

도 3a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,

도 4 내지 도 6은 도 3b 다음 단계에서의 공정을 차례로 도시한 단면도이고,

도 7a는 도 6 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 7b는 도 7a에서 Ⅶb-Ⅶb 선을 따라 잘라 도시한 단면도이고,

도 8a는 도 7a 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,

도 8b는 도 8a에서 Ⅷb-Ⅷb 선을 따라 잘라 도시한 단면도이고,

도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 단면도이고,

도 10 및 도 11은 도 9 다음 단계에서의 공정을 차례로 도시한 단면도이다.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.

이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지며, 이러한 박막 트랜지스터 기판은 마스크를 이용한 사진 식각 공정을 반복하여 제조하는 것이 일반적이다. 이때, 제조 비용을 줄이기 위해서는 사진 식각 공정 수를 줄이는 것이 바람직하다.

본 발명이 이루고자 하는 기술적 과제는 공정 수를 줄이는 것이다.

이러한 과제를 달성하기 위하여 본 발명에서는 감광막 패턴을 마스크로 데이터 배선을 형성한 후, 열처리를 실시하여 감광막 패턴을 리플로우시켜 소스 전극과 드레인 전극 사이를 감광막 패턴으로 덮고 리플로우된 감광막 패턴을 식각 마스크로 적어도 반도체층을 식각하여 반도체 패턴을 형성한다.

본 발명에 따르면, 먼저 절연 기판 위에 게이트선과 이에 연결되어 있는 게 이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막과 반도체층, 데이터 배선용 도전체층을 차례로 증착한다. 이어, 데이터 배선용 도전체층 위에 감광막 패턴을 형성하고 이를 마스크로 데이터 배선용 도전체층을 식각하여 데이터선과 이에 연결되어 있는 소스 전극, 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 감광막 패턴을 열처리하여 소스 전극과 드레인 전극 사이 및 데이터 배선의 측면을 감광막 패턴으로 덮는다. 이어, 적어도 감광막 패턴으로 가리지 않은 반도체층을 식각한 후 감광막 패턴을 제거한다. 이어, 데이터 배선을 덮고 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성한다. 이어, 제1 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극을 형성한다.

이때, 감광막 패턴의 열처리는 노 또는 열판, 가열등을 사용하여 130℃ 내지 170℃에서 실시하는 것이 바람직하다.

반도체층과 데이터 배선용 도전체층 사이에 저항성 접촉층을 증착하는 단계를 더 포함할 수 있으며, 이때는 감광막 패턴을 열처리한 후 감광막 패턴으로 가리지 않은 저항성 접촉층을 식각하고, 감광막 패턴을 제거한 후 데이터 배선으로 가리지 않은 저항성 접촉층을 식각하는 단계를 더 포함한다.

이와 달리, 데이터 배선을 형성한 후 감광막 패턴을 열처리하기 전에 감광막 패턴으로 가리지 않은 저항성 접촉층을 식각할 수도 있다.

여기서, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함할 수도 있다. 이때, 보호막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며, 제2 및 제3 접촉 구멍을 통해 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수도 있다.

이러한 본 발명의 제조 방법에서는 데이터 배선과 저항성 접촉층, 반도체층을 한 번의 사진 공정으로 형성하여 제조 공정 수를 줄일 수 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.

절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(20, 21, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(20), 게이트선(20)의 일부인 게이트 전극(21), 게이트선(20)에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(20)으로 전달하는 게이트 패드(23)를 포함한다. 여기서, 게이트선(20)과 후술할 화소 전극(80)이 중첩되어 유지 축전기를 이루어 화소의 전하 보존 능력을 향상시키며, 유지 용량이 충분하지 않을 경우 게이트 배선(20, 21, 23)과 동일한 층으로 유지 전극(도시하지 않음)을 추가로 형성하여 화소 전극(80)과 중첩시킬수도 있다.

게이트 배선(20, 21, 23) 위에는 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(20, 21, 23)을 덮고 있다.

게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체 패턴(41)이 형성되어 있으며, 반도체 패턴(41) 위에는 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층 패턴(52, 53)이 게이트 전극(21)을 중심으로 양쪽으로 분리되어 형성되어 있다.

저항성 접촉층 패턴(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(21)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드(64)를 포함한다.

이때, 저항성 접촉층 패턴(52, 53)은 그 상부의 데이터 배선(61, 62, 63, 64)과 동일한 모양으로 형성되어 있으며, 반도체 패턴(41)은 소스 전극(62)과 드레인 전극(63) 사이를 제외하고는 데이터 배선(61, 62, 63, 64)과 모양은 동일하나 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층 패턴(52, 53)보다 약간 크게 형성 되어 이들 밖으로 튀어나와 있다.

데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(63), 데이터 패드(64)를 드러내는 접촉 구멍(72, 74)을 가지고 있을 뿐만 아니라 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있다.

보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 형성하는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명 도전 물질로 이루어져 있으며, 접촉 구멍(72)을 통해 드레인 전극(63)과 연결되어 화상 신호를 인가받는다. 한편, 게이트 패드(23) 및 데이터 패드(64) 위에는 접촉 구멍(73, 74)을 통해 각각 이들과 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있는데, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 하는 것으로 필수적인 것은 아니다.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 8b, 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.

먼저, 도 3a 및 도 3b에서와 같이 기판(10) 위에 게이트 배선용 도전체층을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 패터닝하여 게이트 배선(20, 21, 23)을 형성한다.

이어, 도 4에서와 같이 게이트 절연막(30)과 반도체층(40), 저항성 접촉층(50)을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å, 300Å 내지 600Å의 두께로 차례로 증착한 후, 이어서 데이터 배선용 도전체층을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착한다. 이어, 감광막을 1 ㎛ 내지 2 ㎛의 두께로 도포한 후 노광 및 현상 공정을 실시하여 감광막 패턴(110)을 형성한다. 이어, 감광막 패턴(110)으로 가리지 않은 도전체층을 식각하여 데이터 배선(61, 62, 63, 64)을 형성하고 나머지 부분에는 저항성 접촉층(50)을 드러낸다.

이어, 도 5에서와 같이 감광막 패턴(110)을 노(furnace), 열판, 가열등 따위를 이용해 130℃ 내지 170℃에서 열처리하여 감광막 패턴(110)이 없는 부분으로 얇게 흘러내리도록 한다. 이렇게 하면, 소스 전극(62)과 드레인 전극(63) 사이의 저항성 접촉층(50)과 데이터 배선(61, 62, 63, 64)의 측면이 감광막 패턴(112)으로 덮이게 된다.

이어, 도 6에서와 같이 리플로우된 감광막 패턴(112)을 마스크로 저항성 접촉층(50) 및 반도체층(40)을 식각하여 저항성 접촉층 패턴(51) 및 반도체 패턴(41)을 형성하며, 이때 적어도 감광막 패턴(112)으로 가리지 않은 반도체층(40)을 식각해야 한다. 이렇게 하면, 저항성 접촉층 패턴(51)과 반도체 패턴(41)은 데이터 배선(61, 62, 63, 64)의 밖으로 튀어나오게 된다.

이어, 도 7a 및 도 7b에서와 같이 감광막 패턴(112)을 제거하고 데이터 배선(61, 62, 63, 64)으로 가리지 않은 저항성 접촉층 패턴(51)을 제거하여 저항성 접촉층 패턴(51)을 두 부분(52, 53)으로 분리한다. 이렇게 하면, 소스 전극(62)과 드레인 전극(63) 사이, 그리고 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층 패턴(52, 53)으로 가리지 않은 부분에 반도체 패턴(41)이 드러나게 된다.

이어, 도 8a 및 도 8b에서와 같이 질화규소를 화학 기상 증착법 따위를 이용하여 증착하거나 유기 절연 물질을 스핀 코팅하여 1,500Å 내지 4,000Å의 두께로 보호막(70)을 형성한 후 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.

이어, 앞서의 도 1 내지 도 2에서와 같이 ITO와 같은 투명 도전 물질을 스퍼터링 따위의 방법을 이용하여 300Å 내지 800Å의 두께로 증착하고 패터닝하여 화소 전극(80) 및 보조 게이트 패드(83), 보조 데이터 패드(84)를 형성한다.

이와 같이, 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층 패턴(52, 53), 반도체 패턴(41)을 한 번의 사진 공정으로 형성할 수 있다.

한편, 본 발명의 실시예와 같이 감광막 패턴(110)을 마스크로 데이터 배선용 도전체층을 식각한 후 감광막 패턴(110)을 열처리할 수 있으나, 데이터 배선(61, 62, 63, 64)과 저항성 접촉층 패턴(52, 53)을 완성한 다음 열처리할 수도 있다.

이에 대하여 도 9 내지 도 11을 참조하여 본 발명의 제2 실시예로 설명한다.

감광막 패턴(110)을 형성하는 공정까지는 앞의 실시예와 동일하며, 도 9에서와 같이 감광막 패턴(110)으로 가리지 않은 도전체층을 식각하여 데이터 배선(61, 62, 63, 64)을 완성하고 이어 저항성 접촉층을 식각하여 저항성 접촉층 패턴(52, 53)을 완성하고 하부의 반도체층(40)을 드러낸다.

이어, 도 10에서와 같이 감광막 패턴(110)을 앞의 실시예와 동일한 방법으로 열처리하여 감광막 패턴(110)이 없는 부분으로 얇게 흘러내리도록 한다. 이렇게 하면, 소스 전극(62)과 드레인 전극(63) 사이에 드러난 반도체층(40)을 덮고 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층 패턴(52, 53)의 측면도 덮는 감광막 패턴(112)이 만들어진다.

이어, 도 11에서와 같이 적어도 감광막 패턴(112)으로 가리지 않은 반도체층(40)을 식각하여 반도체 패턴(41)을 형성한 후, 감광막 패턴(112)을 제거하면 앞의 도 7a 및 도 7b에서와 같은 모양의 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층 패턴(52, 53), 반도체 패턴(41)이 만들어진다.

이후 공정은 앞의 실시예와 동일하다.

이와 같이 본 발명에서는 데이터 배선 및 저항성 접촉층 패턴, 반도체 패턴을 한 번의 사진 공정으로 형성하여 공정 수를 줄일 수 있다.

Claims

절연 기판 위에 게이트선과 이에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,

상기 게이트 배선을 덮는 게이트 절연막을 증착하는 단계,

상기 게이트 절연막 위에 반도체층을 증착하는 단계,

데이터 배선용 도전체층을 증착하는 단계,

상기 데이터 배선용 도전체층 위에 감광막 패턴을 형성하는 단계,

상기 감광막 패턴을 마스크로 상기 데이터 배선용 도전체층을 식각하여 데이터선과 이에 연결되어 있는 소스 전극, 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,

상기 감광막 패턴을 열처리하여 상기 소스 전극과 상기 드레인 전극 사이 및 상기 데이터 배선의 측면을 상기 감광막 패턴으로 덮는 단계,

적어도 상기 감광막 패턴으로 가리지 않은 상기 반도체층을 식각하는 단계,

상기 감광막 패턴을 제거하는 단계,

상기 데이터 배선을 덮고 상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,

상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 감광막 패턴의 열처리는 130℃ 내지 170℃에서 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제2항에서,

상기 감광막 패턴의 열처리는 노, 가열등 및 열판 중 어느 하나를 사용하여 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 반도체층과 상기 데이터 배선용 도전체층 사이에 저항성 접촉층을 증착하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제4항에서,

상기 감광막 패턴을 열처리한 후 상기 감광막 패턴으로 가리지 않은 상기 저항성 접촉층을 식각하는 단계,

상기 감광막 패턴을 제거한 후 상기 데이터 배선으로 가리지 않은 상기 저항성 접촉층을 식각하는 단계

를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제4항에서,

상기 데이터 배선을 형성한 후 상기 감광막 패턴으로 가리지 않은 상기 저항성 접촉층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제4항에서,

상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,

상기 보호막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며,

상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.