KR20120015674A - 박막 트랜지스터 기판과 이의 제조 방법 - Google Patents

박막 트랜지스터 기판과 이의 제조 방법 Download PDF

Info

Publication number
KR20120015674A
KR20120015674A KR1020100077979A KR20100077979A KR20120015674A KR 20120015674 A KR20120015674 A KR 20120015674A KR 1020100077979 A KR1020100077979 A KR 1020100077979A KR 20100077979 A KR20100077979 A KR 20100077979A KR 20120015674 A KR20120015674 A KR 20120015674A
Authority
KR
South Korea
Prior art keywords
electrode
opening
line
gate
thin film
Prior art date
Application number
KR1020100077979A
Other languages
English (en)
Inventor
정선교
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100077979A priority Critical patent/KR20120015674A/ko
Priority to US13/040,245 priority patent/US8841677B2/en
Publication of KR20120015674A publication Critical patent/KR20120015674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

박막 트랜지스터 기판은, 기판 상에 서로간 거리를 두고 형성된 게이트 라인 및 유지 전극과, 게이트 라인과 유지 전극을 덮는 게이트 절연막과, 게이트 절연막 상에서 게이트 라인과 교차하는 데이터 라인과, 게이트 라인과 데이터 라인의 교차 영역에 형성되며 게이트 전극과 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와, 드레인 전극의 일부를 노출시키며 박막 트랜지스터 및 데이터 라인 상에 형성된 보호막과, 드레인 전극과 접하며 게이트 절연막을 사이에 두고 유지 전극과 중첩된 화소 전극을 포함한다.

Description

박막 트랜지스터 기판과 이의 제조 방법 {THIN FILM TRANSISTOR PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 기판에 관한 것으로서, 보다 상세하게는 고투과 특성을 구현하기 위하여 개구율을 높인 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치는 평판 표시 장치의 하나로서 복수의 화소 전극이 형성된 박막 트랜지스터 기판과, 공통 전극이 형성된 컬러 필터 기판과, 두 기판 사이에 주입된 액정층을 포함한다. 액정 표시 장치는 화소 전극과 공통 전극에 전압을 인가하여 액정 분자들의 배열을 변화시킴으로써 액정층을 투과하는 빛의 양을 조절하는 방식으로 화상을 표시한다.
화소 전극과 공통 전극은 액정 축전기를 구성하여 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다. 그리고 박막 트랜지스터 기판에는 유전층을 사이에 두고 화소 전극과 중첩되는 유지 전극이 형성되며, 유지 전극과 화소 전극이 유지 축전기를 구성한다. 유지 축전기는 액정 축전기의 전압 유지 능력을 강화시킨다.
액정 표시 장치의 휘도를 높이거나 응답 속도를 빠르게 하기 위해서는 유지 축전기의 정전 용량을 증가시켜야 한다. 유지 축전기의 정전 용량은 유지 전극의 크기에 비례하고, 유전층의 두께에 반비례한다. 따라서 유지 전극의 면적을 확대시키거나 유전층의 두께를 작게 하여 유지 축전기의 정전 용량을 증가시킨다.
그러나 유지 전극의 크기를 확대시키면 액정 표시 장치의 개구율이 감소하므로 고투과 특성을 구현할 수 없고, 유전층의 두께를 작게 하면 유전층에 포함된 이물질에 의해 유지 전극과 화소 전극이 단락될 수 있으므로 제품의 수율이 저하된다.
본 발명은 유지 전극과 화소 전극의 단락을 방지하면서 유지 축전기의 정전 용량을 증가시키고, 유지 전극의 크기를 줄여 개구율을 높일 수 있는 박막 트랜지스터 기판 및 이의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 서로간 거리를 두고 형성된 게이트 라인 및 유지 전극과, 게이트 라인과 유지 전극을 덮는 게이트 절연막과, 게이트 절연막 상에서 게이트 라인과 교차하는 데이터 라인과, 게이트 라인과 데이터 라인의 교차 영역에 형성되며 게이트 전극과 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와, 드레인 전극의 일부를 노출시키며 박막 트랜지스터 및 데이터 라인 상에 형성된 보호막과, 드레인 전극과 접하며 게이트 절연막을 사이에 두고 유지 전극과 중첩된 화소 전극을 포함한다.
유지 전극은 게이트 라인과 나란한 제1 전극 라인과, 제1 전극 라인과 교차하는 한 쌍의 제2 전극 라인을 포함할 수 있다. 제1 전극 라인은 한 쌍으로 구비되어 유지 전극이 한 쌍의 제1 전극 라인과 한 쌍의 제2 전극 라인으로 둘러싸인 개구부를 형성할 수 있다.
한 쌍의 제2 전극 라인 중 어느 하나는 이웃 화소의 유지 전극과 일체로 형성되고, 다른 하나는 이웃 화소의 유지 전극과 연결 다리를 통해 연결될 수 있다.
드레인 전극은 화소 전극과 접하는 콘택부를 포함하며, 보호막은 콘택부를 노출시키는 제1 개구부와, 제1 개구부와 이어지면서 한 쌍의 제2 전극 라인간 거리보다 크고 화소 전극의 폭보다 작은 제2 개구부를 형성할 수 있다.
다른 한편으로, 보호막은 콘택부를 노출시키는 제1 개구부와, 제1 개구부와 이어지면서 유지 전극의 개구부보다 크고 화소 전극보다 작은 제2 개구부를 형성할 수 있다.
제2 개구부의 가장자리는 유지 전극 중 제2 전극 라인의 외측 가장자리와 일치하거나 이보다 외측에 위치할 수 있다. 화소 전극은 게이트 절연막을 사이에 두고 제1 전극 라인 및 제2 전극 라인과 중첩될 수 있다.
게이트 절연막은 실리콘 산화물을 포함하며 화학기상증착으로 형성될 수 있다. 게이트 절연막은 3500Å 내지 4500Å의 두께를 가질 수 있다. 보호막은 실리콘 질화물을 포함하며 화학기상증착으로 형성될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 기판 위에 게이트 라인을 형성함과 동시에 게이트 라인과 나란한 제1 전극 라인 및 제1 전극 라인과 교차하는 한 쌍의 제2 전극 라인을 포함하는 유지 전극을 형성하는 단계와, 기판 전체 상부에 게이트 절연막을 형성하는 단계와, 게이트 절연막 위에 게이트 라인과 교차하는 데이터 라인과, 데이터 라인에 연결된 소스 전극, 및 소스 전극과 이격된 드레인 전극을 형성하는 단계와, 기판 전체 상부에 보호막을 형성하고, 보호막에 드레인 전극의 일부를 노출시키는 제1 개구부와, 제1 개구부와 이어지면서 한 쌍의 제2 전극 라인간 거리보다 큰 폭의 제2 개구부를 형성하는 단계와, 제1 개구부와 제2 개구부를 덮으면서 제2 개구부보다 큰 폭의 화소 전극을 형성하는 단계를 포함한다.
제1 전극 라인은 한 쌍으로 구비되어 유지 전극이 한 쌍의 제1 전극 라인과 한 쌍의 제2 전극 라인으로 둘러싸인 개구부를 형성할 수 있으며, 제2 개구부는 유지 전극의 개구부보다 크게 형성될 수 있다.
게이트 절연막은 실리콘 산화물을 포함하며 3500Å 내지 4000Å의 두께로 형성될 수 있다. 보호막은 실리콘 질화물을 포함하며 화학기상증착으로 형성되고, 제1 개구부와 제2 개구부는 건식 식각으로 형성될 수 있다.
본 실시예의 유지 축전기는 유지 전극과 화소 전극의 단락을 예방하면서 유전층의 두께 축소로 인해 정전 용량을 늘릴 수 있으며, 유지 전극의 폭을 작게 하여 개구율을 높일 수 있다. 또한, 화소 전극 아래에 보호막이 위치하지 않으므로 백라이트에서 방출된 빛의 투과도를 높여 화면의 휘도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 A-A'선을 따라 절개한 박막 트랜지스터 기판의 단면도이다.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 공정도이다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 부분 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분의 “위에” 또는 “상에” 있다고 할 때 이는 다른 부분의 “바로 위에” 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분의 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 A-A'선을 따라 절개한 박막 트랜지스터 기판의 단면도이다.
도 1과 도 2를 참고하면, 기판(이하 '제1 기판'이라 한다)(110) 위에 게이트 라인(120)과 데이터 라인(130) 및 유지 전극(140)이 위치한다. 제1 기판(110)은 유리, 석영, 세라믹, 또는 플라스틱과 같은 투명한 절연 소재로 형성된다.
게이트 라인(120)은 게이트 신호를 전달하며, 제1 기판(110)의 일 방향(주로 가로 방향)으로 뻗어 있다. 게이트 라인(120)은 일측으로 돌출된 게이트 전극(121)을 형성한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 제1 기판(110) 위에 부착된 가요성 인쇄회로막 위에 장착되거나, 제1 기판(110) 위에 직접 장착되거나, 제1 기판(110)에 집적될 수 있다.
유지 전극(140)은 게이트 라인(120)과 같은 층에서 같은 물질로 형성될 수 있다. 유지 전극(140)은 공통 전압을 인가받으며, 게이트 라인(120)과 나란한 제1 전극 라인(141) 및 제1 전극 라인(141)과 교차하는 한 쌍의 제2 전극 라인(142)을 포함한다.
한편, 유지 전극(140)은 게이트 라인(120)과 나란한 한 쌍의 제1 전극 라인(141)과, 제1 전극 라인(141)과 직교하는 한 쌍의 제2 전극 라인(142)을 포함할 수 있다. 즉, 유지 전극(140)은 개구부(143)를 갖는 사각 프레임 모양으로 형성될 수 있다. 도 1과 도 2에서는 유지 전극(140)이 사각 프레임 모양으로 형성된 경우를 예로 들어 도시하였다. 이 경우 유지 전극(140)의 면적을 확대시켜 다음에 설명하는 화소 전극(150)과의 중첩 면적을 늘림으로써 유지 축전기의 정전 용량을 높일 수 있다.
유지 전극(140)은 이웃한 화소의 유지 전극(140)과 연결되어 전체 유지 전극(140)이 공통의 전압을 인가받는다. 이를 위해 한 쌍의 제2 전극 라인(142) 중 어느 하나(도 1을 기준으로 왼쪽의 제2 전극 라인(142))는 이웃한 화소의 제2 전극 라인(142)과 일체로 형성될 수 있고, 다른 하나(도 1을 기준으로 오른쪽의 제2 전극 라인(142))는 연결 다리(144)를 통해 이웃 화소의 제2 전극 라인(142)과 연결될 수 있다. 유지 전극(140)의 모양 및 배치는 전술한 예에 한정되지 않으며 다양하게 변형 가능하다.
게이트 라인(120)과 유지 전극(140)은 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 및 몰리브덴(Mo) 중 적어도 하나의 금속 또는 이들을 포함하는 합금으로 형성될 수 있다. 게이트 라인(120)과 유지 전극(140)은 다중층으로도 형성될 수 있다. 예를 들어, 게이트 라인(120)과 유지 전극(140)은 저항이 작은 알루미늄(Al) 계열 또는 은(Ag) 계열의 하부층과, 물리화학적 특성이 우수한 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 및 몰리브덴(Mo) 등의 상부층을 포함할 수 있다.
게이트 라인(120)과 유지 전극(140)을 덮도록 제1 기판(110) 전체에 게이트 절연막(112)이 위치한다. 게이트 절연막(112)은 실리콘 산화물을 포함하며 화학기상증착(CVD)으로 형성될 수 있다. 게이트 절연막(112)의 두께는 3500Å 내지 4500Å일 수 있다.
게이트 절연막(112) 상에 데이터 라인(130)의 하부층(131)과 활성층(161)이 위치한다. 하부층(131)은 게이트 라인(120)과 교차하며, 활성층(161)은 게이트 전극(121)의 상부에 위치한다. 하부층(131)과 활성층(161)은 도핑되지 않은 비정질 실리콘으로 형성될 수 있다. 활성층(161) 위에는 오믹 콘택층(162)이 위치한다. 오믹 콘택층(162)은 실리사이드 또는 n형 불순물이 고농도로 도핑된 비정질 실리콘으로 형성될 수 있다.
하부층(131) 위로 상부층(132)이 위치하고, 하부층(131)과 상부층(132)이 데이터 라인(130)을 구성한다. 데이터 라인(130)은 데이터 신호를 전달하며, 게이트 라인(120)과 교차하는 방향으로 뻗어 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 제1 기판(110) 위에 부착된 가요성 인쇄회로막 위에 장착되거나, 제1 기판(110) 위에 직접 장착되거나, 제1 기판(110)에 집적될 수 있다.
데이터 라인(130)은 유지 전극(140)의 제2 전극 라인(142) 외측에 위치할 수 있다. 데이터 라인(130)은 게이트 라인(120)과의 교차 영역에서 일측으로 돌출된 소스 전극(163)을 형성하며, 소스 전극(163)과 거리를 두고 드레인 전극(164)이 위치한다.
소스 전극(163)은 게이트 라인(120) 및 활성층(161)의 일부와 중첩되고, 드레인 전극(164)은 유지 전극(140)의 제1 전극 라인(141) 및 활성층(161)의 일부와 중첩된다. 이때 드레인 전극(164) 중 유지 전극(140)과 중첩되는 부분이 다음에 설명하는 보호막(114)으로 덮이지 않고 노출되어 화소 전극(150)과 접하는 콘택부(164a)를 형성한다. 소스 전극(163)과 드레인 전극(164)은 게이트 전극(121)의 상부에서 거리를 두고 위치한다.
하나의 게이트 전극(121)과 하나의 소스 전극(163) 및 하나의 드레인 전극(164)이 활성층(161)과 함께 박막 트랜지스터를 구성한다. 박막 트랜지스터는 게이트 라인(120)과 데이터 라인(130)의 교차 영역에 형성되며, 박막 트랜지스터의 채널은 소스 전극(163)과 드레인 전극(164) 사이의 활성층(161)에 형성된다.
데이터 라인(130)의 상부층과 소스 전극(163) 및 드레인 전극(164)은 게이트 전극(121) 및 유지 전극(140)과 같은 물질을 포함할 수 있으며, 하부층과 중간층 및 상부층을 포함하는 삼중층으로 구성될 수 있다.
하부층은 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 및 몰리브덴(Mo) 등을 포함할 수 있다. 중간층은 저항이 낮은 알루미늄(Al) 계열 또는 은(Ag) 계열을 포함할 수 있다. 상부층은 화소 전극의 구성 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 접촉 특성이 우수한 순수 몰리브덴(Mo) 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 및 몰리브덴-텅스텐(MoW) 등의 몰리브덴 합금을 포함할 수 있다.
데이터 라인(130) 위와 박막 트랜지스터 일부 위에 보호막(114)이 위치한다. 보호막(114)은 실리콘 질화물을 포함하며 실란 가스를 이용한 화학기상증착(CVD)으로 형성될 수 있다.
본 실시예에서 보호막(114)은 드레인 전극(164)의 일부를 노출시키는 비아 홀을 형성하는 대신 드레인 전극(164)의 일부를 노출시킴과 동시에 유지 전극(140)의 개구부(143)보다 크고 화소 전극(150)보다 작은 개구부(115)를 형성한다. 도 1의 배치도에서 보호막(114)의 개구부(115)를 일점 쇄선으로 도시하였다.
즉, 보호막(114) 가운데 백라이트의 빛이 통과하는 화소 영역의 대부분이 건식 식각으로 제거된다. 이때 화소 영역은 하나의 게이트 라인(120) 및 하나의 데이터 라인(130)과 접하는 직사각 영역으로 정의될 수 있다.
보호막(114)의 개구부(115)는 유지 전극(140)과 중첩되는 드레인 전극(164)의 일부(즉 콘택부(164a))를 노출시키는 제1 개구부(115a)와, 제1 개구부(115a)와 이어지면서 유지 전극(140)의 개구부(143)보다 큰 폭(또는 크기)을 가지는 제2 개구부(115b)로 이루어진다. 게이트 라인(120) 방향에 따른 제2 개구부(115b) 폭(w1)은 같은 방향에 따른 유지 전극(140)의 개구부(143) 폭(w2)보다 크다.
특히 제2 개구부(115b)의 가장자리는 유지 전극(140) 중 제2 전극 라인(142)의 외측 가장자리와 일치하거나 이보다 외측에 위치한다. 도 2에서는 제2 개구부(115b)의 가장자리가 제2 전극 라인(142)의 외측 가장자리와 일치하는 경우를 도시하였으며, 단면도에서 이들 가장자리와 직교하는 선을 C-C선으로 나타내었다.
따라서 유지 전극(140)의 제2 전극 라인(142) 위에 게이트 절연막(112)과 보호막(114)이 이중막으로 적층되지 않고 게이트 절연막(112)만 위치한다. 또한, 한 쌍의 제2 전극 라인(142) 사이, 즉 유지 전극(140)의 개구부(143)에도 게이트 절연막(112)과 보호막(114)이 이중막으로 적층되지 않고 게이트 절연막(112)만 위치한다.
드레인 전극(164) 중 보호막(114)의 제1 개구부(115a)에 의해 노출된 부위가 콘택부(164a)를 형성하며, 보호막(114)은 콘택부(164a)를 제외한 드레인 전극(164) 및 박막 트랜지스터(160)의 상부와 데이터 라인(130)의 상부에 위치한다.
유지 전극(140) 및 드레인 전극(164)의 콘택부(164a)와 중첩되도록 게이트 절연막(112) 위에 화소 전극(150)이 위치한다. 화소 전극(150)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전막으로 형성되며, 보호막(114)의 제1 개구부(115a) 및 제2 개구부(115b) 전체를 덮으면서 제1 및 제2 개구부(115a, 115b)보다 큰 폭(또는 크기)으로 형성된다. 화소 전극(150)은 화소 영역마다 하나씩 위치한다.
화소 전극(150)은 도 2의 좌측에서 우측을 향해 순차적으로 게이트 절연막(112)과 드레인 전극(164)의 콘택부(164a) 및 보호막(114)의 일부와 접한다. 화소 전극(150)은 유지 전극(140)의 제1 전극 라인(141) 및 제2 전극 라인(142)과 중첩되고, 특히 제2 전극 라인(142) 전체와 중첩된다. 화소 전극(150)은 드레인 전극(164)과의 접촉으로 드레인 전극(164)과 전기적으로 연결된다.
본 실시예에서 유지 전극(140)과 화소 전극(150)은 게이트 절연막(112)을 사이에 두고 위치한다. 즉, 유지 전극(140)과 화소 전극(150) 사이에 보호막(114)이 존재하지 않는다. 게이트 절연막(112)을 사이에 두고 위치하는 유지 전극(140)과 화소 전극(150)이 유지 축전기를 구성한다.
유지 전극(140)과 화소 전극(150) 사이에 게이트 절연막(112)과 보호막(114)의 이중막이 위치하는 경우를 가정하면, 유전층(게이트 절연막과 보호막)의 두께 증가로 인해 유지 축전기의 정전 용량이 낮아진다. 따라서 유지 축전기의 정전 용량을 높이기 위해 유지 전극(140)의 폭을 늘려야 하지만, 이 경우 정해진 화소 크기에서 유지 전극(140)의 폭을 늘리려면 개구율을 축소하는 방법 밖에 없으므로 고투과 특성을 구현할 수 없다.
또한, 유지 전극(140)과 화소 전극(150) 사이에 보호막(114)만 위치하는 경우를 가정하면, 유전층(보호막)의 두께를 대략 2000Å까지 줄여 유지 축전기의 정전 용량을 늘릴 수 있으나, 보호막(114)의 특성으로 인해 유지 전극(140)과 화소 전극(150) 사이에 쇼트 불량이 일어날 수 있다.
즉, 실리콘 질화물을 포함하는 보호막(114)은 실란 가스를 사용하여 증착되는데, 실란 가스에 포함된 수소에 의해 보호막(114)은 다공성을 지니며, 화학기상증착(CVD) 공정에서 다수의 파티클이 필연적으로 발생하게 된다. 이러한 보호막(114)의 다공성과 파티클로 인해 유지 전극(140)과 화소 전극(150)이 쉽게 단락될 수 있다.
본 실시예에서 게이트 절연막(112)은 보호막(114)보다 막질이 우수한 실리콘 산화물로 형성된다. 여기서 막질이 우수하다는 것은 기공이 적어 치밀하고 파티클이 적은 것을 의미한다. 따라서 게이트 절연막(112)은 유지 전극(140)과 화소 전극(150)의 단락을 억제하여 유지 전극(140)과 화소 전극(150)이 안정된 유지 축전기를 구현하도록 한다.
또한 본 실시예의 유지 축전기는 이중막 구조의 유전층 대비 유전층(게이트 절연막(112))의 두께 축소로 인해 정전 용량을 늘릴 수 있으며, 그 결과 유지 전극(140)의 폭을 작게 하여 개구율을 높일 수 있다. 더욱이 화소 전극(150)이 화소 영역의 가장자리에서 한 쌍의 제1 전극 라인(141) 및 한 쌍의 제2 전극 라인(142) 모두와 중첩되므로 개구율을 높이면서 중첩 면적을 확대시켜 유지 축전기의 정전 용량을 늘릴 수 있다.
게이트 절연막(112)의 두께는 3500Å 내지 4500Å일 수 있다. 게이트 절연막(112)의 두께가 3500Å 미만이면 유지 전극(140)과 화소 전극(150)간 절연 성능이 저하되고, 게이트 절연막(112)의 두께가 4500Å를 초과하면 유지 축전기의 정전 용량이 감소한다.
또한 실리콘 질화물을 포함하는 보호막(114)은 투명도가 낮은데 본 실시예에서 보호막(114)에 전술한 개구부(115a, 115b)가 형성됨에 따라 유지 전극(140)의 개구부(143)에는 투명도가 높은 게이트 절연막(112)과 화소 전극(150)이 위치한다. 따라서 본 실시예의 박막 트랜지스터 기판(100)은 백라이트에서 방출된 빛의 투과도를 높여 화면의 휘도를 향상시킬 수 있다.
이어서 도 3 내지 도 10을 참고하여 전술한 박막 트랜지스터 기판의 제조 방법에 대해 설명한다.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 공정도이다. 도 4, 도 6, 도 8, 및 도 10은 각각 도 3, 도 5, 도 7, 및 도 9의 A-A'선을 따라 절개한 단면도이다.
도 3과 도 4를 참고하면, 유리, 석영, 세라믹, 또는 플라스틱과 같은 절연 소재로 형성된 제1 기판(110)을 준비하고, 제1 기판(110) 상부에 제1 도전층을 형성한 후 사진 식각 공정으로 제1 도전층을 패터닝한다. 이로써 게이트 전극(121)을 포함하는 게이트 라인(120)과, 유지 전극(140)이 형성된다.
제1 도전층은 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 및 몰리브덴(Mo) 중 적어도 하나의 금속 또는 이들을 포함하는 합금으로 형성될 수 있다. 또한, 제1 도전층은 다중층으로도 형성될 수 있다. 예를 들어,제1 도전층은 저항이 작은 알루미늄(Al) 계열 또는 은(Ag) 계열의 하부층과 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 및 몰리브덴(Mo) 등의 상부층을 포함하는 이중층으로 형성될 수 있다.
게이트 라인(120)은 제1 기판(110)의 일 방향(주로 가로 방향)을 따라 뻗어 있으며, 일측으로 돌출된 게이트 전극(121)을 형성한다. 유지 전극(140)은 게이트 라인(120)과 나란하게 뻗은 한 쌍의 제1 전극 라인(141)과, 제1 전극 라인(141)과 교차하는 한 쌍의 제2 전극 라인(142)을 포함할 수 있다.
유지 전극(140)이 화소 영역의 중심을 가로지르면서 게이트 라인(120)과 평행하게 형성되지 않고 중앙에 개구부(143)를 가지는 사각 프레임 모양으로 형성됨에 따라, 유지 전극(140)은 개구율을 높이면서 화소 전극(150)(도 1 참조)과의 중첩 면적을 확대시켜 유지 축전기의 정전 용량을 높이는 기능을 한다.
이어서 게이트 라인(120)과 유지 전극(140)을 덮도록 제1 기판(110) 전체에 게이트 절연막(112)을 형성한다. 게이트 절연막(112)은 실리콘 산화물을 포함하며 화학기상증착(CVD)으로 형성될 수 있다. 게이트 절연막(112)의 두께는 3500Å 내지 4500Å일 수 있다.
도 5와 도 6을 참고하면, 게이트 절연막(112) 상에 제1 반도체층을 형성하고, 사진 식각 공정으로 패터닝하여 활성층(161)과 데이터 라인의 하부층(131)을 형성한다. 제1 반도체층은 증착으로 형성될 수 있으며, 도핑되지 않은 비정질 실리콘을 포함할 수 있다. 활성층(161)은 게이트 전극(121) 상부에 위치한다.
이어서 활성층(161)과 하부층(131)을 덮도록 게이트 절연막(112) 전체에 제2 반도체층을 형성하고, 사진 식각 공정으로 패터닝하여 오믹 콘택층(162)을 형성한다. 제2 반도체층은 증착으로 형성될 수 있으며, 실리사이드 또는 인(P) 등의 N형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다. 오믹 콘택층(162)은 활성층(161)과 접하며 활성층(161) 상에 위치한다.
도 7과 도 8을 참고하면, 오믹 콘택층(162)과 데이터 라인(130)의 하부층(131)을 덮도록 게이트 절연막(112) 전체에 제2 도전층을 형성하고, 사진 식각 공정으로 패터닝하여 소스 전극(163)과 드레인 전극(164) 및 데이터 라인(130)의 상부층(132)을 동시에 형성한다. 제2 도전층은 제1 도전층과 같은 물질을 포함할 수 있으며, 하부층과 중간층 및 상부층을 포함하는 삼중층으로 구성될 수 있다.
하부층은 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 및 몰리브덴(Mo) 등을 포함할 수 있다. 중간층은 저항이 낮은 알루미늄(Al) 계열 또는 은(Ag) 계열을 포함할 수 있다. 상부층은 화소 전극의 구성 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 접촉 특성이 우수한 순수 몰리브덴(Mo) 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 및 몰리브덴-텅스텐(MoW) 등의 몰리브덴 합금을 포함할 수 있다.
하부층(131)과 상부층(132)으로 구성된 데이터 라인(130)은 데이터 신호를 전달하는 라인으로서 게이트 라인(120)과 교차하는 방향을 따라 뻗어 있으며, 유지 전극(140)의 제2 전극 라인(142) 외측에 위치할 수 있다. 데이터 라인(130)의 상부층(132)과 소스 전극(163)은 일체로 형성되고, 드레인 전극(164)은 소스 전극(163)과 거리를 두고 위치한다.
이어서 데이터 라인(130)과 소스 전극(163) 및 드레인 전극(164)을 덮도록 게이트 절연막(112) 전체에 보호막(114)을 형성한다. 보호막(114)은 실리콘 질화물을 포함하며, 실란 가스를 이용한 화학기상증착(CVD)으로 형성될 수 있다.
도 9와 도 10을 참고하면, 보호막(114)을 사진 식각 공정으로 패터닝하여 보호막(114)에 개구부(115a, 115b)를 형성한다. 이때의 식각은 건식 식각으로 이루어진다. 보호막(114)의 개구부(115a, 115b)는 유지 전극(140)과 중첩되는 드레인 전극(164)의 일부를 노출시키는 제1 개구부(115a)와, 제1 개구부(115a)와 이어지면서 유지 전극(140)의 개구부(143)보다 큰 폭(또는 크기)을 가지는 제2 개구부(115b)로 이루어진다.
다시 도 1과 도 2를 참고하면, 전술한 구조물 위 전체에 ITO 또는 IZO 등의 투명 도전막을 형성한 후 사진 식각 공정으로 패터닝하여 화소 전극(150)을 형성한다. 화소 전극(150)은 보호막(114)의 제1 개구부(115a) 및 제2 개구부(115b) 전체를 덮으면서 제1 및 제2 개구부(115a, 115b)보다 큰 폭(또는 크기)으로 형성된다. 화소 전극(150)은 화소마다 하나씩 위치하며, 전술한 과정으로 박막 트랜지스터 기판(100)이 완성된다.
도 11은 도 1과 도 2의 박막 트랜지스터 기판을 이용한 액정 표시 장치의 부분 단면도이다.
도 1과 도 11을 참고하면, 액정 표시 장치(200)는 박막 트랜지스터 기판(100)과 컬러 필터 기판(300) 및 액정층(170)을 포함한다. 컬러 필터 기판(300)은 투명한 기판(이하 '제2 기판'이라 한다)(310), 블랙 매트릭스(320), 컬러 필터(330), 오버 코트층(340), 및 공통 전극(350)을 포함한다. 액정층(170)은 박막 트랜지스터 기판(100)과 컬러 필터 기판(300) 사이에 위치한다.
블랙 매트릭스(320)는 액정층(170)을 향한 제2 기판(310)의 일면에 위치하며, 화소 전극(150)에 대응하는 개구부를 형성한다. 블랙 매트릭스(320)는 화소 영역 외측으로의 빛샘과 이웃한 화소들 사이의 광 간섭을 방지한다. 컬러 필터(330)는 블랙 매트릭스(320)를 경계로 반복 배치되는 적색 필터와 녹색 필터 및 청색 필터를 포함한다. 컬러 필터(330)는 백라이트로부터 조사되어 액정층(170)을 통과한 빛에 색을 부여한다.
오버 코트층(340)은 블랙 매트릭스(320)와 컬러 필터(330) 상에 형성되며, 컬러 필터(330)를 보호하는 역할을 한다. 공통 전극(350)은 오버 코트층(340) 상에 형성되고, ITO 또는 IZO를 포함하는 투명 도전막으로 형성된다.
박막 트랜지스터(160)는 게이트 라인(120)을 통해 전달되는 주사 신호에 따라 데이터 라인(130)을 통해 전달되는 화상 신호(데이터 신호)를 화소 전극(150)에 전달 또는 차단하는 스위칭 소자로 기능한다. 공통 전극(350)은 공통 전압을 인가받으며, 화소 전극(150)과 함께 액정층(170)에 전압을 인가하여 화소별 광 투과율을 변화시킨다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100: 박막 트랜지스터 기판 110: 제1 기판
112: 게이트 절연막 114: 보호막
120: 게이트 라인 121: 게이트 전극
130: 데이터 라인 140: 유지 전극
150: 화소 전극 161: 활성층
162: 오믹 콘택층 163: 소스 전극
164: 드레인 전극 164a: 콘택부
170: 액정층 200: 액정 표시 장치
300: 컬러 필터 기판 310: 제2 기판
320: 블랙 매트릭스 330: 컬러 필터

Claims (15)

  1. 기판 상에 서로간 거리를 두고 형성된 게이트 라인 및 유지 전극;
    상기 게이트 라인과 상기 유지 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 상에서 상기 게이트 라인과 교차하는 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되며, 게이트 전극과 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 드레인 전극의 일부를 노출시키며 상기 박막 트랜지스터 및 상기 데이터 라인 상에 형성된 보호막;
    상기 드레인 전극과 접하며 상기 게이트 절연막을 사이에 두고 상기 유지 전극과 중첩된 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 유지 전극은 상기 게이트 라인과 나란한 제1 전극 라인과, 상기 제1 전극 라인과 교차하는 한 쌍의 제2 전극 라인을 포함하는 박막 트랜지스터 기판.
  3. 제2항에 있어서,
    상기 제1 전극 라인은 한 쌍으로 구비되고, 상기 유지 전극은 상기 한 쌍의 제1 전극 라인과 상기 한 쌍의 제2 전극 라인으로 둘러싸인 개구부를 형성하는 박막 트랜지스터 기판.
  4. 제2항에 있어서,
    상기 한 쌍의 제2 전극 라인 중 어느 하나는 이웃 화소의 유지 전극과 일체로 형성되고, 다른 하나는 이웃 화소의 유지 전극과 연결 다리를 통해 연결되는 박막 트랜지스터 기판.
  5. 제2항에 있어서,
    상기 드레인 전극은 상기 화소 전극과 접하는 콘택부를 포함하고,
    상기 보호막은 상기 콘택부를 노출시키는 제1 개구부와, 상기 제1 개구부와 이어지면서 상기 한 쌍의 제2 전극 라인간 거리보다 크고 상기 화소 전극의 폭보다 작은 제2 개구부를 형성하는 박막 트랜지스터 기판.
  6. 제3항에 있어서,
    상기 드레인 전극은 상기 화소 전극과 접하는 콘택부를 포함하고,
    상기 보호막은 상기 콘택부를 노출시키는 제1 개구부와, 상기 제1 개구부와 이어지면서 상기 유지 전극의 개구부보다 크고 상기 화소 전극보다 작은 제2 개구부를 형성하는 박막 트랜지스터 기판.
  7. 제5항 또는 제6항에 있어서,
    상기 제2 개구부의 가장자리는 상기 유지 전극 중 상기 제2 전극 라인의 외측 가장자리와 일치하거나 이보다 외측에 위치하는 박막 트랜지스터 기판.
  8. 제6항에 있어서,
    상기 화소 전극은 상기 게이트 절연막을 사이에 두고 상기 제1 전극 라인 및 상기 제2 전극 라인과 중첩되는 박막 트랜지스터 기판.
  9. 제1항에 있어서,
    상기 게이트 절연막은 실리콘 산화물을 포함하며 화학기상증착으로 형성되는 박막 트랜지스터 기판.
  10. 제9항에 있어서,
    상기 게이트 절연막은 3500Å 내지 4500Å의 두께를 가지는 박막 트랜지스터 기판.
  11. 제1항에 있어서,
    상기 보호막은 실리콘 질화물을 포함하며 화학기상증착으로 형성되는 박막 트랜지스터 기판.
  12. 기판 위에 게이트 라인을 형성함과 동시에 상기 게이트 라인과 나란한 제1 전극 라인 및 상기 제1 전극 라인과 교차하는 한 쌍의 제2 전극 라인을 포함하는 유지 전극을 형성하는 단계;
    상기 기판 전체 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 상기 게이트 라인과 교차하는 데이터 라인과, 상기 데이터 라인에 연결된 소스 전극, 및 상기 소스 전극과 이격된 드레인 전극을 형성하는 단계;
    상기 기판 전체 상부에 보호막을 형성하고, 상기 보호막에 상기 드레인 전극의 일부를 노출시키는 제1 개구부와, 상기 제1 개구부와 이어지면서 상기 한 쌍의 제2 전극 라인간 거리보다 큰 폭의 제2 개구부를 형성하는 단계;
    상기 제1 개구부와 상기 제2 개구부를 덮으면서 상기 제2 개구부보다 큰 폭의 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 전극 라인은 한 쌍으로 구비되어 상기 유지 전극이 상기 한 쌍의 제1 전극 라인과 상기 한 쌍의 제2 전극 라인으로 둘러싸인 개구부를 형성하며, 상기 제2 개구부는 상기 유지 전극의 개구부보다 크게 형성되는 박막 트랜지스터 기판의 제조 방법.
  14. 제12항에 있어서,
    상기 게이트 절연막은 실리콘 산화물을 포함하며 3500Å 내지 4500Å의 두께로 형성되는 박막 트랜지스터 기판의 제조 방법.
  15. 제12항에 있어서,
    상기 보호막은 실리콘 질화물을 포함하며 화학기상증착으로 형성되고, 상기 제1 개구부와 상기 제2 개구부는 건식 식각으로 형성되는 박막 트랜지스터 기판의 제조 방법.
KR1020100077979A 2010-08-12 2010-08-12 박막 트랜지스터 기판과 이의 제조 방법 KR20120015674A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100077979A KR20120015674A (ko) 2010-08-12 2010-08-12 박막 트랜지스터 기판과 이의 제조 방법
US13/040,245 US8841677B2 (en) 2010-08-12 2011-03-03 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077979A KR20120015674A (ko) 2010-08-12 2010-08-12 박막 트랜지스터 기판과 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120015674A true KR20120015674A (ko) 2012-02-22

Family

ID=45564160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077979A KR20120015674A (ko) 2010-08-12 2010-08-12 박막 트랜지스터 기판과 이의 제조 방법

Country Status (2)

Country Link
US (1) US8841677B2 (ko)
KR (1) KR20120015674A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699903B (zh) * 2019-05-17 2020-07-21 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580394B1 (ko) 1999-01-15 2006-05-15 삼성전자주식회사 액정 표시 장치
KR100621609B1 (ko) 1999-04-26 2006-09-06 삼성전자주식회사 고개구율 박막트랜지스터 액정표시장치 형성방법
KR20020002089A (ko) 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
KR100476049B1 (ko) 2001-08-29 2005-03-10 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 스토리지 커패시터 제조방법
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101274035B1 (ko) 2006-10-27 2013-06-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101338021B1 (ko) * 2007-04-04 2013-12-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101411680B1 (ko) 2008-04-17 2014-06-25 엘지디스플레이 주식회사 액정표시장치
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20120037909A1 (en) 2012-02-16
US8841677B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
JP5351388B2 (ja) 表示装置
EP3358613B1 (en) Array substrate and manufacturing method therefor, and display device
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
KR101393637B1 (ko) 표시판
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101442147B1 (ko) 액정 표시 장치
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
WO2012090788A1 (ja) 表示素子
JP2006091886A (ja) カラーフィルタ表示板及びこれを含む液晶表示装置
KR101626029B1 (ko) 박막 트랜지스터 표시판
KR20110130854A (ko) 액정 표시 장치 및 그의 제조 방법
JP5232951B2 (ja) 液晶表示装置
WO2018012455A1 (ja) 液晶表示装置
KR20170005327A (ko) 박막 트랜지스터 기판의 제조 방법
US9915844B2 (en) Liquid crystal display and method of manufacturing the same
US8350978B2 (en) Liquid crystal display
JP2005018069A (ja) 液晶表示装置
JP2008015520A (ja) 液晶表示装置
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20090005817A (ko) 표시기판 및 이를 갖는 표시패널
KR20130030649A (ko) 액정표시장치 및 그 제조방법
KR20120015674A (ko) 박막 트랜지스터 기판과 이의 제조 방법
KR101969567B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment