KR101274035B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101274035B1
KR101274035B1 KR1020060105005A KR20060105005A KR101274035B1 KR 101274035 B1 KR101274035 B1 KR 101274035B1 KR 1020060105005 A KR1020060105005 A KR 1020060105005A KR 20060105005 A KR20060105005 A KR 20060105005A KR 101274035 B1 KR101274035 B1 KR 101274035B1
Authority
KR
South Korea
Prior art keywords
contact portion
storage common
insulating layer
gate
common wiring
Prior art date
Application number
KR1020060105005A
Other languages
English (en)
Other versions
KR20080037835A (ko
Inventor
양성훈
김소운
채종철
정창오
이은국
이제훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060105005A priority Critical patent/KR101274035B1/ko
Priority to US11/975,968 priority patent/US7843518B2/en
Publication of KR20080037835A publication Critical patent/KR20080037835A/ko
Application granted granted Critical
Publication of KR101274035B1 publication Critical patent/KR101274035B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

개구율을 향상시키기 위한 표시 기판 및 이의 제조 방법이 개시된다. 표시 기판은 게이트 배선들, 데이터 배선들, 스위칭 소자, 스토리지 공통배선, 유기 절연층 및 화소 전극을 포함한다. 게이트 배선들은 베이스 기판 상에서 제1 방향으로 연장된다. 데이터 배선들은 제1 방향에 교차하는 제2 방향으로 연장되어 게이트 배선들과 복수의 단위 화소들을 정의한다. 스위칭 소자는 게이트 배선 및 데이터 배선에 연결되어 단위 화소에 형성된다. 스토리지 공통배선은 제1 방향으로 연장되며 스위칭 소자의 드레인 전극과 인접하게 형성된다. 유기 절연층은 스위칭 소자가 형성된 베이스 기판 상에 형성되며, 단위 화소 내에서 드레인 전극의 일단부에 형성된 콘택부로부터 스토리지 공통배선에 대응하는 영역까지 연장된 홀을 포함한다. 화소 전극은 단위 화소에 대응하여 유기절연층 상에 형성되며 홀을 통해 콘택부와 접촉한다. 이에 따라, 홀과의 미스 매치를 방지하기 위하여 콘택부와 스토리지 공통배선에 부가하던 미스 매치 방지용 면적 마진을 감소시킬 수 있으므로 개구율을 향상시킬 수 있다.
유기 절연층, 4 MASK, 4매, 콘택홀, 개구율

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 표시 기판을 도시한 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3는 본 발명의 제2 실시예에 따른 표시 기판을 도시한 평면도이다.
도 4는 본 발명의 제3 실시예에 따른 표시 기판을 도시한 평면도이다.
도 5 내지 도 11은 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 베이스 기판 120 : 게이트 절연층
140 : 패시베이션층 150 : 유기 절연층
TFT : 박막 트랜지스터 PE : 화소 전극
CA : 콘택부 CH : 콘택홀
H : 홀 STL : 스토리지 공통배선
GL : 게이트 배선 DL : 데이터 배선
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 개구율을 향상시키기 위한 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로 표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이트 배선들과 절연되어 교차하는 복수 개의 소스 배선들이 형성되며, 이들 게이트 배선들과 데이터 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 상기 게이트 배선들과 동일층에 형성된 스토리지 공통배선과, 상기 게이트 배선 및 데이터 배선에 연결된 스위칭 소자와, 상기 스위칭 소자로부터 화소 전압을 인가 받는 화소 전극이 형성된다.
상기 스위칭 소자와 상기 화소 전극 사이에는 절연물질로 이루어진 패시베이션층이 형성되며, 표시 기판 표면의 평탄화를 위해 상기 패시베이션층 상에 두꺼운 유기 절연층을 더 형성할 수도 있다. 상기 패시베이션층 및 유기 절연층에는 상기 스위칭 소자의 출력단자를 일부 노출시키는 제1 홀이 형성되며, 상기 제1 홀을 통해 상기 출력단자와 화소 전극이 전기적으로 접촉한다.
또한, 상기 유기 절연층에는 상기 스토리지 공통배선과 상기 화소 전극 간의 간격을 감소시킴으로써 스토리지 캐패시턴스의 충전을 용이하게 하기 위하여 상기 스토리지 공통배선에 대응하는 제2 홀이 형성된다.
이때, 상기 제1 홀을 스위칭 소자의 출력단자 상에 정확히 위치시키기 위해서는 미스매치에 대한 마진을 확보하기 위하여 출력단자의 면적을 충분히 크게 형성해 주어야한다. 마찬가지로, 상기 제3 홀을 스토리지 공통배선 상에 정확히 위치 시키기 위해서는 스토리지 공통배선의 면적을 충분히 크게 형성해주어야 한다. 이에 따라 단위 화소 내 개구율이 감소하므로, 표시 기판에 유기절연층을 도입함으로써 발생하는 개구율 감소를 해결할 수 있는 방안이 요구된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 개구율을 향상시키기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판은, 게이트 배선들, 데이터 배선들, 스위칭 소자, 스토리지 공통배선, 유기 절연층 및 화소 전극을 포함한다. 상기 게이트 배선들은 베이스 기판 상에서 제1 방향으로 연장된다. 상기 데이터 배선들은 상기 제1 방향에 교차하는 제2 방향으로 연장되어 상기 게이트 배선들과 복수의 단위 화소들을 정의한다. 상기 스위칭 소자는 상기 게이트 배선 및 상기 데이터 배선에 연결되어 상기 단위 화소에 형성된다. 상기 스토리지 공통배선은 상기 제1 방향으로 연장되며 상기 스위칭 소자의 드레인 전극과 인접하게 형성된다. 상기 유기 절연층은 상기 스위칭 소자가 형성된 베이스 기판 상에 형성되며, 상기 단위 화소 내에서 상기 드레인 전극의 일단부에 형성된 콘택부로부터 상기 스토리지 공통배선에 대응하는 영역까지 연장된 홀을 포함한다. 상기 화소 전극은 상기 단위 화소에 대응하여 상기 유기절연층 상에 형성되며 상기 홀을 통해 상기 콘택부와 접촉한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예에 따른 표시 기판의 제조 방법은, 제1 방향으로 연장된 게이트 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들에 의해 단위 화소들이 정의되고, 각 단위 화소에는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 스위칭 소자 및 상기 드레인 전극에 인접하도록 스토리지 공통배선이 형성된 기판 상에 패시베이션층을 형성하는 단계와, 상기 패시베이션층 상에, 상기 콘택부로부터 상기 스토리지 공통배선 영역까지 연장된 홀을 포함하는 유기 절연층을 형성하는 단계 및 상기 유기 절연층 상에 상기 홀을 통해 상기 콘택부와 접촉하는 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 기판 및 이의 제조 방법에 의하면, 드레인 전극과 스토리지 공통배선의 미스 매치 방지용 면적 마진을 감소시킬 수 있으므로 표시 기판의 개구율을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판을 도시한 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표시 기판(100)은 베이스 기판(110), 게이트 배선(GL)들, 게이트 절연층(120), 데이터 배선들(DL), 스위칭 소자(TFT), 스토리지 공통 배선(STL), 패시베이션층(140), 유기 절연층(150) 및 화소 전극(PE)을 포함한다.
상기 게이트 배선(GL)들은 제1 금속층을 패터닝하여 형성된 제1 금속패턴이며, 상기 베이스 기판(110) 상에서 서로 평행하도록 연장된다.
상기 게이트 배선(GL)들이 형성된 베이스 기판(110) 상에는 상기 게이트 절연층(120)이 형성된다. 상기 게이트 절연층(120)은 일례로, 질화 실리콘(SiNx) 내지는 산화 실리콘(SiOx)으로 형성할 수 있다.
상기 게이트 절연층(120) 상에는 상기 데이터 배선(DL)들이 형성된다. 상기 데이터 배선(DL)들은 상기 게이트 배선(GL)들과 교차하여 복수의 단위 화소(P)를 정의한다. 상기 단위 화소(P) 내에는 상기 게이트 배선(GL)과 상기 데이터 배선(DL)에 연결된 상기 스위칭 소자(TFT)가 형성된다.
상기 스위칭 소자(TFT)는 상기 게이트 배선(GL)으로부터 돌출된 게이트 전극(G), 상기 데이터 배선(DL)으로부터 돌출되어 상기 게이트 전극(G)과 일부 중첩되는 소스 전극(S) 및 상기 소스 전극(S)으로부터 소정 간격 이격된 드레인 전극(D)을 포함한다.
상기 소스 전극(S) 및 드레인 전극(D)과 상기 게이트 전극(G) 사이에는 스위칭 소자(TFT)의 전기적 통로인 액티브층(A)이 형성된다. 상기 액티브층(A)은 일례로, 비정질 실리콘(Amorphous Silicon,a-Si:H))으로 이루어진 반도체층(SC) 및 이온 도핑된 비정질 실리콘(n+ a-Si:H) 으로 이루어진 오믹 콘택층(OC)이 적층된 구조로 형성된다. 이때, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 오믹 콘택층(OC)이 제거되어 상기 반도체층(SC)이 노출된다.
상기 게이트 배선(GL)으로부터 상기 게이트 전극(G)에 게이트 신호가 인가되 면 상기 액티브층(A)에 전기적 통로가 형성되어 상기 데이터 배선(DL)으로부터 제공된 화소 전압이 상기 드레인 전극(D)으로 인가된다. 화소 전압을 인가 받은 드레인 전극(D)은 상기 드레인 전극(D)의 일단부에 형성된 콘택부(CA)를 통해 상기 화소 전극(PE)과 접촉하여 상기 화소 전극(PE)에 화소 전압을 출력한다.
상기 스위칭 소자(TFT)가 형성된 베이스 기판(110) 상에는 상기 패시베이션층(140)이 형성된다. 상기 패시베이션층(140)은 일례로 질화 실리콘 내지는 산화 실리콘으로 이루어지며, 상기 드레인 전극(D)의 콘택부(CA)를 노출시키는 콘택홀(CH)이 형성된다.
한편, 상기 스토리지 공통 배선(STL)은 상기 게이트 배선(GL)들 사이에서 상기 게이트 배선(GL)과 동일한 방향으로 연장되며, 상기 게이트 배선(GL)과 동일하게 제1 금속패턴으로 형성된다. 이때, 상기 스토리지 공통 배선(STL)은 상기 스위칭 소자(TFT)와 인접하게 배치되며, 상기 드레인 전극(D)의 콘택부(CA)와 중첩되도록 형성된다.
상기 패시베이션층(140) 상에는 유기 절연층(150)이 형성된다. 상기 유기 절연층(150)은 상기 배선들(GL,DL) 및 스위칭 소자(TFT)가 형성된 베이스 기판(110)의 표면을 평탄화 시킬 수 있도록 두껍게 형성된다.
이때, 상기 단위 화소(P)에 대응하는 상기 유기 절연층(150) 내에는 상기 콘택부(CA)로부터 상기 스토리지 공통배선(STL)에 대응하는 면적으로 홀(H)이 형성된다. 상기 홀(H)은 상기 스위칭 소자(TFT)의 출력 단자인 드레인 전극(D)과 화소 전극(PE)과의 전기적 접촉을 위하여 형성된다. 또한, 상기 홀(H)은 상기 스토리지 공 통배선(STL)과 화소 전극(PE) 간의 간격을 감소시키므로써 상기 스토리지 공통배(STL)선과 화소 전극(PE) 사이에 충전되는 스토리지 캐패시턴스(Storage Capacitance)의 양을 증가시키기 위하여 형성된다.
상기 홀(H)이 형성된 유기 절연층(150) 상에는 각 단위 화소(P)에 대응하여 상기 화소 전극(PE0이 형성된다. 상기 화소 전극(PE)은 일례로 투명한 도전성 물질로 이루어지며 상기 홀(H) 및 상기 홀(H) 내에서 노출된 상기 콘택홀(CH)을 통해 상기 드레인 전극(D)의 콘택부(CA)와 접촉한다. 상기 투명한 도전성 물질은 일례로, 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide) 등으로 이루어질 수 있다. 상기 화소 전극(PE)은 상기 드레인 전극(D)과 접촉하여 화소 전압을 인가받으며 상기 스토리지 공통배선(STL) 상에 형성된 게이트 절연층(120) 및 패시베이션층(140)을 유전체로 하여 상기 스토리지 공통배선(STL)과 스토리지 캐패시터(Cst)를 정의한다.
본 실시예에서는 드레인 전극(D)과, 스토리지 공통배선(STL)을 중첩시킴으로써, 상기 드레인 전극(D)의 콘택부(CA)를 노출시키기 위하여 유기 절연층(150) 내에 형성시켜야 하는 홀(H)과, 스토리지 공통배선(STL)에 대응하여 형성해야 하는 홀(H)을 각각 별도로 형성하지 않고 하나로 형성할 수 있다.
상기 유기 절연층(150)에 형성되는 홀(H)이 유기 절연층(150)의 표면으로부터 수직하게 형성될 경우, 화소 전극(PE)을 형성하는 후속 공정 시 유기 절연층(150) 상에 형성되는 화소 전극(PE)과 상기 홀(H) 내에 형성되는 화소 전극(PE) 간에 전기적 쇼트가 발생할 수 있으므로 상기 홀(H)은 베이스 기판(110)으로부터 예각의 각도로 형성한다. 이에 따라, 상기 홀(H)의 면적은 상부로 갈수록 넓어진다.
한편, 종래의 표시 기판에서는 상기 콘택부(CA)와 스토리지 공통배선(STL)이 서로 이격되어 형성되므로 상기 유기 절연층 내에는 상기 콘택부에 대응하는 제1 홀 및 상기 스토리지 공통배선에 대응하는 제2 홀이 각각 별개로 형성되었다.
이에 따라, 제1 홀과 드레인 전극(D)의 콘택부(CA)를 정확히 매치시키기 위하여, 미스매치에 대한 마진을 고려하여 드레인 전극(D)의 면적을 충분히 넓게 형성하였다. 또한, 제2 홀과 스토리지 공통배선(STL)을 정확히 매치시키기 위하여 스토리지 공통배선(STL)을 미스매치에 대한 마진을 고려하여 충분히 넓은 면적으로 형성하였다. 그러나 이러한 미스매치에 대한 마진은 단위 화소(P)의 개구율을 감소시키는 요인이 되었다.
이와 달리 본 발명에서는, 상기 콘택부(CA)와 스토리지 공통배선(STL)이 서로 중첩되어, 상기 홀(H)이 콘택부(CA) 및 스토리지 공통배선(STL)에 대응하는 하나의 홀로 형성되므로 상기 홀(H)과 드레인 전극(D)간의 미스매치에 대한 마진을 감소시킬 수 있다. 따라서, 종래에 비해 드레인 전극(D)의 콘택부(CA) 면적을 감소시킬 수 있으므로 단위 화소의(P)의 개구율을 향상시킬 수 있다.
마찬가지로, 상기 홀(H)이 콘택부(CA)로부터 스토리지 공통배선(STL)에 대응하여 넓은 면적의 하나의 홀로 형성되므로 상기 홀(H)과 스토리지 공통배선(STL)간의 미스매치에 대한 마진을 감소시킬 수 있다. 따라서, 종래에 비해 스토리지 공통배선(STL)의 면적을 감소시킬 수 있으므로 단위 화소(P)내 개구율을 향상시킬 수 있다.
도 3는 본 발명의 제2 실시예에 따른 표시 기판을 도시한 평면도이다.
이때, 본 발명의 제2 실시예에 따른 표시 기판은 도 1에 도시된 본 발명의 제1 실시예와 대동소이하므로 차이점만을 설명하도록 한다.
도 3을 참조하면, 제2 실시예에 따른 표시 기판(200)의 스토리지 공통배선(STL)은 드레인 전극(D)의 콘택부(CA)의 가장자리 영역과 중첩되도록 형성된다. 패시베이션층(140)에 형성되는 콘택홀(CH)과 유기 절연층(150)에 형성되는 홀(H)은 제1 실시예와 동일하게 형성된다.
상기 드레인 전극(D)의 하부에는 상기 드레인 전극(D)과 동일하게 패터닝된 액티브층(A)이 형성되어 있으며, 상기 스토리지 공통배선(STL)과 드레인 전극(D)의 중첩부에 형성된 액티브층(A)은 스토리지 캐패시터(Cst)의 유전율을 변화시킨다.
이에 따라, 플리커(flicker) 현상과 같은 표시 기판(100)의 불량이 발생할 수 있다. 그러나, 본 발명의 제2 실시예에서는 상기 드레인 전극(D)과 스토리지 공통배선(STL)의 중첩부가 제1 실시예에 비해 월등히 감소되므로 스토리지 캐패시터(Cst)의 유전율을 보다 균일하게 유지시킬 수 있다.
이에 따라, 표시 기판의 개구율을 향상시키면서도 제1 실시예에 비해 표시 기판 불량을 감소시킬 수 있다.
도 4는 본 발명의 제3 실시예에 따른 표시 기판을 도시한 평면도이다.
이때, 본 발명의 제3 실시예에 따른 표시 기판(300)은 도 1에 도시된 본 발명의 제1 실시예와 대동소이하므로 차이점만을 설명하도록 한다.
도 4를 참조하면, 제3 실시예에 따른 표시 기판(300)의 스토리지 공통배선(STL)은 상기 스위칭 소자(TFT)와 인접하게 형성되고, 드레인 전극의 콘택부(CA)에 인접한 영역은 상기 콘택부(CA)의 가장자리에 대응하도록 패터닝된다. 패시베이션층(140)에 형성되는 콘택홀(CH)과 유기 절연층(150)에 형성되는 홀(H)은 제1 실시예와 동일하게 형성된다.
이에 따라, 본 발명의 제1 실시예 및 제2 실시예와 달리 드레인 전극(D)과 스토리지 공통배선(STL)을 전혀 중첩시키지 않으면서도, 표시 기판(100)의 개구율을 향상시킬 수 있다. 상기 드레인 전극(D)과 스토리지 공통배선(STL)이 중첩되지 않으므로, 상기 드레인 전극(D)의 하부에 형성된 액티브층(A)의 유전율 변화가 야기되지 않는다. 이에 따라, 스토리지 캐패시턴스를 균일하게 유지하면서도 표시 기판(100)의 개구율을 향상시킬 수 있다.
이하, 본 발명의 실시예에 따른 표시 기판의 제조 방법을 설명하도록 한다.
도 5 내지 도 13은 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 5를 참조하면, 베이스 기판(110)위에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층(미도시)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 상기 제1 금속층(미도시)은 스퍼터링 공정에 의해 증착된다.
이어서, 상기 제1 금속층 상에 포토레지스트막(미도시)을 도포하고 차광 부(4) 및 투광부(2)를 포함하는 제1 마스크(MASK 1)를 이용한 사진 공정(Photolithography)으로 상기 포토레지스트막을 패터닝한다.
상기 포토레지스트막(미도시)은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브형 포토레지스트로 이루어지며, 상기 제1 마스크(MASK1)를 이용하여 노광 및 현상하면 상기 차광부(4)에 대응하는 포토레지스트막은 잔류하고, 상기 투광부(2)에 대응하는 포토레지스트막은 제거된다. 이에 따라, 상기 제1 금속층(미도시) 상에는 제1 포토레지스트 패턴(PR1)이 형성된다.
다음으로, 상기 제1 포토레지스트 패턴(PR1)을 이용한 식각 공정으로 상기 제1 금속층(미도시)을 패터닝하여 게이트 배선(GL), 박막 트랜지스터(TFT)의 게이트 전극(G) 및 스토리지 공통배선(STL)을 포함하는 제1 금속패턴을 형성한다.
상기 게이트 배선(GL)은 베이스 기판(110) 상에서 제1 방향으로 연장되고, 상기 게이트 전극(G)은 상기 게이트 배선(GL)으로부터 돌출되어 형성된다.
상기 스토리지 공통배선(STL)은 상기 게이트 배선(GL)들 사이에서 상기 제1 방향으로 연장되며, 상기 게이트 전극(G)에 인접하게 배치된다.
상기 제1 금속패턴을 형성하는 식각 공정이 종료하면 스트립 용액을 이용하여 상기 제1 포토레지스트 패턴(PR1)을 제거한다.
도 6을 참조하면, 상기 제1 금속패턴이 형성된 베이스 기판(110)위에 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 질화 실리콘(SiNx)계열 또는 산화 실리콘(SiOx)계열의 물질로 이루어진 게이트 절연층(120)과, 아몰퍼스 실리콘(a-Si:H)으로 이루어진 반도체층(SC) 및 n+이 온이 고농도로 도핑된 오믹 콘택층(OC)을 순차적으로 적층한다.
이어서, 상기 오믹 콘택층(OC) 위에 제2 금속층(130)을 형성한다. 상기 제2 금속층(130)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 상기 제2 금속층(130)은 스퍼터링 공정에 의해 증착될 수 있다.
다음으로, 상기 제2 금속층(130) 전면에 포토레지스트막(미도시)을 도포한다. 상기 포토레지스트막은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트(Positive Photoresist)로 이루어진다.
이어서, 제2 마스크(MASK 2)를 이용한 사진 공정을 수행하여 상기 포토레지스트막을 패터닝한다.
구체적으로, 상기 제2 마스크(MASK2)는 개구부(2), 차광부(4) 및 반투과부(6)를 포함한다. 상기 개구부(2)에서 노광되는 광의 양을 제1 광량이라고 할때, 상기 반투과부(6)에서는 상기 제1 광량의 절반 정도에 해당하는 제2 광량이 노광된다. 상기 차광부(4)에서는 광이 차단된다.
상기 제2 마스크(MASK2)에 의해 노광된 상기 포토레지스트막을 현상액으로 현상하면 상기 개구부(2)에 대응하는 포토레지스트막은 현상액에 의해 모두 제거된다.
상기 차광부(4)에 대응하는 포토레지스트막(PL)은 현상 전과 동일한 두께의 제1 두께부(d1)를 형성한다.
상기 반투과부(6)에 대응하는 포토레지스트막(PL)은 상기 제1 두께부(d1)의 절반 정도의 두께에 해당하는 제2 두께부(d2)를 형성한다. 이에 따라, 상기 제2 금속층(130) 상에는 상기 제1 두께부(d1) 및 제2 두께부(d2)를 포함하는 제2 포토레지스트 패턴(PR2)이 형성된다.
도 1, 도 6 및 도 7을 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 제2 금속층(130)을 제1 습식 식각한다. 이에 따라, 상기 베이스 기판(110) 상에는 전극 패턴(132) 및 소스 배선(DL)을 포함하는 제2 금속 패턴이 형성된다.
상기 소스 배선(DL)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 따라서, 상기 베이스 기판(110)위에는 제1 방향으로 연장된 게이트 배선(GL)들과 제2 방향으로 연장된 소스 배선(DL)들에 의해 복수의 화소부(P)가 정의된다.
상기 전극 패턴(132)은 상기 소스 배선(DL)으로부터 연결되며, 상기 게이트 전극(G)과 중첩되도록 형성된다. 상기 전극 패턴(132)은 스위칭 소자(TFT)의 소스 전극(S) 및 드레인 전극(D)을 형성하기 위한 패턴이며, 상기 소스 전극(S)과 드레인 전극(D)이 이격되지 않고 서로 연결된 형상을 갖는다.
이어서, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 오믹 콘택층(OC) 및 상기 반도체층(SC)을 순차적으로 식각한다. 상기 오믹 콘택층(OC) 및 상기 반도체층(SC)의 식각은 건식 식각 공정으로 진행된다. 이에 따라, 상기 제2 금속패턴의 하부에는 상기 제2 금속패턴과 동일하게 패터닝되며, 상기 반도체층(SC) 및 상기 오믹 콘택층(OC)이 적층된 구조의 액티브층(A)이 형성된다.
이어서, 산소 플라즈마를 이용하여 상기 제2 포토레지스트 패턴(PR2)의 일정 두께를 제거하는 애싱 공정을 수행한다.
이에 따라, 상기 제1 두께부(d1)의 절반 정도의 두께로 형성된 상기 제2 두께부(d2)는 제거되고 상기 제1 두께부(d1)로 형성되었던 제2 포토레지스트 패턴은 소정 두께로 잔류한다. 상기 제2 두께부(d2)가 제거된 영역에서는 상기 전극 패턴(132)이 노출된다.
이어서, 잔류하는 상기 제2 포토레지스트 패턴(PR2) 이용하여 상기 전극 패턴(132)의 노출부를 식각하는 제2 습식 식각을 진행한다.
이에 따라, 도 1 및 도 8을 참조하면, 소스 배선(DL)으로부터 돌출된 소스 전극(S) 및 상기 소스 전극(S)으로 부터 소정 간격 이격된 드레인 전극(D)이 형성된다.
상기 소스 전극(S) 및 상기 드레인 전극(D)은 상기 게이트 전극(G)과 소정 간격 중첩된다. 이때, 상기 드레인 전극(D) 중 화소 전극(PE)과 콘택하는 콘택부(CA)는 상기 스토리지 공통배선(STL)과 완전히 중첩된다. 이와 달리, 상기 스토리지 공통배선(STL)은 도 3에 도시한 바와 같이 상기 콘택부(CA)의 가장자리와 일부 중첩되도록 패터닝 될 수도 있다. 또한, 상기 스토리지 공통배선(STL)은 도 3에 도시한 바와 같이 상기 콘택부(CA)에 인접한 영역이 상기 콘택부(CA)의 가장자리와 동일한 형상으로 패터닝되어 상기 콘택부(CA)와는 미중첩될 수도 있다.
한편, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 액티브층(A)의 오믹 콘택층(OC)이 노출된다.
이어서, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서 노출된 상 기 오믹 콘택층(OC)을 식각한다. 상기 오믹 콘택층(OC)의 식각은 일례로 건식 식각으로 진행된다.
이에 따라, 베이스 기판(110) 상에는 게이트 전극(G) 액티브층(A) 소스 전극(S) 및 드레인 전극(D)을 포함하는 박막 트랜지스터(TFT)가 형성된다.
상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(110) 상에 잔류하는 제2 포토레지스트 패턴(PR2)은 스트립 용액을 이용한 스트립 공정으로 제거한다.
도 9를 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 게이트 절연층(120) 상에 패시베이션층(140)을 형성한다. 상기 패시베이션층(140)은 상기 게이트 절연층(120)과 동일하게 질화 실리콘 또는 산화 실리콘 계열의 물질로 형성할 수 있으며, 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다.
상기 패시베이션층(140) 상에는 제3 두께(d3)의 포토레지스트막(미도시)을 형성한다. 상기 포토레지스트막은 일례로 노광된 영역이 현상액에 의해 제거되는 포티지브형 포토레지스트로 이루어진다. 이어서, 투광부(2), 차광부(4) 및 회절부(6)를 포함하는 제3 마스크(MASK3)를 이용한 사진 공정으로 상기 포토레지스트막을 패터닝한다.
상기 회절부(6)는 상기 투광부(2)에서 투과되는 광량의 절반 가량에 해당하는 광량이 투과되는 영역으로써, 상기 차광부(4) 내에 복수의 슬릿(SLIT) 패턴을 새김으로써 형성할 수도 있고, 하프톤 재질을 이용하여 형성할 수도 있다. .
상기 제3 마스크(MASK3)의 투광부(2)는 상기 콘택부(CA)에 대응하여 배치되고, 상기 회절부(6)는 상기 스토리지 공통배선(STL)에 대응하여 배치되며, 상기 투 광부(2)와 상기 회절부(6)를 제외한 나머지 영역에는 상기 차광부(4)가 배치된다.
상기 포토레지스트막(미도시)은 노광된 영역이 현상액에 의해 용해되는 포지티브형 포토레지스트로 이루어지므로, 상기 제3 마스크(MASK3)에 의해 노광된 상기 포토레지스트막(미도시)을 현상하면 상기 차광부(4)에 대응하는 영역에는 현상 전과 동일한 제3 두께(d3)의 포토레지스트막이 잔류한다.
또한, 상기 투광부(2)에 의해 노광된 포토레지스트막(150)은 현상액에 의해 모두 용해된다. 이에 따라, 상기 콘택부(CA)에 대응하는 상기 패시베이션층(140)을 노출시키는 콘택홀(CH)이 형성된다.
상기 회절부(6)에 대응하는 포토레지스트막은 현상액에 의해 절반 가량 용해되므로, 상기 스토리지 공통배선(STL) 상에는 제3 두께(d3)의 절반 가량에 해당하는 제4 두께(d4)로 포토레지스트막이 잔류한다.
이에 따라, 상기 패시베이션층(140) 상에는 제3 두께(d3) 영역, 제4 두께(d4) 영역 및 콘택홀(CH)을 포함하는 제3 포토레지스트 패턴(PR3)이 형성된다.
이어서, 상기 제3 포토레지스트 패턴(PR3)을 식각 마스크로 이용하여 노출된 상기 패시베이션층(140)을 식각한다. 상기 패시베이션층(140)의 식각은 건식 식각으로 진행되는 것이 바람직하다. 이에 따라, 상기 패시베이션층(140) 내에도 상기 드레인 전극(D)의 콘택부(CA)를 노출시키는 콘택홀(CH)이 형성된다.
다음으로, 상기 제3 포토레지스트 패턴(PR3)의 일정 두께를 식각한다. 구체적으로 상기 포토레지스트 패턴(PR3)의 식각은 건식 식각 공정으로 진행되며, 적어도 상기 제4 두께(d4) 이상이 제거되도록 식각한다.
이에 따라 도 10을 참조하면, 상기 스토리지 공통배선(STL) 상에 형성된 제3 포토레지스트 패턴(PR3)이 모두 제거되므로, 상기 패시베이션층(140) 상에는 상기 드레인 전극(D)의 콘택부(CA)로부터 상기 스토리지 공통배선(STL)에 대응하는 영역까지 연장된 홀(H)을 포함하는 유기 절연층(150)이 형성된다.
도 11을 참조하면, 상기 홀(H)이 형성된 베이스 기판(110) 상에 투명 전극층(160)을 형성한다. 상기 투명 전극층(160)은 일례로, 인듐 틴 옥사이드, 인듐 징크 옥사이드, 비정질 인듐 틴 옥사이드 등으로 이루어질 수 있으며, 스퍼터링 방식으로 증착할 수 있다.
다음으로, 상기 투명 전극층(160) 상에 포토레지스트막을 도포하고, 제4 마스크(MASK4)를 이용한 사진 공정으로 상기 포토레지스트막을 패터닝하여 상기 단위 화소(P)에 대응하는 제4 포토레지스트 패턴(PR4)을 형성한다. 이어서, 상기 제4 포토레지스트 패턴(PR4)을 이용한 식각 공정으로 상기 투명 전극층을 식각하여 상기 드레인 전극(D)의 콘택부(CA)와 접촉하는 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)의 식각 공정은 일례로, 습식 식각 공정으로 진행된다.
상기 화소 전극(PE)을 형성하는 식각 공정이 종료하면 상기 제4 포토레지스트 패턴(PR4)을 제거하는 스트립 공정을 수행한다. 이에 따라, 도 2에 도시된 본 발명의 실시예에 따른 표시 기판(100)이 완성된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 드레인 전극과 스토리지 공통배선을 서로 인접하거나 중첩되게 형성하고, 유기 절연층 내에 드레인 전극의 콘택 부로부터 스토리지 공통배선에 대응하는 영역까지 연장된 하나의 홀을 형성함으로써 드레인 전극과 스토리지 공통배선에 부여하던 미스매치 방지용 면적 마진을 감소시킬 수 있다. 이에 따라, 콘택부와 스토리지 공통배선에 대응하여 각각 별개의 홀을 형성하던 종래의 구조에 비해 개구율을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 베이스 기판 상에서 제1 방향으로 연장된 게이트 배선들;
    상기 제1 방향에 교차하는 제2 방향으로 연장되어 상기 게이트 배선들과 복수의 단위 화소들을 정의하는 데이터 배선들;
    상기 게이트 배선 및 상기 데이터 배선에 연결되어 상기 단위 화소에 형성된 스위칭 소자;
    상기 제1 방향으로 연장되며 상기 스위칭 소자의 드레인 전극과 인접하게 형성된 스토리지 공통배선;
    상기 스위칭 소자가 형성된 베이스 기판 상에 형성되며, 상기 단위 화소 내에서 상기 드레인 전극의 일단부에 형성된 콘택부로부터 상기 스토리지 공통배선에 대응하는 영역까지 연장된 홀을 포함하는 유기절연층; 및
    상기 단위 화소에 대응하여 상기 유기절연층 상에 형성되며 상기 홀을 통해 상기 콘택부와 접촉하는 화소 전극을 포함하며,
    상기 스토리지 공통배선은 상기 콘택부와 인접한 영역이 상기 콘택부의 가장자리와 동일한 형상으로 패터닝되어 상기 콘택부와 미중첩되는 표시 기판.
  2. 제1항에 있어서, 상기 스토리지 공통배선은 상기 콘택부의 가장자리와 중첩되는 것을 특징으로 하는 표시 기판.
  3. 삭제
  4. 제1항에 있어서, 상기 스위칭 소자와 상기 유기절연층 사이에 형성되며 상기 콘택부를 노출시키는 콘택홀이 형성된 패시베이션층을 더 포함하는 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서, 상기 게이트 배선들과 상기 데이터 배선들 사이에 형성된 게이트 절연층을 더 포함하는 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 게이트 절연층과 상기 데이터 배선들 사이에 형성되며, 상기 데이터 배선들과 동일하게 패터닝된 액티브층을 더 포함하는 것을 특징으로 하는 표시 기판.
  7. 제6항에 있어서, 상기 스토리지 공통배선은 상기 콘택부와 중첩되는 것을 특징으로 하는 표시 기판.
  8. 제1항에 있어서, 상기 게이트 배선과 상기 스토리지 공통배선은 동일 금속층으로 형성되는 것을 특징으로 하는 표시 기판.
  9. 제1 방향으로 연장된 게이트 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들에 의해 단위 화소들이 정의되고, 각 단위 화소에는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 스위칭 소자 및 상기 드레인 전극에 인접하도록 스토리지 공통배선이 형성된 기판 상에 패시베이션층을 형성하는 단계;
    상기 패시베이션층 상에, 상기 단위 화소 내에서 상기 드레인 전극의 일단부에 형성된 콘택부로부터 상기 스토리지 공통배선 영역까지 연장된 홀을 포함하는 유기 절연층을 형성하는 단계; 및
    상기 유기 절연층 상에 상기 홀을 통해 상기 콘택부와 접촉하는 화소 전극을 형성하는 단계를 포함하며,
    상기 유기 절연층을 형성하는 단계는
    상기 패시베이션층 상에 상기 스토리지 공통배선에 대응하여 제1 두께로 형성되고, 상기 스토리지 공통배선을 제외한 나머지 영역에 대응하여 제2 두께로 형성되며, 상기 콘택부에 대응하여 콘택홀이 형성된 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 전체적으로 상기 제1 두께만큼 식각하여 상기 콘택부로부터 상기 스토리지 공통배선에 대응하는 면적의 상기 홀이 형성된 상기 유기 절연층을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 게이트 배선, 상기 스토리지 공통배선 및 상기 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계; 및
    상기 제1 금속패턴에 형성된 기판 상에 상기 데이터 배선, 상기 소스 전극 및 상기 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 스토리지 공통배선은 상기 콘택부의 가장자리와 중첩되도록 패터닝하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제10항에 있어서, 상기 스토리지 공통배선의 상기 콘택부와 인접한 영역은 상기 콘택부의 가장자리 형상과 동일한 형상으로 패터닝하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제10항에 있어서, 상기 제2 금속패턴을 형성하는 단계는
    상기 제1 금속패턴이 형성된 기판 상에 게이트 절연층, 액티브층 및 금속층을 순차적으로 형성하는 단계;
    상기 금속층을 패터닝하여 상기 제2 금속패턴을 형성하는 단계; 및
    상기 제2 금속패턴과 동일한 형상으로 상기 액티브층을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 콘택부는 상기 스토리지 공통배선과 중첩되도록 패터닝하는 것을 특징으로 하는 표시기판의 제조 방법.
  15. 삭제
  16. 제9항에 있어서, 상기 콘택홀에서 노출된 상기 패시베이션층을 식각하여 상기 콘택부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060105005A 2006-10-27 2006-10-27 표시 기판 및 이의 제조 방법 KR101274035B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060105005A KR101274035B1 (ko) 2006-10-27 2006-10-27 표시 기판 및 이의 제조 방법
US11/975,968 US7843518B2 (en) 2006-10-27 2007-10-22 LCD aperture ratios

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060105005A KR101274035B1 (ko) 2006-10-27 2006-10-27 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080037835A KR20080037835A (ko) 2008-05-02
KR101274035B1 true KR101274035B1 (ko) 2013-06-12

Family

ID=39329672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060105005A KR101274035B1 (ko) 2006-10-27 2006-10-27 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US7843518B2 (ko)
KR (1) KR101274035B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427582B1 (ko) * 2007-12-12 2014-08-08 삼성디스플레이 주식회사 표시판 및 이를 포함하는 액정 표시 장치
KR20120015674A (ko) 2010-08-12 2012-02-22 삼성모바일디스플레이주식회사 박막 트랜지스터 기판과 이의 제조 방법
KR20140001246A (ko) 2011-05-10 2014-01-06 에이치. 씨. 스타아크 아이앤씨 멀티-블록 스퍼터링 타겟 및 이에 관한 제조방법 및 물품
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062375A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2004240268A (ja) * 2003-02-07 2004-08-26 Hitachi Displays Ltd 液晶表示装置
KR20060101653A (ko) * 2005-03-21 2006-09-26 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062375A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2004240268A (ja) * 2003-02-07 2004-08-26 Hitachi Displays Ltd 液晶表示装置
KR20060101653A (ko) * 2005-03-21 2006-09-26 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
US7843518B2 (en) 2010-11-30
US20080100788A1 (en) 2008-05-01
KR20080037835A (ko) 2008-05-02

Similar Documents

Publication Publication Date Title
KR100917654B1 (ko) 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
US7279370B2 (en) Thin film transistor array substrate and method of fabricating the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
KR20080010522A (ko) 표시 기판의 제조 방법, 표시 기판 및 마스크
KR101648806B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006201776A (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101274035B1 (ko) 표시 기판 및 이의 제조 방법
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
US8144302B2 (en) Display substrate and method for manufacturing the same
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080104461A (ko) 어레이 기판의 제조 방법 및 어레이 기판
KR101406040B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US8608971B2 (en) Method of manufacturing a display substrate
KR20070076620A (ko) 표시 기판의 제조방법
KR20070091730A (ko) 표시 기판 및 이의 제조 방법
KR101284030B1 (ko) 표시 기판 및 이의 제조 방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법
CN115497872A (zh) 阵列基板及其制备方法、显示面板
KR20010017526A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070079350A (ko) 표시 기판의 제조 방법
KR20080070320A (ko) 표시 기판 및 이의 제조 방법
KR20070056556A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 7