KR101557805B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101557805B1
KR101557805B1 KR1020090080448A KR20090080448A KR101557805B1 KR 101557805 B1 KR101557805 B1 KR 101557805B1 KR 1020090080448 A KR1020090080448 A KR 1020090080448A KR 20090080448 A KR20090080448 A KR 20090080448A KR 101557805 B1 KR101557805 B1 KR 101557805B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
substrate
layer
region
Prior art date
Application number
KR1020090080448A
Other languages
English (en)
Other versions
KR20110022930A (ko
Inventor
신창엽
권재창
심유리
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090080448A priority Critical patent/KR101557805B1/ko
Publication of KR20110022930A publication Critical patent/KR20110022930A/ko
Application granted granted Critical
Publication of KR101557805B1 publication Critical patent/KR101557805B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Abstract

본 발명은 스위칭 영역을 갖는 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상에 일방향으로 연장하며 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선 및 게이트 전극을 덮으며 상기 제 1 기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 상부로 상기 스위칭 영역에 게이트 전극에 대응하여 순차 적층 형성된 액티브층과, 서로 이격하는 오믹콘택층과, 상기 오믹콘택층과 각각 접촉하며 서로 이격하며 형성된 소스 전극 및 상기 게이트 전극과 중첩하는 제 1 영역과 상기 게이트 전극 및 화소전극과 중첩하지 않는 제 2 영역을 갖는 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 제 1 기판 전면에 형성된 보호층과; 상기 보호층 상부로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 상기 화소전극과; 상기 제 1 기판과 마주하는 제 2 판의 내측면에 상기 게이트 배선과 데이터 배선 및 상기 스위칭 영역에 대응하여 형성된 블랙매트릭스와; 상기 블랙매트릭스로 둘러싸인 상기 화소영역에 블랙매트릭스와 중첩하며 주기적으로 순차 반복하는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과; 상기 컬러필터층을 덮으며 상기 제 2 기판 전면에 형성된 공통전극과; 상기 공통전극 하부로 상기 소스 전극에 대응하여 형성되며 상기 제 1 기판과 그 끝단이 접촉하며 형성된 제 1 패턴드 스페이 서와; 상기 공통전극 하부로 상기 제 1 패턴드 스페이서와 동일한 높이를 가지며 상기 드레인 전극 중 상기 게이트 전극 및 화소전극과 중첩하지 않는 상기 제 2 영역에 대응하여 형성된 제 2 패턴드 스페이서와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 액정표시장치를 제공한다.
패턴드스페이서, 터치불량, 뭉게짐

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것이며, 특히, 듀얼 패턴드 스페이서(patterned spacer)를 구비한 액정표시장치에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 분해사시도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 일반적인 액정표시장치(1)는 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 상기 두 기판(10, 20)간의 일정한 셀갭을 유지하기 위하여 상기 두 기판(10, 20)의 내부에는 일정 간격 이격하며 스페이서(spacer)가 구비되어 있다. 이때 상기 스페이서는 산포에 의해 구성되는 볼 스페이서이거나 또는 패터닝되어 구성된 패턴드 스페이서가 되고 있다. 또한 이둘 두 기판(10, 20)에는 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant) 등으로 봉함된 상태를 이루며, 각 기판(10, 20)의 적어 도 하나의 외측면에는 편광판(미도시)이 구비되어 있다.
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)(미도시)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도이다.
우선, 도 2를 참조하면, 도시한 바와 같이, 종래의 패턴드 스페이서를 구비한 액정표시장치(35)는 어레이 기판(40) 상에 가로방향으로 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43)과 교차하며 세로방향으로 데이터 배선(55)이 형성되어 있다. 상기 두 배선(43, 55)이 교차하여 화소영역(P)을 정의하며, 상부의 컬러필터 기판(70) 상에 구비된 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)과 대응하여, 순차적으로 적, 녹, 청색 화소영역(P)를 형성하고 있다. 상기 각 화소영역(P)내에 상기 게이트 배선(43)과 연결된 게이트 전극(45)과 상기 데이터 배선(55)에서 분기한 소스 전극(58)과 상기 소스 전극(58)과 일정간격 이격하여 형성되는 드레인 전극(60)이 형성되어 있다. 또한, 상기 드레인 전극(60)은 상부의 화소전극(67)과 드레인 콘택홀(65)을 통해 연결되어 있다. 상기 게이트 전극(45)과 소스 및 드레인 전극(58, 60)은 하부의 반도체층(50)과 더불어 스위칭 소자인 박막 트랜지스터(Tr)를 형성하고 있다.
또한, 상기 적, 녹, 청색을 갖는 다수의 화소영역(P)으로 구성되는 액티브 영역(AA)에는 상기 두 기판(40, 70)을 합착하여 액정패널 형성 시, 상부의 컬러필터 기판(70)과의 일정한 갭(gap) 형성을 위한 패턴드 스페이서(patterned spacer)(83)가 일정 간격으로 이격하며 반복적으로 형성되어 있다. 이때, 상기 패턴드 스페이서(83)는 빛샘불량 등의 발생을 방지하기 위해 화상을 표시하는 화소영역(P)이 아닌 게이트 배선(43) 상에 일정간격을 가지며 이격되어 형성되어 있음을 알 수 있다.
다음, 도 3을 참조하여 종래의 패턴드 스페이서를 구비한 액정표시장치의 단면 구조에 대해 간단히 설명한다.
우선, 어레이 기판(40) 상에 게이트 전극(45)과 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43) 위로 전면에 게이트 절연막(47)이 형성되어 있다. 또한, 상기 게이트 절연막(47) 위로 액티브층(50a)과 오믹콘택층(50b)으로 구성된 반도체층(50)이 상기 게이트 전극(45)에 대응하여 형성되어 있으며, 상기 반도체층(50) 위로 상기 오믹콘택층(50b)과 각각 접촉하며 상기 게이트 전극(45)을 사이에 두고 일정간격 이격하여 소스 및 드레인 전극(58, 60)이 형성되어 있다. 또한, 상기 소스 및 드레인 전극(58, 60)과 노출된 게이트 절연막(47) 위로 보호층(63)이 형성되어 있으며, 상기 보호층(63) 위로 투명 도전성물질이 증착되어 화소전극(67)이 드레인 콘택홀(65)을 통해 상기 드레인 전극(60)과 접촉하며 형성되어 있다.
다음, 전술한 어레이 기판(40)에 대향하여 위치한 컬러필터 기판(70)에 있어 서는, 그 하면으로 다수의 개구부를 갖는 격자 형태의 블랙매트릭스(73)가 형성되어 있으며, 상기 개구부에는 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)이 순차적으로 배열하며 컬러필터층(76)이 형성되어 있으며, 상기 컬러필터층(76) 하부에 투명 도전성 물질로 이루어진 공통전극(79)이 형성되어 있으며, 상기 공통전극(79)과 하부 어레이 기판(40)상의 보호층(63)과 동시에 접촉하며, 일정간격을 가지며 배열된 다수의 패턴드 스페이서(83)가 형성되어 있다.
이때, 도면에 나타내지 않았지만, 상기 어레이 기판(40)의 보호층(63) 상부 및 컬러필터 기판(70)의 공통전극(79) 하부에는 액정의 초기배향을 위한 배향막(미도시)이 각각 형성되어 있으며, 상기 두 기판(40, 70)의 배향막(미도시) 사이의 영역에는 액정이 개재되어 액정층(90)이 형성되어 있다.
전술한 바와 같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)에 있어서, 상기 패턴드 스페이서(83)는 어레이 기판(40) 또는 컬러필터 기판(70) 중 어느 하나의 기판에 형성되어도 무방하나, 공정의 편의상 통상적으로 컬러필터 기판(70)에 형성되고 있다. 그 이유는 액정표시장치(35)의 제조 공정에서 상기 어레이 기판(40)과 컬러필터 기판(70)은 각각 따로 공정을 진행하여 완성한 후, 이들 두 기판(40, 70)을 서로 합착을 하게 되는데 상대적으로 공정이 단순한 컬러필터 기판(70)에 상기 패턴드 스페이서(83)를 형성함으로써 어레이 기판(40)과의 생산 보조를 맞출 수 있기 때문이다.
그러나, 전술한 바와 같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)는 소정의 압력으로 액정표시장치(35)의 표면을 눌렀을 시, 상기 눌린 부분에서 원 래의 셀갭으로 복원하려는 힘이 적어 눌림 불량 또는 터치 불량을 발생시키는 문제가 있다. 이는 패턴드 스페이서(83)의 탄력은 실리카 재질의 볼 스페이서보다 상대적으로 낮기 때문이며, 상기 패턴드 스페이서(83)가 어레이 기판(40)과의 마찰력에 의해 용이하게 복원되지 못하기 때문이다.
상기 문제점을 해결하기 위해서, 본 발명은 컬러필터 기판에 어레이 기판과 접촉하여 셀갭 유지 역할을 하는 제 1 패턴드 스페이서를 구비하고, 이와 이격하여 상기 어레이 기판과 접촉하지 않고 일정한 이격간격을 유지하여 눌림 발생 시 복원력을 향상시키는 제 2 패턴드 스페이서를 구비함으로써 눌림 및 터치 불량을 방지할 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.
나아가, 눌림 방지용의 제 2 패턴드 스페이서와 어레이 기판과의 이격간격이 2000Å 이하가 되도록 함으로써 눌림 발생 시 눌림 방지 역할을 하는 제 2 패턴드 스페이서가 어레이 기판과 접촉하여 지지하기 전에 발생하는 셀갭 유지용의 제 1 패턴드 스페이서의 뭉게짐 불량을 억제시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시장치는, 스위칭 영역을 갖는 화소영역이 정의(定義)된 제 1 기판과; 상기 제 1 기판 상에 일방향으로 연장하며 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선 및 게이트 전극을 덮으며 상기 제 1 기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 상부로 상기 스위칭 영역에 게이트 전극에 대응하여 순차 적층 형성된 액티브층과, 서로 이격하는 오믹콘택층과, 상기 오믹콘택층과 각각 접촉하며 서로 이격하며 형성된 소스 전극 및 상기 게이트 전극과 중첩하는 제 1 영역과 상기 게이트 전극 및 화소전극과 중첩하지 않는 제 2 영역을 갖는 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 제 1 기판 전면에 형성된 보호층과; 상기 보호층 상부로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 상기 화소전극과; 상기 제 1 기판과 마주하는 제 2 판의 내측면에 상기 게이트 배선과 데이터 배선 및 상기 스위칭 영역에 대응하여 형성된 블랙매트릭스와; 상기 블랙매트릭스로 둘러싸인 상기 화소영역에 블랙매트릭스와 중첩하며 주기적으로 순차 반복하는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과; 상기 컬러필터층을 덮으며 상기 제 2 기판 전면에 형성된 공통전극과; 상기 공통전극 하부로 상기 소스 전극에 대응하여 형성되며 상기 제 1 기판과 그 끝단이 접촉하며 형성된 제 1 패턴드 스페이서와; 상기 공통전극 하부로 상기 제 1 패턴드 스페이서와 동일한 높이를 가지며 상기 드레인 전극 중 상기 게이트 전극 및 화소전극과 중첩하지 않는 상기 제 2 영역에 대응하여 형성된 제 2 패턴드 스페이서와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함한다.
이때, 상기 게이트 배선과 상기 게이트 전극은 그 두께가 1800Å 내지 2000Å이 됨으로써 상기 어레이 기판과 상기 제 2 패턴드 스페이서의 끝단과의 이격간격이 1800Å 내지 2000Å인 것이 특징이다.
또한, 상기 게이트 절연막과 상기 데이터 배선 사이에는 상기 액티브층을 이루는 동일한 물질로 동일한 두께를 갖는 제 1 더미패턴과, 상기 오믹콘택층을 이루는 동일한 물질로 동일한 두께를 갖는 제 2 더미패턴이 형성된다.
또한, 상기 제 1 및 제 2 패턴드 스페이서는 원 기둥 또는 사각 기둥형태를 이루며, 상기 어레이 기판과 마주하는 그 끝단의 직경 또는 일 변의 크기가 10㎛ 내지 14㎛이며, 상기 게이트 및 데이터 배선의 폭은 8㎛ 내지 12㎛인 것이 특징이다.
또한, 상기 소스 전극은 상기 게이트 전극 상부에서 요입부를 갖도록 “U”자 또는 회전한 상태의 "U"자 형태를 이루며, 상기 드레인 전극은 상기 소스 전극의 요입부에 함입된 부분을 갖도록 형성된 것이 특징이다.
또한, 상기 액정표시장치는 다수의 화소영역을 가지며, 상기 제 1 및 제 2 패턴드 스페이서는 상기 다수의 각 화소영역에 형성되거나, 또는 하나 이상의 다수의 화소영역 단위로 이격하며 형성된 것이 특징이다.
본 발명은 컬러필터 기판에 어레이 기판과 접촉하여 셀갭 유지 역할을 하는 제 1 패턴드 스페이서를 구비하고, 이와 이격하여 상기 어레이 기판과 접촉하지 않 고 일정한 이격간격을 유지하여 눌림 발생 시 복원력을 향상시키는 제 2 패턴드 스페이서를 구비함으로써 눌림 및 터치 불량을 방지하는 효과가 있다.
또한, 눌림 방지용의 제 2 패턴드 스페이서와 어레이 기판과의 이격간격이 2000Å 이하가 되도록 함으로써 눌림 발생 시 눌림 방지 역할을 하는 제 2 패턴드 스페이서가 어레이 기판과 접촉하여 지지하기 전에 발생하는 셀갭 유지용의 제 1 패턴드 스페이서의 뭉게짐 불량을 억제시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 5는 도 4를 절단선 V-V를 따라 절단한 단면도이다. 설명의 편의를 위해 각 화소영역 내의 스위칭 소자인 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
우선, 도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치(101)에 있어, 하부에 위치한 어레이 기판(110)에는 일방향으로 게이트 배선(113)이 연장 형성되어 있으며, 상기 게이트 배선(113)과 교차하여 화소영역(P) 정의하며 데이터 배선(125)이 형성되어 있다.
또한, 상기 게이트 배선 및 데이터 배선(113, 125)의 교차지점 부근에는 스위칭 소자로서, 게이트 전극(115)과 게이트 절연막(117)과, 반도체층(120)과 소스 및 드레인 전극(128, 130)으로 이루어진 박막트랜지스터(Tr)가 형성되어 있다.
또한, 상기 박막트랜지스터(Tr) 위로는 상기 드레인 전극(130)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 전면에 형성되어 있으며, 상기 보호층(140) 위로 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(130)과 상기 드레인 콘택홀(143)을 통해 전기적으로 접촉하는 화소전극(146)이 형성되어 있다.
다음, 전술한 구성을 갖는 어레이 기판(110)에 대응하여 그 상부에 위치한 컬러필터 기판(150)에는 상기 어레이 기판(110)의 게이트 배선(113)과 데이터 배선(125)에 대응하여 상기 게이트 및 데이터 배선(113, 125)의 폭보다 넓은 폭을 가져 상기 게이트 배선과 화소영역의 이격영역 및 상기 데이터 배선과 상기 화소영역의 이격영역을 가리도록 각 화소영역(P)을 둘러싸며, 동시에 상기 화소영역(P) 내의 박막트랜지스터(Tr)를 가리도록 격자구조로써 블랙매트릭스(153)가 형성되어 있다.
또한, 상기 컬러필터 기판(150)에는 상기 블랙매트릭스와 일부 중첩하며 각 화소영역(P)에 대응하여 순차적으로 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)이 형성된 컬러필터층(156)이 형성되어 있다.
다음, 상기 각 컬러필터 패턴(156a, 156b, 156c)을 덮으며 전면에 공통전극(160)이 형성되어 있으며, 상기 공통전극(160) 하부로 상기 블랙매트릭스와 중첩하며 동일한 높이를 가지며 제 1 및 제 2 패턴드 스페이서(163a, 163b)가 형성되어 있다.
이때, 본 발명에 있어 가장 특징적인 구성으로서 상기 제 1 패턴드 스페이서 는 소스 전극에 대응하도록 위치하고 있으며, 상기 제 2 패턴드 스페이서는 드레인 전극에 대응하도록 위치하고 있는 것이 특징이다. 이때, 상기 제 1 패턴드 스페이서는 그 끝단이 상기 어레이 기판과 접촉한 상태를 이루어 갭 형성용 패턴드 스페이서를 이루며, 상기 제 2 패턴드 스페이서는 상기 어레이 기판과는 접촉하지 않고 2000Å 정도 이격간격을 유지한 상태를 이루어 외부로부터의 압력이 가해지는 경우 상기 어레이 기판과의 접촉하여 상기 제 1 패턴드 스페이서의 뭉게짐이 발생하지 않도록 하며, 상기 제 1 패턴드 스페이서와 더불어 압력에 반하는 탄성력을 크게 하는 눌림 방지용 패턴드 스페이서를 이루는 것이 특징이다.
한편, 이러한 구성을 갖는 제 1 및 제 2 패턴드 스페이서는 그 높이가 동일함에도 불구하고 상기 제 1 패턴드 스페이서는 어레이 기판과 접촉하는 상태를 유지하는 갭용 패턴드 스페이서를 이루며, 상기 제 2 패턴드 스페이서는 어레이 기판과 2000Å정도의 이격간격을 가지며 위치하는 이유는 어레이 기판의 구조적 특성에 기인한다.
이후에는 도 5를 참조하여 본 발명에 따른 액정표시장치의 단면 구조에 대해 설명한다.
우선, 본 발명에 따른 액정표시장치(1041)는 하부의 어레이 기판(110)과 이와 대향하며 상부에 위치하는 컬러필터 기판(150)과, 이들 두 기판(110, 150) 사이에 개재된 액정층(190)으로 구성되고 있다.
우선, 하부에 위치한 어레이 기판(110)에는 컬러필터 기판과 마주하는 내측면에 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(113)과 연결 되며 게이트 전극(115)이 형성되어 있다. 도면에 있어서는 상기 게이트 전극(115)은 상기 게이트 배선(미도시)에서 분기한 형태가 됨을 보이 있지만, 상기 게이트 배선(113) 자체로서 이루어질 수도 있다. 이때, 상기 게이트 배선(미도시)과 게이트 전극(115)은 저저항 금속물질 예를들면 알루미늄, 알루미늄 합금, 구리, 구리합금, 몰리브덴 중 어느 하나 또는 둘 이상의 물질로서 1800Å 내지 2000Å 정도의 두께를 갖도록 형성되는 것이 특징이다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(115) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어지며 1500Å 내지 2000Å 정도의 두께를 가지며 게이트 절연막(117)이 전면에 형성되어 있다.
또한, 게이트 절연막(117) 위로 스위칭 영역(TrA)에 있어서는 순수 비정질 실리콘으로 이루어진 액티브층(120a)과 서로 이격하는 형태로 불순물 비정질 실리콘으로 이루어진 오믹콘택층(120b)으로 구성된 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 위로 더욱 정확히는 상기 반도체층(120) 중 서로 이격하는 오믹콘택층 위로 소스 및 드레인 전극(128, 130) 서로 이격하며 형성되어 있다. 이때, 상기 액티브층(120a)은 1200Å 내지 1400Å 정도의 두께를 가지며, 상기 오믹콘택층(120b)은 500Å 내지 600Å 정도의 두께를 가지며, 상기 소스 및 드레인 전극(128, 130)은 1800Å 내지 2200Å 정도의 두께를 가지며 구성되고 있는 것이 특징이다.
이때, 상기 소스 전극(128)은 그 영역 전체가 상기 게이트 전극(115)과 완전 중첩하고 있으며, 요입부를 갖도록 그 형태가 우측으로 90도 회전한 “U"형태를 이루도록 형성되고 있으며, 상기 드레인 전극(130)은 상기 소스 전극(128)의 요입부에 함입된 부분(이하 제 1 영역(130a)이라 정의함)은 상기 게이트 전극(115)과 중첩하도록 형성되며, 화소전극(146)과 연결을 위해 화소영역(P) 내부로 연장된 부분은 상기 게이트 전극(115)과는 중첩하지 않도록 형성되고 있는 것이 특징이다. 이때 설명의 편의를 위해 상기 드레인 전극(130) 중 상기 게이트 전극(115) 및 화소전극(146)과 중첩하지 않는 부분을 제 2 영역(130b), 상기 게이트 전극(115)과 중첩하지 않지만 상기 화소전극(146)과 중첩하는 부분을 제 3 영역(130c)이라 정의한다.
따라서, 상기 드레인 전극(130)은 그 자체가 게이트 전극(115)과 중첩하는 제 1 영역(130a)과 중첩하지 않는 제 2, 3 영역(130b, 130c)으로 나뉨으로써 상기 제 1 영역(130a)과 상기 제 2, 3 영역(130b, 130c)이 상기 게이트 전극(115)의 두께인 1800Å 내지 2000Å 정도의 단차(높이차(어레이 기판의 내측면 기준임))를 갖도록 형성되고 있는 것이 특징이다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(115)과 게이트 절연막(117)과 액티브층(120a)과 서로 이격하는 오믹콘택층(120b)과 서로 이격하는 소스 및 드레인 전극(128, 130)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
또한, 상기 게이트 절연막(117) 위로는 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(125)이 형성되어 있으며, 이때, 상기 데이터 배선(125)은 상기 소스 전극(128)과 연결되도록 구성되고 있다.
한편, 제조 공정 상 특징에 의해 상기 데이터 배선(125) 하부로 상기 게이트 절연막(117) 상부에는 상기 액티브층(120a)을 이루는 동일한 물질로서 동일한 두께를 갖는 제 1 더미패턴(121a)과 상기 오믹콘택층(120b)을 이루는 동일한 물질로 동일한 두께를 갖는 제 2 더미패턴(121b)이 형성되고 있다.
다음, 상기 데이터 배선(125)과 소스 및 드레인 전극(128, 130) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어지며 2000Å 내지 4000Å 정도의 두께를 가지며 보호층(140)이 전면에 형성되어 있다. 이때, 상기 보호층(140)은 각 화소영역(P) 내의 스위칭 영역(TrA)에 대응해서는 하부의 드레인 전극(130) 중 상기 화소영역 내에 연장된 제 2 영역(130b)을 노출시키는 드레인 콘택홀(143)을 구비하고 있으며, 상기 각 화소영역(P) 내의 상기 보호층(140) 상부로는 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(130)과 접촉하며 화소전극(147)이 형성되어 있다.
전술한 구성을 갖는 어레이 기판(110)과 대응하여 그 상부에 위치한 컬러필터 기판(150)의 내측면에는 개구부를 갖는 격자형태의 블랙매트릭스(153)가 형성되어 있다. 이때 상기 블랙매트릭스(153)는 상기 어레이 기판(110) 내게 구비된 게이트 및 데이터 배선(미도시, 125)과 상기 스위칭 영역(TrA)에 대응하여 형성되고 있는 것이 특징이다.
또한, 상기 블랙매트릭스(153) 및 노출된 컬러필터 기판(150)의 하부에 상기 개구부를 채우며, 블랙매트릭스(153) 일부와 중첩되며 적, 녹, 청색 컬러필터 패턴(156a, 미도시, 156c)이 순차적으로 배열된 컬러필터층(156)이 형성되어 있다. 또한, 상기 컬러필터층(156) 하부로 전면에 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(159)이 형성되어 있다. 이때, 도면에 나타내지 않았지만, 상기 공통전극(159)과 상기 컬러필터층(156) 사이에는 상기 컬러필터층(156)의 보호와 상기 공통전극(159)이 평탄한 표면을 갖도록 하기 위해 투명한 유기절연물질로서 오버코트층(미도시)이 더욱 형성될 수도 있다.
다음, 상기 공통전극(159) 하부(159)로 각 화소영역(P) 내에 상기 평탄한 표면을 갖는 상기 공통전극(159)을 기준으로 동일한 높이를 갖는 제 1 및 제 2 패턴드 스페이서(163, 164)가 이격하며 형성되어 있다. 이때, 상기 제 1 패턴드 스페이서(163)는 하부의 어레이 기판(110)의 소스 전극(128)과 대응하도록 형성되고 있으며, 상기 제 2 패턴트 스페이서(164)는 상기 드레인 전극(130) 중 상기 게이트 전극과 중첩하지 않는 제 2, 3 영역(130b, 130c) 중 화소전과 중첩하지 않는 제 2 영역(130b)에 대응하여 형성되고 있는 것이 특징이다.
따라서, 상기 제 1 패턴드 스페이서(163)는 어레이 기판(110)에 있어서 가장 많은 구성요소가 적층된 소스 전극(128)이 형성된 부분에 대응하여 배치됨으로써 상기 어레이 기판(110)과 접촉한 상태, 더욱 정확히는 상기 어레이 기판의 최상층에 구성된 구성요소 도면에서는 보호층과 접촉한 상태를 이루게 되며, 컬러필터 기판(150) 상에서 상기 제 1 패턴드 스페이서(163)와 동일한 높이를 가지며 형성되는 상기 제 2 패턴드 스페이서(164)는 상기 소스 전극(128)이 형성된 부분 대비 게이트 전극(115)이 형성되지 않아 1800Å 내지 2000Å정도 단차를 갖는 드레인 전극의 제 2 영역(130b)에 대응하여 형성됨으로써 외부에서 압력이 가해지지 않는 경우 상기 어레이 기판(110) 상의 최상층의 구성요소와 접촉하지 않은 상태로 1800Å 내지 2000Å 정도의 이격간격을 가지며 배치되게 되는 것이 특징이다.
한편, 도 4와 도 5를 함께 참조하면, 상기 제 1 및 제 2 패턴드 스페이서(163, 164)는 도면에서는 각 화소영역(P)마다 구성된 것처럼 도시되었지만, 반드시 각 화소영역(P)마다 형성될 필요는 없다. 일례로 적, 녹, 청색 컬러필터 패턴(156a, 156b, 156c)이 구비된 화소영역(P) 중 어느 하나의 색의 컬러필터 패턴이 형성된 화소영역(P) 예를들면 적색 컬러필터 패턴이 구비된 화소영역(P)마다 형성될 수도 있으며, 또는 2개 내지 20개의 화소영역(P) 정도의 이격간격을 가지며 형성될 수 있다. 단, 상기 제 1 및 2 패턴드 스페이서(163, 164)가 형성되는 화소영역(P)에 대해서는 전술한 바와 같이 소스 전극(128)과 게이트 전극(115) 및 화소전극(146)과 중첩하지 않는 드레인 전극(130)의 제 2 영역(130b)에 대응하여 형성되는 것이 특징이다.
이렇게 화소영역(P) 내에서 제 1 및 제 2 패턴드 스페이서(163, 164)를 각각 소스 전극(128)과, 게이트 전극(115) 및 화소전극(146)과 중첩하지 않는 드레인 전극(130)의 제 2 영역(130b)과 대응되도록 배치한 것은 상기 제 2 패턴드 스페이서(164)가 눌림 방지의 역할을 충실히 수행할 수 있도록 하기 위함이다.
상기 제 2 패턴드 스페이서(164)를 상기 게이트 전극(115) 및 화소전극(146) 과 중첩되지 않는 드레인 전극(130)의 제 2 영역(130b) 이외의 영역에 형성하는 경우, 상기 제 2 패턴드 스페이서(164)는 눌림 방지용 패턴드 스페이서로서의 역할을 원활하게 수행하지 못하게 된다. 즉, 눌림 방지용 패턴드 스페이서로서의 역할을 원활하게 수행하기 위해서는 어레이 기판(110)과의 이격간격(d)이 최대 2000Å보다 크게 차이가 나면 안되며, 2000Å 보다 이격간격이 큰 경우 상기 눌림 방지용 패턴트 스페이서가 상기 어레이 기판(110)과 접촉하기 전에 이미 상기 어레이 기판(110)과 접촉하고 있는 갭용 패턴드 스페이서로서의 역할을 하는 상기 제 1 패턴드 스페이서(163)의 뭉게짐이 발생하는 현상이 다발하고 있다.
일례로 상기 제 2 패턴드 스페이서(163)를 게이트 배선(113)에 대응하도록 형성하는 경우, 상기 게이트 배선(113)이 형성된 부분의 어레이 기판(110) 상에 적층된 구성요소는 상기 게이트 배선(113), 게이트 절연막(117), 보호층(140)이 되며, 이 경우 상기 제 1 패턴트 스페이서(163)가 형성된 부분은 게이트 전극(115), 게이트 절연막(117), 액티브층(120a), 오믹콘택층(120b), 소스 전극(128), 보호층(1470)이 되므로 액티브층(120a)과 오믹콘택층(120b) 및 소스 전극(128)의 두께를 모두 합한 두께만큼의 단차를 갖게 된다. 액티브층(120a)과 오믹콘택층(120b) 및 소스 전극(128)의 두께를 모두 합한 두께는 약 4000Å 정도가 됨을 알 수 있으며, 이 경우 외부 압력에 의해 눌림 발생 시 상기 제 1 패턴트 스페이서(163)는 뭉게짐이 심하게 발생되어 거의 모두 불량 처리되는 실정이다.
또한, 상기 제 2 패턴드 스페이서(164)를 상기 게이트 배선(113)에 대응하여 형성하는 경우, 상기 제 2 패턴드 스페이서(164)의 끝단 면적(원 기둥 형상인 경우 직경이 10㎛ 내지 14㎛이고, 사각 기둥 형상일 경우 가로 또는 세로 길이가 10㎛ 내지 14㎛임)이 상기 게이트 배선(113)의 폭(통상적으로 8㎛ 내지 12㎛)보다 통상적으로 크므로 상기 제 2 패턴드 스페이서(164)가 형성되는 부분에 대응해서는 타영역보다 상기 게이트 배선(113)의 폭을 크게 형성하여야 하므로 개구율이 저하될 수 있으며, 본 발명에 따른 액정표시장치(101)의 경우, 게이트 배선(113) 또는 데이터 배선(125)에 대응해서는 상기 제 1 및 제 2 패턴드 스페이서(163, 164)를 형성하지 않음으로 개구율 저하 등의 문제는 발생하지 않는 것이 특징이다.
한편, 상기 제 2 패턴드 스페이서(164)와 어레이 기판(110)이 2000Å 정도의 이격간격을 유지할 수 있는 또 다른 부분은 상기 게이트 배선(113)과 중첩하지 않는 데이터 배선(125)이 형성된 부분이 됨을 알 수 있다. 이 부분은 게이트 절연막(117), 제 1 더미 패턴(121a), 제 2 더미패턴(121b), 데이터 배선(125), 보호층(140)의 적층 구조를 가지므로 상기 게이트 전극(115) 및 화소전극(146)과 중첩하지 않는 드레인 전극(130)의 제 2 영역(130b)과 상기 어레이 기판(110)의 내측면을 기준으로 동일한 두께를 가짐을 알 수 있다. 따라서, 상기 제 2 패턴드 스페이서(164)가 상기 게이트 배선(113)과 중첩하지 않는 데이터 배선(125)에 대응하도록 형성되어도 제 1 패턴드 스페이서(163)의 뭉게짐 불량 방지에 있어서는 동일한 효과를 기대할 수 있다.
하지만, 상기 제 2 패턴드 스페이서(164)를 게이트 배선(113)과 중첩하지 않는 데이터 배선(125)에 대응하도록 형성하는 경우, 상기 데이터 배선(125) 또한 그 폭이 8㎛ 내지 12㎛ 정도가 되므로 어레이 기판(110)과 마주하는 끝단의 직경 또는 한 변 길이가 10㎛ 내지 14㎛ 정도인 제 2 패턴드 스페이서(164)가 형성되는 부분에 대해서는 상기 데이터 배선(125)의 폭을 타 영역대비 크게 형성해야 하므로 개구율 저하가 발생할 수 있다. 또한, 눌림 시 제 1 패턴드 스페이서(163)의 뭉게짐을 방지하는 역할을 하기 위해서는 상기 제 1 패턴드 스페이서(163)와 이격간격 또한 중요한 요소가 되며, 데이터 배선(125) 상에 상기 제 2 패턴드 스페이서(164)를 형성할 경우, 상기 제 1 패턴드 스페이서(163)와의 이격간격이 상대적으로 커지게 되므로 눌림 방지의 역할 수행의 반감될 수 있다.
따라서, 이러한 모든 점을 고려할 경우, 상기 제 1 패턴드 스페이서(163)는 게이트 전극(115)과 완전 중첩하며 형성되는 소스 전극(128)에 대응하도록, 상기 제 2 패턴드 스페이서(164)는 게이트 전극(115) 및 화소전극(146)과 중첩하지 않는 드레인 전극(130)의 제 2 영역(130b)에 대응하도록 배치한 본 발명에 따른 액정표시장치(101)가 가장 효과적인 구성을 갖는다 할 것이다.
한편, 상기 제 1 및 제 2 패턴드 스페이서(163, 164) 자체의 높이를 달리 구성하는 방법도 있지만, 이 경우 높이가 다른 제 1 및 제 2 패턴드 스페이서(163, 164) 형성을 위해서는 2회의 마스크 공정을 진행하거나 또는 회절노광 또는 하프톤 노광을 이용한 1회의 마스크 공정이 진행하여 한다.
2회의 마스크 공정을 진행할 경우, 1회의 마스크 공정 수가 늘어나므로, 제조 비용의 상승 및 단위 시간당 생산성 저하가 발생하고, 회절노광 또는 하프톤 노광을 이용한 1회의 마스크 공정을 진행하는 경우, 그 공정이 일반적인 마스크 공정대비 복잡하고, 빛의 차단영역과 투과영역만을 갖는 노광마스크를 이용한 일방적인 노광 마스크보다 빛의 차단영역과 투과영역 이외에 반투과영역을 더욱 포함하는 노광 마스크의 제조 단가가 비싸므로 결국 이 경우도 제조 비용의 상승을 초래하게 된다.
본 발명에 따른 액정표시장치(101)는 어레이 기판(110)의 경우, 일반적인 4마스크 제조 방법에 따라 제조할 수 있으며, 컬러필터 기판(150)의 경우, 상기 제 1 및 제 2 패턴드 스페이서(163, 164)의 위치만을 상기 어레이 기판(110)의 소스 전극(128)과, 게이트 전극(115) 및 화소전극(146)과 중첩하지 않는 드레인 전극(130)의 제 2 영역(130b)에 대응하도록 형성하면 되며, 상기 제 1 및 제 2 패턴드 스페이서(163, 164)는 동일한 높이를 가지며 형성되므로 추가적인 공정을 필요로 하지 않는다.
따라서, 일방적인 액정표시장치의 제조 공정에 의해 제조되면서도 스페이서 뭉게짐 등의 불량을 방지할 수 있고, 개구율 저하도 없는 구성을 갖는 것이 특징이라 할 것이다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 분해사시도.
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면.
도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도.
도 4는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면.
도 5는 도 4를 절단선 V-V를 따라 절단한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 액정표시장치 110 : 어레이 기판
113 : 게이트 배선 115 : 게이트 전극
120 : 반도체층 125 : 데이터 배선
128 : 소스 전극 130 : 드레인 전극
130a, 130b, 130c : 제 1, 2, 3 영역 143 : 드레인 콘택홀
150 : 컬러필터 기판 153 : 블랙매트릭스
156 : 컬러필터층
156a, 156b, 156c : 적, 녹 ,청색 컬러필터 패턴
P : 화소영역

Claims (6)

  1. 스위칭 영역을 갖는 화소영역이 정의(定義)된 제 1 기판과;
    상기 제 1 기판 상에 일방향으로 연장하며 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과;
    상기 게이트 배선 및 게이트 전극을 덮으며 상기 제 1 기판 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 상부로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과;
    상기 게이트 절연막 상부로 상기 스위칭 영역에 게이트 전극에 대응하여 순차 적층 형성된 액티브층과, 서로 이격하는 오믹콘택층과, 상기 오믹콘택층과 접촉하는 소스 전극과, 상기 오믹콘택층과 접촉하고 상기 소스 전극과 이격하고 상기 게이트 전극과 중첩하는 제 1 영역과 상기 게이트 전극 및 화소전극 모두와 중첩하지 않는 제 2 영역을 갖는 드레인 전극과;
    상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 제 1 기판 전면에 형성된 보호층과;
    상기 보호층 상부로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 상기 화소전극과;
    상기 제 1 기판과 마주하는 제 2 판의 내측면에 상기 게이트 배선과 데이터 배선 및 상기 스위칭 영역에 대응하여 형성된 블랙매트릭스와;
    상기 블랙매트릭스로 둘러싸인 상기 화소영역에 블랙매트릭스와 중첩하며 주기적으로 순차 반복하는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층과;
    상기 컬러필터층을 덮으며 상기 제 2 기판 전면에 형성된 공통전극과;
    상기 공통전극 하부로 상기 소스 전극에 대응하여 형성되며 상기 제 1 기판과 그 끝단이 접촉하며 형성된 제 1 패턴드 스페이서와;
    상기 공통전극 하부로 상기 제 1 패턴드 스페이서와 동일한 높이를 가지며 상기 드레인 전극의 상기 제 2 영역에 대응하여 형성된 제 2 패턴드 스페이서와;
    상기 제 1 및 제 2 기판 사이에 개재된 액정층
    을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 배선과 상기 게이트 전극은 그 두께가 1800Å 내지 2000Å이 됨으로써 상기 제 1 기판과 상기 제 2 패턴드 스페이서의 끝단과의 이격간격이 1800Å 내지 2000Å인 것이 특징인 액정표시장치.
  3. 제 1 항에 있어서,
    상기 게이트 절연막과 상기 데이터 배선 사이에는 상기 액티브층을 이루는 동일한 물질로 동일한 두께를 갖는 제 1 더미패턴과, 상기 오믹콘택층을 이루는 동일한 물질로 동일한 두께를 갖는 제 2 더미패턴이 형성된 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 패턴드 스페이서는 원 기둥 또는 사각 기둥형태를 이루며, 상기 제 1 기판과 마주하는 그 끝단의 직경 또는 일 변의 크기가 10㎛ 내지 14㎛이며,
    상기 게이트 및 데이터 배선의 폭은 8㎛ 내지 12㎛인 것이 특징인 액정표시장치.
  5. 제 1 항에 있어서,
    상기 소스 전극은 상기 게이트 전극 상부에서 요입부를 갖도록 “U”자 또는 회전한 상태의 "U"자 형태를 이루며,
    상기 드레인 전극은 상기 소스 전극의 요입부에 함입된 부분을 갖도록 형성된 것이 특징인 액정표시장치.
  6. 제 1 항에 있어서,
    상기 액정표시장치는 다수의 화소영역을 가지며, 상기 제 1 및 제 2 패턴드 스페이서는 상기 다수의 각 화소영역에 형성되거나, 또는 하나 이상의 다수의 화소영역 단위로 이격하며 형성된 것이 특징인 액정표시장치.
KR1020090080448A 2009-08-28 2009-08-28 액정표시장치 KR101557805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090080448A KR101557805B1 (ko) 2009-08-28 2009-08-28 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080448A KR101557805B1 (ko) 2009-08-28 2009-08-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110022930A KR20110022930A (ko) 2011-03-08
KR101557805B1 true KR101557805B1 (ko) 2015-10-07

Family

ID=43931129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080448A KR101557805B1 (ko) 2009-08-28 2009-08-28 액정표시장치

Country Status (1)

Country Link
KR (1) KR101557805B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592718B (zh) * 2016-08-17 2017-07-21 友達光電股份有限公司 畫素結構及應用其的顯示面板

Also Published As

Publication number Publication date
KR20110022930A (ko) 2011-03-08

Similar Documents

Publication Publication Date Title
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
JP4442684B2 (ja) 液晶表示装置及びその製造方法
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
KR20140083650A (ko) 액정표시장치 및 그 제조방법
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140141833A (ko) 액정표시장치 및 이의 제조 방법
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20130015737A (ko) 액정표시장치
KR20080082086A (ko) 액정표시장치와 그 제조방법
KR20120038846A (ko) 액정표시장치 및 그 제조방법
KR20130015734A (ko) 액정표시장치
KR20090052591A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070036867A (ko) 액정표시장치 및 그 제조 방법
KR20130061969A (ko) 액정표시장치 및 이의 제조 방법
JP2007310351A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20110118999A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR20130015735A (ko) 액정표시장치
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
US20070188682A1 (en) Method for manufacturing a display device
KR20130030975A (ko) 액정표시장치
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR101557805B1 (ko) 액정표시장치
US8530291B2 (en) Method for manufacturing display device
KR20060038148A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 4