KR20120038846A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20120038846A
KR20120038846A KR1020100100526A KR20100100526A KR20120038846A KR 20120038846 A KR20120038846 A KR 20120038846A KR 1020100100526 A KR1020100100526 A KR 1020100100526A KR 20100100526 A KR20100100526 A KR 20100100526A KR 20120038846 A KR20120038846 A KR 20120038846A
Authority
KR
South Korea
Prior art keywords
layer
data line
gate
liquid crystal
lower substrate
Prior art date
Application number
KR1020100100526A
Other languages
English (en)
Other versions
KR101717651B1 (ko
Inventor
조석호
유재현
민지숙
김윤오
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100100526A priority Critical patent/KR101717651B1/ko
Priority to CN201010622413.5A priority patent/CN102455556B/zh
Priority to US12/982,159 priority patent/US8384859B2/en
Publication of KR20120038846A publication Critical patent/KR20120038846A/ko
Application granted granted Critical
Publication of KR101717651B1 publication Critical patent/KR101717651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 개시된 발명은 하부기판; 상기 하부기판 상에 서로 수직으로 교차되게 배열되어 화소영역을 정의해 주는 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인의 교차 지점에 형성된 박막트랜지스터; 상기 게이트라인의 소정 부위에 배치되고, 이 게이트라인과 수직으로 교차되어 가로지르는 돌기; 상기 하부기판과 대향되게 배치되는 상부기판; 상기 상부기판 상에 형성되며, 상기 하부기판 상에 마련된 상기 돌기와 대응되는 제1 칼럼 스페이서; 상기 하부기판과 이격되어 상기 상부기판상에 형성되며, 상기 하부기판의 비화소영역과 대응되는 제2 칼럼 스페이서; 및 상기 하부기판과 상부기판 사이의 공간에 채워진 액정층을 포함하여 구성된다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 갭 유지 칼럼 스페이서와 눌림 방지 스페이서를 구비한 액정표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점차 증가하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), OELD(Organic Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube) 를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이러한 액정표시장치는 그 제조방식에 따라 액정 주입방식과 액정 적하방식으로 나눌 수 있다.
이들 중에서, 액정 적하방식의 액정표시장치에는 액정을 적하한 후 합착 공정을 진행하게 되어, 볼 스페이서를 사용할 경우 액정과 함께 볼 스페이서가 기판 면상에서 굴러다녀, 적절한 셀 갭 유지가 곤란할 수 있다.
따라서, 액정 적하방식의 액정표시장치에는 기판상의 소정 부위의 고착되는 칼럼 스페이서가 제안되었다. 이 액정 적하방식의 액정표시장치는 컬러필터기판 상에 칼럼 스페이서를 형성하고, TFT 기판에 액정을 적하하여 두 기판을 합착하여 패널을 형성한 것이다.
그러나, 상기 액정 적하방식의 액정표시장치는, 도면에는 도시하지 않았지만, 칼럼 스페이서가 상하부 기판에 닿아 있으며, 이 접촉 면적이 커서 칼럼 스페이서와 대향하는 하부기판 사이에 발생하는 마찰력이 크기 때문에, 터치 방향으로 터치 방향으로 이동한 후 상기 상부기판은 한참동안 원 상태로 복원되지 못하는 현상이 발생한다. 이러한 경우에, 터치 주변에 액정(칼럼 스페이서를 제외한 상부 및 하부기판 사이의 공간에 채워짐)이 모인 부위는, 칼럼 스페이서의 높이로 정의되는 타 부위의 셀 갭보다 셀갭이 높아지며, 손가락 또는 펜 등이 지나간 터치 부위는 액정이 흩어져, 터치 부위 및 터치 주변 영역에는 액정의 부족 및 과잉으로 정상적인 액정의 구동이 이루어지지 않아 터치 부위 및 그 경계가 얼룩으로 관찰되는 터치 불량이 발생한다.
이러한 터치 불량이 칼럼 스페이서가 형성된 액정표시장치에서 나타나는 이유는, 칼럼 스페이서가 한쪽 기판에는 고정되고 대향 기판과는 면 형상으로 접촉(상부 면 접촉)되어, 기판에 접촉되는 면적이 넓기 때문이라고 볼 수 있다.
따라서, 이러한 터치 부위 및 그 경계에서 얼룩이 발생하는 터치 불량이 발생하는 것을 해결하기 위해 갭 유지 칼럼 스페이서와 눌림 방지 칼럼 스페이서를 구비한 액정표시장치가 제안되었다.
이러한 종래의 갭 유지 칼럼 스페이서와 눌림 방지 칼럼 스페이서를 구비한 액정표시장치에 대해 도 1 내지 3을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 이중 칼럼 스페이서를 포함한 액정표시장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 게이트 배선 상에 배치된 원형 돌기와 접촉된 컬럼스페이서를 도시한 확대 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ선에 따른 단면도로서, 게이트 배선 상에 배치된 원형 돌기와 접촉된 컬럼스페이서와 눌림 방지용 칼럼 스페이서를 확대 도시한 단면도이다.
종래기술에 따른 액정표시장치는, 도 1 내지 3에 도시된 바와 같이, 크게 서로 대향하는 하부기판(11)과 상부기판(31), 및 상기 하부기판 (11)과 하부기판 (31) 사이에 충진된 액정층(41)을 포함하여 구성된다.
여기서, 상기 하부기판(11) 상에는, 화소영역을 정의하기 위해 게이트라인 (13) 및 데이터배선(19)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트라인 (13)과 데이터라인(19)이 교차하는 부분에 박막트랜지스터(T)가 형성되며, 각 화소영역에는 화소전극(27)이 형성된다.
여기서, 상기 박막트랜지스터(T)는 상기 게이트라인(13)으로부터 돌출된 게이트전극(13a)과, 상기 게이트전극(13a)을 덮는 형상의 반도체층(17a)과, 상기 반도체층(17a)의 양측에 대응되어 상기 데이터라인(19)으로부터 돌출된 소스전극 (19a)과, 상기 소스전극(19a)으로부터 소정 간격 이격된 드레인전극(19b)을 포함하여 구성된다.
또한, 도 2 및 3에 도시된 바와 같이, 상기 게이트라인(13) 상부의 소정 부위에 원형 돌기(21)가 형성된다. 이때, 상기 원형 돌기(21)는 상기 데이터라인(19) 형성시의 금속층패턴(19c)과 그 하부에 위치하는 반도체층(17a)으로 구성되는데, 상기 금속층패턴(19c)은 상기 반도체층(17a)의 테일(tail)에 의해 추가 접촉면이 있기 때문에 접촉 PPM 변동에 변동을 발생하게 된다.
한편, 상기 하부기판(11) 상에는 각 금속라인 간의 절연을 위해 상기 게이트라인(13)이 형성되고, 상기 게이트라인(13)을 포함한 기판 전면에 게이트절연막 (15)이 형성되며, 상기 게이트절연막(15) 위에 보호막(23)이 형성된다. 여기서, 상기 원형 돌기(21)는 그 하부에 게이트절연막(15)을 개재하여 상기 게이트라인(13)과 데이터라인(19) 간의 절연을 유지시킨다.
상기 하부기판(11)과 대향하여 상기 상부기판(31)에는, 상기 화소영역을 제외한 비화소영역(예를 들어, 게이트라인, 데이터라인 및 박막트랜지스터)을 차단하기 위한 블랙 매트릭스층(33)과, 각 화소 영역별로 차례로 R, G, B 안료가 대응되어 형성된 컬러필터층(35) 및 상기 컬러필터층(35)을 포함한 상기 상부기판(31) 전면에 형성된 공통전극(37)이 형성된다. 그리고, 상기 공통전극(37) 상부의 소정 부위에 셀갭(cell gap)을 유지하기 위한 제1 칼럼 스페이서(39a)와 상기 하부기판 (11)과 소정간격 이격된 제2 칼럼 스페이서(39b)가 형성된다.
여기서, 상기 제1, 2 칼럼 스페이서(39a, 39b)의 높이는 동일하며, 모두 상기 상부기판(31) 상에 형성된 것이다. 상기 제1 칼럼 스페이서(39a)의 배치 위치는 상기 원형 돌기(21)에 대응되는 부위이며, 상기 제2 칼럼 스페이서(39b)의 배치 위치는 상기 원형 돌기(21)를 제외한 상기 게이트라인(13) 또는 데이터라인(19)의 상부에 대응되는 영역이다.
이 경우, 상기 하부기판(11)과 상부기판(31)을 합착시킬 때, 합착시의 압력으로 상기 제1 칼럼 스페이서(39a)는 상기 원형 돌기(21)와 접촉하게 되며, 상기 제2 칼럼 스페이서(39b)는 상기 하부기판(11)의 최상층인 보호막(23)과 어느 정도 이격된다.
상기한 바와 같이, 종래기술에 따른 액정표시장치에 따르면 다음과 같은 문제점이 있다.
종래기술에 따른 액정표시장치에 따르면 게이트라인 위에 원형 돌기를 올려 갭 칼럼스페이서를 유지하는 구조이지만, 공정 진행에 따라 원형 돌기의 모든 방향으로 습식 및 건식 식각공정이 이루어지기 때문에 대형 공장 및 원장 유리기판 내의 돌기 CD 균일도가 떨어질 수 있다. 즉, 이러한 문제는 유리기판 내의 어떤 패널은 갭 접촉 분율이 최적화되어 갭(gap) 성 불량이 나오지 않고, 어떤 패널은 갭 접촉 분율이 줄어들어 갭(gap) 성 불량이 발생할 수 있는 리스크(risk)가 있다.
또한, 종래기술에 따른 액정표시장치에 사용된 원형 돌기는 모든 방향에서 노광 및 공정 식각 진행을 받기 때문에 원장 유리기판 및 공정 차수마다 돌기 CD 변동이 클 수밖에 없기 때문에 모든 방향으로 반도체층의 테일(tail)에 의한 추가 접촉면이 있기에 더욱 접촉 PPM 변동에 문제가 발생하게 된다.
이에 본 발명은 이러한 문제점들을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 공정 진행에 따라 갭(gap) 접촉 분율의 변동에 따른 갭 접촉 분율을 최소화하여 갭(gap) 성 얼룩 발생을 최소할 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 하부기판; 상기 하부기판 상에 서로 수직으로 교차되게 배열되어 화소영역을 정의해 주는 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인의 교차 지점에 형성된 박막트랜지스터; 상기 게이트라인의 소정 부위에 배치되고, 이 게이트라인과 수직으로 교차되어 가로지르는 돌기; 상기 하부기판과 대향되게 배치되는 상부기판; 상기 상부기판 상에 형성되며, 상기 하부기판 상에 마련된 상기 돌기와 대응되는 제1 칼럼 스페이서; 상기 하부기판과 이격되어 상기 상부기판상에 형성되며, 상기 하부기판의 비화소영역과 대응되는 제2 칼럼 스페이서; 및 상기 하부기판과 상부기판 사이의 공간에 채워진 액정층을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치 제조방법은, 서로 대향하는 하부기판과 상부기판을 제공하는 단계; 상기 하부기판 상에 게이트라인과 이 게이트라인으로부터 연장된 게이트전극을 형성하는 단계; 상기 게이트전극, 게이트라인을 포함한 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상부에 상기 게이트전극을 덮는 반도체층을 형성하는 단계; 상기 반도체층을 포함한 게이트절연막 상부에 데이터라인, 이 데이터라인으로부터 연장된 소스전극, 이 소스전극으로부터 이격된 드레인전극 및, 상기 게이트라인과 수직으로 교차되어 가로지르는 돌기를 형성하는 단계; 상기 데이터라인과, 소스전극 및 드레인전극을 포함한 기판 전면에 보호막을 형성하는 단계; 상기 보호막 내에 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계; 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 상기 돌기와 대응되는 상기 상부기판의 소정 부위에 제1 컬럼 스페이서를 형성하는 단계; 상기 하부기판과 비화소영역과 소정 높이로 대응되는 상기 상부기판의 소정 부위에 제2 컬럼 스페이서를 형성하는 단계; 상기 하부기판 상에 액정을 적하하는 단계; 및 상기 하부기판과 상부기판을 합착하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 액정표시장치 및 그 제조방법에 따르면 다음과 같은 효과가 있다.
본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 게이트라인을 가로 지르는 돌기를 형성함으로써, 돌기의 양 측면 가장자리부는 공정 변동에 따른 PPM 변동이 거의 없게 된다. 이는 원장 유리기판 내 균일도가 좋은 게이트 배선에 의해 정의되기 때문이다.
또한, 기존의 원형 돌기의 경우에는 단층 구조가 소스 및 드레인전극 형성용 금속층 아래에 액티브 테일(active tail)이 존재하여 PPM 변동에 있어 문제를 발생시킬 수 있지만, 본 발명에서는 게이트 배선을 가로지르는 돌기를 형성함으로써 이와 같은 문제를 50% 이상 절감이 가능하다. 즉, 게이트라인에 돌기의 데이터라인 금속층패턴을 수직으로 교차하여 지나가도록 배치하는 경우, 제1영역(A)은 기존과 동일한 변동성을 가지지만, 제2 영역(B)은 상기 게이트라인에 의해 정확히 정의 (define)하는 것이 가능하여 갭(gap) 접촉 분율 변동이 기존보다 약 절반 이하로 줄어들게 된다.
따라서, 본 발명에 따른 액정표시장치는 게이트라인을 가로지르는 돌기 구조를 형성해 줌으로써 공정 변동에 따른 갭(gap) 분율 PPM (즉, 총면적에 대한 접촉 면적의 비율) 변동이 최소화되어 갭(gap)성 불량 발생이 줄어든다.
도 1은 종래기술에 따른 이중 칼럼 스페이서를 포함한 액정표시장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 게이트 배선 상에 배치된 원형 돌기와 접촉된 컬럼스페이서를 도시한 확대 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ선에 따른 단면도로서, 게이트 배선 상에 배치된 원형 돌기와 접촉된 컬럼스페이서와 눌림 방지용 칼럼 스페이서를 확대 도시한 단면도이다.
도 4는 본 발명에 따른 이중 칼럼 스페이서를 포함한 액정표시장치를 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 게이트 배선에 가로지르는 돌기와 접촉된 컬럼스페이서를 도시한 확대 단면도이다.
도 6은 도 4의 Ⅵ-Ⅵ선에 따른 단면도로서, 게이트 배선에 가로지르는 돌기와 접촉된 컬럼스페이서와 눌림 방지용 칼럼 스페이서를 확대 도시한 단면도이다.
도 7a 내지 도 7k는 본 발명에 따른 액정표시장치의 제조공정 단면도들이다.
이하, 본 발명에 따른 액정표시장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 이중 칼럼 스페이서를 포함한 액정표시장치를 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 게이트 배선에 가로지르는 돌기와 접촉된 컬럼스페이서를 도시한 확대 단면도이다.
도 6은 도 4의 Ⅵ-Ⅵ선에 따른 단면도로서, 게이트 배선에 가로지르는 돌기와 접촉된 컬럼스페이서와 눌림 방지용 칼럼 스페이서를 확대 도시한 단면도이다.
본 발명에 따른 돌기를 포함한 액정표시장치는, 도 4 내지 6에 도시된 바와 같이, 크게 서로 대향하는 하부기판 (101)과 상부기판(131), 및 상기 하부기판 (101)과 하부기판(131) 사이에 충진된 액정층(141)을 포함하여 구성된다.
여기서, 상기 하부기판(101) 상에는, 화소영역을 정의하기 위해 게이트라인 (103) 및 데이터배선(119)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트라인(103)과 데이터라인(119)이 교차하는 부분에 박막트랜지스터(T)가 형성되며, 각 화소영역에는 화소전극(129a)이 형성된다. 이때, 상기 화소전극(129a)과 교번되는 공통전극(미도시)을 형성할 수도 있다.
여기서, 상기 박막트랜지스터(T)는 상기 게이트라인(103)으로부터 돌출된 게이트전극(103a)과, 상기 게이트전극(103a)을 덮는 형상의 반도체층(107a)과, 상기 반도체층(107a)의 양측에 대응되어 상기 데이터라인(119)으로부터 돌출된 소스전극 (119a)과, 상기 소스전극(119a)으로부터 소정 간격 이격된 드레인전극(119b)을 포함하여 구성된다.
또한, 도 4 및 5에 도시된 바와 같이, 상기 게이트라인(103) 상부의 소정 부위에 상기 데이터라인(119)과 동일층 및 동일 금속으로 돌기(121)가 형성된다. 상기 돌기(121)는 상기 게이트라인(103) 상부의 소정 부위에 가로지르는, 즉 상기 게이트라인(103)과 수직으로 교차되게 형성된다. 이때, 상기 게이트라인(103)과 수직으로 교차하는 상기 돌기(121)의 장변은 상기 게이트라인(103)의 배선 폭보다 넓게 형성된다. 상기 돌기(121)는 상기 데이터라인(119)의 단일층, 즉 데이터라인 금속층패턴(119c)으로 형성될 수도 있고, 그 하부에 반도체층(107a)을 포함하는 이중층, 즉 상기 데이터라인 금속층패턴(119c)과 반도체층(107a)일 수도 있다.
한편, 상기 하부기판(101) 상에는 각 금속라인 간의 절연을 위해 상기 게이트라인(103)이 형성되고, 상기 게이트라인(103)을 포함한 기판 전면에 게이트절연막(105)이 형성되며, 상기 게이트절연막(105) 위에 보호막(123)이 형성된다. 여기서, 상기 돌기(121)는 그 하부에 게이트절연막(105)을 개재하여 상기 게이트라인 (103)과 데이터라인(119) 간의 절연을 유지시킨다.
상기 하부기판(101)과 대향하여 상기 상부기판(131)에는, 상기 화소영역을 제외한 비화소영역(예를 들어, 게이트라인, 데이터라인 및 박막트랜지스터)을 차단하기 위한 블랙 매트릭스층(133)과, 각 화소 영역별로 차례로 R, G, B 안료가 대응되어 형성된 컬러필터층(135) 및 상기 컬러필터층(135)을 포함한 상기 상부기판 (131) 전면에 형성된 공통전극(137)이 형성된다. 그리고, 상기 공통전극(137) 상부의 소정 부위에 셀갭(cell gap)을 유지하기 위한 제1 칼럼 스페이서(139a)와 상기 하부기판(101)과 소정간격 이격된 제2 칼럼 스페이서(139b)가 형성된다.
여기서, 상기 제1, 2 칼럼 스페이서(139a, 139b)의 높이는 동일하며, 모두 상기 상부기판(131) 상에 형성된 것이다. 상기 제1 칼럼 스페이서(139a)의 배치 위치는 상기 돌기(121)에 대응되는 부위이며, 상기 제2 칼럼 스페이서(139b)의 배치 위치는 상기 돌기(121)를 제외한 상기 게이트라인(103) 또는 데이터라인(119)의 상부에 대응되는 영역이다.
이 경우, 상기 하부기판(101)과 상부기판(131)을 합착시킬 때, 합착시의 압력으로 상기 제1 칼럼 스페이서(139a)는 상기 돌기(121)와 접촉하게 되며, 상기 제2 칼럼 스페이서(139b)는 상기 하부기판(101)의 최상층인 보호막(123)과 어느 정도 이격된다.
상기 제2 칼럼 스페이서(139b)와 상기 하부기판(101)의 이격 정도는 상기 돌기(121)의 높이에 상기 제1 칼럼 스페이서(139a)가 상기 돌기(121)에 눌린 정도를 뺀 값에 상응한다.
따라서, 상기 게이트라인(103)에 돌기(121)의 데이터라인 금속층패턴(119c)을 수직으로 교차하여 지나가도록 배치하는 경우, 제1영역(A)은 기존과 동일한 변동성을 가지지만, 제2 영역(B)은 상기 게이트라인(103)에 의해 정확히 정의 (define)하는 것이 가능하여 갭(gap) 접촉 분율 변동이 기존보다 약 절반 이하로 줄어들게 된다.
상기 구성으로 이루어지는 본 발명에 따른 액정표시장치 제조방법에 대해 도 7a 내지 도 7k를 참조하여 설명하면 다음과 같다.
도 7a 내지 도 7k는 본 발명에 따른 액정표시장치의 제조공정 단면도들이다.
도면에는 도시하지 않았지만, 투명한 절연기판(101) 상에 제1 도전성 금속층 (미도시)을 스퍼터링 방법에 의해 증착한다. 이때, 상기 제1 도전성 금속층(미도시) 으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
그 다음, 상기 제1 도전성 금속층(미도시) 상에 제1 감광막(미도시)을 도포하고, 마스크를 이용한 포토리소그라피 공정기술을 통해 노광 및 현상하여 제 1감광막패턴(미도시)을 형성한다.
이어서, 도 7a에 도시된 바와 같이, 상기 제1 감광막패턴(미도시)을 마스크로 상기 제1 도전성 금속층(미도시)을 선택적으로 패터닝하여 게이트라인(103) 및 이 게이트라인(103)으로부터 수직되게 연장된 게이트전극(103a)을 형성한다.
그 다음, 도 7b에 도시된 바와 같이, 상기 제1 감광막패턴(미도시)을 제거한 다음, 상기 게이트라인(103) 및 게이트전극(103a)을 포함한 기판 전면에 게이트절연막(105), 비정질실리콘층(107) 및 제2 도전성 금속층(113)을 차례로 증착한다. 이때, 상기 제2 도전성 금속층(113)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이어서, 도 7c에 도시된 바와 같이, 상기 제2 도전성 금속층(113) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제2 감광막(117)을 형성한다.
그 다음, 광차단부(115a)와 반투과부(115b) 및 투과부(115c)로 이루어진 회절마스크(115)를 이용하여 상기 제2 감광막(117)에 노광 공정을 진행한다. 이때, 상기 회절마스크(115)의 광차단부(115a)는 소스 및 드레인전극 형성 지역과 돌기를 구성하는 데이터라인 금속층패턴(미도시; 도 6의 119c 참조) 형성지역에 대응하는 상기 제2 감광막(117) 상측에 위치하며, 상기 회절마스크(115)의 반투과부(115b)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 제2 감광막(117) 상측에 위치한다. 상기 회절마스크(115) 이외에 광의 회절 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 마스크를 사용할 수도 있다.
이어서, 도 7d에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제2 감광막(117)을 선택적으로 패터닝하여 소스 및 드레인전극 형성지역과 채널 형성지역 및 데이터 라인 금속층패턴 형성지역, 즉 돌기 형성지역 상부에 각각 제2 감광막패턴(117a, 117b, 117c)을 형성한다. 이때, 상기 소스 및 드레인전극 형성지역과 돌기 형성지역 상부의 제2 감광막패턴(117a, 117c)은 광이 투과되지 않은 상태이기 때문에 제2 감광막(117) 두께를 그대로 유지하고 있지만, 상기 채널 형성지역 상부의 제2 감광막(117b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 채널 형성지역 상부의 제2 감광막패턴(117b)은 상기 소스 및 드레인전극 형성지역 및 돌기 형성지역 상부의 제2 감광막패턴(117a, 117c)보다 얇은 두께를 갖는다.
그 다음, 도 7e에 도시된 바와 같이, 상기 제2 감광막패턴(117a, 117b, 117c)을 마스크로 상기 제2 도전성 금속층(113), 비정질실리콘층(107)을 순차적으로 패터닝하여 상기 게이트전극(103a)에 대응하는 게이트절연막(105) 상부에 반도체층(107a)과 제2 도전성 금속층패턴(113)을 형성하고, 상기 게이트라인(103)의 소정 부위와 대응하는 상기 게이트절연막(105) 상부에 반도체층(107a)과 데이터라인 금속층패턴(113a)을 형성한다. 이때, 상기 반도체층(107a)과 데이터라인 금속층패턴(113a)은 돌기(121)를 구성하며, 이 돌기(121)는 상기 게이트라인(103) 상부에 수직으로 교차되게 형성되며, 상기 게이트라인(103)의 배선 폭보다 더 넓게 형성된다. 즉, 도 4에서와 같이, 상기 돌기(121)의 수직지역인 제2 영역(B)은 수평지역인 제1 영역(A)보다 넓게 형성된다.
이어서, 도 7f에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 소스 및 드레인전극 형성지역과 데이터라인 금속층패턴(113a) 상부의 제2 감광막패턴(117a, 117c)의 두께 일부와 함께 상기 채널 형성지역 상부의 제2 감광막패턴(117b)을 완전히 제거한다. 이때, 상기 채널영역 상부에 오버랩되는 제2 도전성 금속층 패턴 (113) 상부가 외부로 노출된다.
그 다음, 도 7g에 도시된 바와 같이, 상기 두께 일부가 제거된 제2 감광막패턴(117a)을 마스크로 상기 제2 도전성 금속층패턴(113)을 선택적으로 패터닝하여 상기 게이트라인(103)과 수직으로 교차되는 데이터라인(113b)과 함께 이 데이터라인(113b)으로부터 연장된 소스전극(113c) 및 이 소스전극(113c)과 이격된 드레인전극(113d)을 각각 형성한다.
이어서, 상기 제2 감광막패턴(117a, 117c)를 제거한 다음 상기 데이터라인 (113b)과 함께 이 데이터라인(113b)으로부터 연장된 소스전극(113c) 및 이 소스전극(113c)과 이격된 드레인전극(113d)을 포함한 기판 전면에 보호막(123)을 증착한 후 그 위에 제3 감광막(125)을 도포한다.
그 다음, 도 7h에 도시된 바와 같이, 마스크를 이용한 포토리소그라피 공정을 이용하여 상기 제3 감광막(125)을 노광 및 현상하여 제3 감광막패턴(125a)을 형성한다.
이어서, 상기 제3 감광막패턴(125a)을 마스크로 상기 보호막(123)을 선택적으로 패터닝하여 상기 드레인전극(113d)를 노출시키는 콘택홀(127)을 형성한다.
그 다음, 도 7i에 도시된 바와 같이, 상기 제3 감광막패턴(125a)을 제거한 다음 상기 콘택홀(127)을 포함한 보호막(123) 상에 투명한 도전물질층(129)을 스퍼터링방법으로 증착한다.
이어서, 도면에는 도시하지 않았지만, 상기 도전물질층(129) 상에 제4 감광막(미도시)을 도포한 후 마스크를 이용한 포토리소그라피 공정기술을 이용하여 노광 및 현상하여 제4 감광막패턴(미도시)을 형성한다.
그 다음, 도 7j에 도시된 바와 같이, 상기 제4 감광막패턴(미도시)을 마스크로 상기 투명한 도전물질층(129)을 선택적으로 패터닝하여 상기 드레인전극(113d)과 전기적으로 접속하는 화소전극(129a)을 형성함으로써 하부기판 어레이 제조공정을 완료한다. 이때, 상기 화소전극(129a) 형성시에 교번으로 공통전극(미도시)을 형성할 수도 있다.
이후, 도 7k에 도시된 바와 같이, 상기 하부기판(101)과 합착되는 상부기판 (131) 상의 소정 부위에 화소영역을 제외한 지역으로 입사되는 광을 차단시켜 주는 역할을 담당하는 블랙매트릭스층(133)을 형성한다.
그 다음, 상기 블랙매트릭스층(133)을 포함한 상부기판(131) 상에 영역별로 R, G, B 컬러필터(135)를 형성한다. 이때, 상기 R, G, B 컬러필터(135)는 상기 게이트라인과 데이터라인과 대응하는 상부기판 지역에 형성될 수도 있고, 형성되지 않을 수도 있다.
이어서, 상기 블랙 매트릭스층(133) 및 컬러필터(135)을 포함한 상부기판 (131) 전면에 공통전극(137)을 형성한다.
그 다음, 상기 공통전극(137) 상부에 감광성 수지층(미도시)을 두껍게 도포한다.
이어서, 마스크를 이용하여 상기 감광성 수지층(미도시)을 노광하여, 소정 높이의 상부면 상에 소정의 돌출부를 갖는 제1 및 2 칼럼 스페이서(139a, 139b)를 형성함으로써 상부기판 어레이 제조공정을 완료한다. 이때, 상기 제1 칼럼 스페이서(139a)는 셀갭(cell gap)을 유지하기 위한 스페이서이며, 상기 제2 칼럼 스페이서(139b)는 상기 하부기판(101)과 소정간격 이격되어져 눌림을 방지하는 역할을 담당한다. 또한, 상기 제1, 2 칼럼 스페이서(139a, 139b)의 높이는 동일하다. 상기 제1 칼럼 스페이서(139a)의 배치 위치는 상기 돌기(121)에 대응되는 부위이며, 상기 제2 칼럼 스페이서(139b)의 배치 위치는 상기 돌기(121)를 제외한 상기 게이트라인(103) 또는 데이터라인(119)의 상부에 대응되는 영역이다.
그 다음, 상기 하부기판(101) 상에 액정을 적하하여 액정층(141)을 형성한다.
이어서, 상기 하부기판(101)과 상부기판(131)을 합착한다. 이때, 상기 하부기판(101)과 상부기판(131)을 합착시킬 때, 합착시의 압력으로 상기 제1 칼럼 스페이서(139a)는 상기 돌기(121)와 접촉하게 되며, 상기 제2 칼럼 스페이서(139b)는 상기 하부기판(101)의 최상층인 보호막(123)과 어느 정도 이격된다.
따라서, 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 게이트라인을 가로 지르는 돌기를 형성함으로써, 돌기의 양 측면 가장자리부는 공정 변동에 따른 PPM 변동이 거의 없게 된다. 이는 원장 유리기판 내 균일도가 좋은 게이트 배선에 의해 정의되기 때문이다.
또한, 기존의 원형 돌기의 경우에는 단층 구조가 소스 및 드레인전극 형성용 금속층 아래에 액티브 테일(active tail)이 존재하여 PPM (즉, 총면적에 대한 접촉 면적의 비율) 변동에 있어 문제를 발생시킬 수 있지만, 본 발명에서는 게이트 배선을 가로지르는 돌기를 형성함으로써 이와 같은 문제를 50% 이상 절감이 가능하다. 즉, 게이트라인에 돌기의 데이터라인 금속층패턴을 수직으로 교차하여 지나가도록 배치하는 경우, 제1영역(A)은 기존과 동일한 변동성을 가지지만, 제2 영역(B)은 상기 게이트라인에 의해 정확히 정의(define)하는 것이 가능하여 갭(gap) 접촉 분율 변동이 기존보다 약 절반 이하로 줄어들게 된다.
따라서, 본 발명에 따른 액정표시장치는 게이트라인을 가로지르는 돌기 구조를 형성해 줌으로써 공정 변동에 따른 갭(gap) 분율 PPM 변동이 최소화되어 갭(gap)성 불량 발생이 줄어든다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 하부기판 103: 게이트라인
103a: 게이트전극 105: 게이트절연막
107: 비정질실리콘층 107a: 반도체층
113: 제2 도전성 금속층 113a: 데이터라인 금속층패턴
113b: 데이터라인 113c: 소스전극
113d: 드레인전극 115: 회절마스크
115a: 광차단부 115b: 반투과부
115c: 투과부 117: 제2 감광막
117a, 117b, 117c: 제2 감광막패턴 121: 돌기
123: 보호막 125: 제3 감광막
125a: 제3 감광막패턴 127: 콘택홀
129: 투명 도전물질층 129a: 화소전극
A: 제1 영역 B: 제2영역

Claims (13)

  1. 하부기판;
    상기 하부기판 상에 서로 수직으로 교차되게 배열되어 화소영역을 정의해 주는 게이트라인과 데이터라인;
    상기 게이트라인과 데이터라인의 교차 지점에 형성된 박막트랜지스터;
    상기 게이트라인의 소정 부위에 배치되고, 이 게이트라인과 수직으로 교차되어 가로지르는 돌기;
    상기 하부기판과 대향되게 배치되는 상부기판;
    상기 상부기판 상에 형성되며, 상기 하부기판 상에 마련된 상기 돌기와 대응되는 제1 칼럼 스페이서;
    상기 하부기판과 이격되어 상기 상부기판상에 형성되며, 상기 하부기판의 비화소영역과 대응되는 제2 칼럼 스페이서; 및
    상기 하부기판과 상부기판 사이의 공간에 채워진 액정층을 포함하여 구성되는 액정표시장치.
  2. 제1항에 있어서, 상기 박막트랜지스터는 상기 게이트라인으로부터 연장된 게이트전극, 상기 게이트전극과 오버랩되며 상기 데이터라인으로부터 연장된 소스전극, 이 소스전극과 이격된 드레인전극 및, 상기 소스전극 및 드레인전극 하부에 배치된 반도체층을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 상기 하부기판 상에 상기 박막트랜지스터의 드레인전극과 전기적으로 접속되는 화소전극이 더 포함되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 돌기는 상기 데이터라인과 동일층인 데이터라인 금속층패턴의 단일층 구조 또는, 상기 데이터라인과 동일층인 데이터라인 금속층패턴과 그 하부의 반도체층의 이중층 구조로 구성된 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 게이트라인의 소정 부위에 수직으로 교차되어 가로지르는 돌기의 장변 길이는 상기 게이트라인의 배선 폭보다 긴 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 상기 상부기판 상에 상기 게이트라인, 데이터라인 및 박막트랜지스터에 대응되어 형성된 블랙매트릭스층과;
    상기 화소영역에 대응되어 형성된 컬러필터층; 및
    상기 블랙매트릭스층 및 컬러필터층을 포함한 상부기판 전면에 형성된 공통전극을 포함하여 이루어진 것을 특징으로 하는 액정표시장치.
  7. 제3항에 있어서, 상기 하부기판 상에 상기 화소전극과 교번되는 공통전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
  8. 서로 대향하는 하부기판과 상부기판을 제공하는 단계;
    상기 하부기판 상에 게이트라인과 이 게이트라인으로부터 연장된 게이트전극을 형성하는 단계;
    상기 게이트전극, 게이트라인을 포함한 기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상부에 상기 게이트전극을 덮는 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 게이트절연막 상부에 데이터라인, 이 데이터라인으로부터 연장된 소스전극, 이 소스전극으로부터 이격된 드레인전극 및, 상기 게이트라인과 수직으로 교차되어 가로지르는 돌기를 형성하는 단계;
    상기 데이터라인과, 소스전극 및 드레인전극을 포함한 기판 전면에 보호막을 형성하는 단계;
    상기 보호막 내에 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계;
    상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;
    상기 돌기와 대응되는 상기 상부기판의 소정 부위에 제1 컬럼 스페이서를 형성하는 단계;
    상기 하부기판과 비화소영역과 소정 높이로 대응되는 상기 상부기판의 소정 부위에 제2 컬럼 스페이서를 형성하는 단계;
    상기 하부기판 상에 액정을 적하하는 단계; 및
    상기 하부기판과 상부기판을 합착하는 단계를 포함하여 구성되는 액정표시장치 제조방법.
  9. 제8항에 있어서, 상기 돌기는 상기 데이터라인과 동일층인 데이터라인 금속층패턴의 단일층 구조 또는, 상기 데이터라인과 동일층인 데이터라인 금속층패턴과 그 하부의 반도체층의 이중층 구조로 구성된 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제8항에 있어서, 상기 게이트라인의 소정 부위에 수직으로 교차되어 가로지르는 돌기의 장변 길이는 상기 게이트라인의 배선 폭보다 긴 것을 특징으로 하는 액정표시장치 제조방법.
  11. 제8항에 있어서, 상기 상부기판 상에 상기 게이트라인, 데이터라인 및 박막트랜지스터에 대응되는 블랙매트릭스층을 형성하는 공정;
    상기 화소영역에 대응되는 컬러필터층을 형성하는 공정; 및
    상기 블랙매트릭스층 및 컬러필터층을 포함한 상부기판 전면에 공통전극을 형성하는 공정을 더 포함하여 이루어진 것을 특징으로 하는 액정표시장치 제조방법.
  12. 제8항에 있어서, 상기 하부기판 상에 상기 화소전극과 교번되는 공통전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제8항에 있어서, 상기 제1 및 2 칼럼 스페이서의 높이는 동일한 것을 특징으로 하는 액정표시장치 제조방법.














KR1020100100526A 2010-10-14 2010-10-14 액정표시장치 및 그 제조방법 KR101717651B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100100526A KR101717651B1 (ko) 2010-10-14 2010-10-14 액정표시장치 및 그 제조방법
CN201010622413.5A CN102455556B (zh) 2010-10-14 2010-12-23 液晶显示器件及其制造方法
US12/982,159 US8384859B2 (en) 2010-10-14 2010-12-30 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100100526A KR101717651B1 (ko) 2010-10-14 2010-10-14 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120038846A true KR20120038846A (ko) 2012-04-24
KR101717651B1 KR101717651B1 (ko) 2017-03-20

Family

ID=45933881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100526A KR101717651B1 (ko) 2010-10-14 2010-10-14 액정표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US8384859B2 (ko)
KR (1) KR101717651B1 (ko)
CN (1) CN102455556B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396943B1 (ko) * 2012-06-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 제조방법
KR20160067543A (ko) * 2014-12-04 2016-06-14 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149747B (zh) * 2013-04-03 2016-05-18 深超光电（深圳）有限公司 液晶显示面板
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
US9349753B2 (en) 2014-02-24 2016-05-24 Boe Technology Group Co., Ltd. Array substrate, method for producing the same and display apparatus
KR101565818B1 (ko) * 2014-09-11 2015-11-06 엘지디스플레이 주식회사 액정표시장치
TWI542925B (zh) * 2015-06-16 2016-07-21 凌巨科技股份有限公司 顯示面板
JP6554403B2 (ja) * 2015-11-24 2019-07-31 株式会社ジャパンディスプレイ 液晶表示装置
CN205507295U (zh) 2016-03-01 2016-08-24 京东方科技集团股份有限公司 阵列基板和包括其的显示装置
KR102343241B1 (ko) 2017-07-24 2021-12-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081947A (ko) * 2003-03-17 2004-09-23 삼성전자주식회사 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR20070034270A (ko) * 2005-09-23 2007-03-28 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR20070035820A (ko) * 2005-09-28 2007-04-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672652B1 (ko) * 2004-04-30 2007-01-24 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
JP5066335B2 (ja) * 2004-11-22 2012-11-07 三星電子株式会社 感知素子を内蔵した表示装置
KR101127832B1 (ko) * 2005-06-28 2012-03-22 엘지디스플레이 주식회사 액정 표시 장치
KR101192770B1 (ko) * 2005-06-30 2012-10-18 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
US8045104B2 (en) * 2005-08-31 2011-10-25 Lg Display Co., Ltd. In-plane switching mode liquid crystal display and method for manufacturing the same, comprising first and second black matrix lines
KR101264682B1 (ko) * 2005-12-13 2013-05-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8023054B2 (en) * 2005-12-30 2011-09-20 Lg Display Co., Ltd. Flat panel display and fabricating method thereof
CN100428481C (zh) * 2007-04-28 2008-10-22 上海广电光电子有限公司 薄膜晶体管阵列基板及其修复方法
KR100949507B1 (ko) * 2007-07-12 2010-03-24 엘지디스플레이 주식회사 액정 표시 장치
KR101237113B1 (ko) * 2008-05-08 2013-02-25 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101354406B1 (ko) * 2008-05-23 2014-01-22 엘지디스플레이 주식회사 액정표시장치
KR101375845B1 (ko) * 2009-09-15 2014-03-19 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101286550B1 (ko) * 2009-09-15 2013-07-17 엘지디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081947A (ko) * 2003-03-17 2004-09-23 삼성전자주식회사 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR20070034270A (ko) * 2005-09-23 2007-03-28 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR20070035820A (ko) * 2005-09-28 2007-04-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396943B1 (ko) * 2012-06-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 제조방법
US9335600B2 (en) 2012-06-25 2016-05-10 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
KR20160067543A (ko) * 2014-12-04 2016-06-14 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20120092596A1 (en) 2012-04-19
CN102455556A (zh) 2012-05-16
CN102455556B (zh) 2015-09-30
KR101717651B1 (ko) 2017-03-20
US8384859B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101192783B1 (ko) 액정표시장치 및 이의 제조방법
KR101717651B1 (ko) 액정표시장치 및 그 제조방법
JP4532231B2 (ja) 液晶表示装置及びその製造方法
JP4578443B2 (ja) 液晶表示装置及びその製造方法
JP4192143B2 (ja) 液晶表示装置及びその製造方法
JP4566951B2 (ja) 液晶表示装置及びその製造方法
JP2014528598A (ja) 画素ユニット、アレイ基板、液晶パネル及びアレイ基板の製造方法
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101192761B1 (ko) 액정표시장치 및 이의 제조방법
KR20090006705A (ko) 액정 표시 장치 및 이의 제조 방법
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20130015737A (ko) 액정표시장치
JP2005309239A (ja) 液晶表示装置
US8120733B2 (en) Liquid crystal display device and method for manufacturing the same
KR101866565B1 (ko) 액정표시장치 및 이의 제조방법
KR20110016242A (ko) 액정표시장치
KR20130030975A (ko) 액정표시장치
JP2001092378A (ja) アクティブマトリクス基板
KR20060110665A (ko) 액정 표시 장치 및 이의 제조 방법
KR102226051B1 (ko) 액정표시장치 및 그 제조방법
KR101557805B1 (ko) 액정표시장치
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101736927B1 (ko) 액정표시장치
JP4824829B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 4