KR101565818B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101565818B1
KR101565818B1 KR1020140119931A KR20140119931A KR101565818B1 KR 101565818 B1 KR101565818 B1 KR 101565818B1 KR 1020140119931 A KR1020140119931 A KR 1020140119931A KR 20140119931 A KR20140119931 A KR 20140119931A KR 101565818 B1 KR101565818 B1 KR 101565818B1
Authority
KR
South Korea
Prior art keywords
substrate
protective layer
gap column
liquid crystal
column spacer
Prior art date
Application number
KR1020140119931A
Other languages
English (en)
Inventor
김윤오
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140119931A priority Critical patent/KR101565818B1/ko
Priority to DE102014118841.1A priority patent/DE102014118841B3/de
Priority to TW103144838A priority patent/TWI539218B/zh
Priority to GB1423046.0A priority patent/GB2530115B/en
Priority to CN202010554348.0A priority patent/CN111708236A/zh
Priority to CN201410822134.1A priority patent/CN105446020A/zh
Priority to US14/586,444 priority patent/US9442327B2/en
Application granted granted Critical
Publication of KR101565818B1 publication Critical patent/KR101565818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명은, 액정표시장치의 제1기판과 제2기판 합착시 두 기판 사이의 간격을 일정하게 유지하기 위하여, 제1기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과 상기 게이트 배선 및 데이터 배선과 각각 연결되며 상기 화소영역 내에 각각 형성된 박막트랜지스터와 상기 제1기판 전면에 상기 박막트랜지스터를 각각 노출시키며 상기 데이터 배선을 기준으로 좌우측에 각각 형성된 제1 및 제2홀과, 상기 제1 및 제2홀 사이에 형성된 보호층패턴을 구비하며 형성되는 제1보호층과 상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 제2보호층과 상기 제2보호층 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내부에 각각 형성된 화소전극과 상기 제1기판과 마주보는 제2기판의 내측면에 형성된 제1 내지 제3갭컬럼스페이서와 상기 제1및 제2기판 사이에 개재된 액정층을 포함하며, 상기 제1갭컬럼스페이서의 끝단은 상기 제1기판의 상기 보호층패턴 상부에 위치하고, 상기 제2갭컬럼스페이서의 끝단은 상기 보호층패턴 및 제1홀 사이에 위치하고, 상기 제3갭컬럼스페이서의 끝단은 상기 보호층패턴 및 제2홀 사이에 위치하는 것을 특징으로 하는 액정표시장치를 제공한다.

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히, 갭컬럼스페이서의 배치 변경에 의해 액정패널의 갭을 유지할 수 있는 액정표시장치에 관한 것이다.
일반적으로 액정표시장치의 제1기판과 제2기판 사이에는 두 기판 사이의 간격을 일정하게 유지하기 위한 스페이서가 위치하는데, 스페이서는 형상 및 배치방법에 따라 볼 스페이서(ball spacer)와 컬럼 스페이서(column spacer)로 구분된다.
또한, 컬럼 스페이서는 박막트랜지스터가 형성된 제1기판과 접촉하는 갭컬럼스페이서와 제1기판과 일정거리 이격되는 눌림 컬럼 스페이서로 구분된다.
최근에는 특정 위치에 원하는 형태로 형성 가능한 컬럼 스페이서가 널리 사용되며, 컬럼 스페이서는 상대적으로 공정수가 적은 컬러필터층이 형성된 제2기판 상에 주로 형성된다.
도 1은 종래의 액정표시장치의 화소영역 상에 갭컬럼스페이서의 위치를 도시한 평면도이다.
도면에 도시한 바와 같이, 종래의 액정표시장치는 박막트랜지스터(Tr)와 화소전극(57) 및 공통전극(미도시)이 구비되는 제1기판(10)과, 갭컬럼스페이서(미도시)가 구비되는 제2기판(미도시)과 이들 두 기판(10, 미도시) 사이에 개재된 액정층(미도시)을 포함하여 구성되어 있다.
한편, 제1기판(10)에는 다수의 게이트 배선(17)이 형성되어 있으며, 다수의 게이트 배선(17)과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선(18)이 형성되어 있다.
또한, 다수의 각 화소영역에는 게이트 배선(17) 및 데이터 배선(18)의 교차지점에 형성되며 이들 배선(17, 18)과 연결되는 박막트랜지스터(Tr)가 형성되어 있다.
한편, 제1기판(10)에는 박막트랜지스터(Tr)를 덮으며 제1 보호층(미도시)이 전면에 구비되어 있으며, 상기 제1보호층(미도시) 위로 제2보호층(미도시)이 전면에 구비되어 있다.
이때, 제2보호층(미도시)에는 상기 박막트랜지스터에 대응하여, 제2보호층(미도시)이 제거됨으로써 제1보호층(미도시)을 노출시키는 홀(hl)과, 각 홀(hl) 사이에 형성된 보호층패턴(미도시)이 구비되어 있다.
한편, 제2보호층(미도시) 상부에 표시영역 전면에 공통전극(미도시)이 형성되어 있고, 공통전극(미도시) 상부에 전면에 제3보호층(미도시)이 형성되어 있다.
제3보호층(미도시) 상부에는 투명 도전성물질로 이루어지며 박막트랜지스터의 드레인 전극(36)과 접촉하는 화소전극(57)이 형성되어 있다.
전술한 구성을 갖는 제1기판(10)에 대응하여 제2기판(미도시)에는 각 화소영역의 경계 및 박막트랜지스터(Tr)에 대응하여 블랙매트릭스(미도시)가 형성되어 있으며, 상기 블랙매트릭스(미도시)를 덮으며 각 화소영역 별로 순차 반복되는 적, 녹, 청색 컬러필터 패턴(미도시)을 포함하는 컬러필터층(미도시)이 형성되어 있다.
또한, 상기 컬러필터층(미도시)을 덮으며 전면에 평탄한 표면을 갖는 오버코트층(미도시)이 형성되고 있으며, 상기 오버코트층(미도시)과 접촉하며 기둥형태를 갖는 갭컬럼스페이서(미도시)가 형성되고 있다.
이때, 도1에 도시한 바와 같이, 종래의 액정표시장치의 모든 갭컬럼스페이서(미도시)는 제1기판(10)에 구비된 홀(hl)과 홀(hl) 사이에 형성된 보호층패턴(미도시) 상의 제1부분(11)에 위치하여, 갭컬럼스페이서(미도시)의 끝단 전면이 보호층패턴(미도시) 상부에 형성된 제2보호층(미도시)과 접촉된다.
이러한 갭컬럼스페이서(미도시)는 제1기판(10)과 갭컬럼스페이서(미도시)의 접촉밀도를 고려하여 일정 개수 및 비율로 형성될 수 있다.
도 2a는 도 1의 절단선 Ⅱ-Ⅱ를 따라 절단한 부분에 대한 단면도로서, 제1 및 제2기판 합착시 정위치에 합착된 경우의 도면이고, 도 2b 및 2c는 도 1의 절단선 Ⅱ-Ⅱ를 따라 절단한 부분에 대한 단면도로서, 제1 및 제2기판 합착시 합착이 틀어진 경우의 도면이다.
도 2a 내지 도 2c에 도시한 바와 같이, 종래의 액정표시장치의 제1기판(10) 상에는 제1영역(13a)과 제2영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(21), 상기 제2영역(13b)을 각각 노출시키는 반도체층 콘택홀을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 박막트랜지스터(Tr)를 구성하고 있다.
또한, 박막트랜지스터(Tr) 및 제1기판(10) 전면에 드레인전극(36)의 일부를 노출시키는 드레인콘택홀(ch)이 구비된 제1보호층(41)이 형성되어있고, 제1보호층(41) 위로 박막트랜지스터(Tr)에 대응되는 영역에 홀(hl) 및 상기 홀(hl)과 홀(hl) 사이에 보호층패턴(51)이 구비된 제2보호층(미도시)이 제1기판(10) 전면에 형성되어 있다.
또한, 제2보호층(미도시) 위로 공통전극(미도시)이 형성되어 있고, 공통전극(미도시) 위로 드레인콘택홀(ch)을 노출시키는 제3보호층(55)이 형성되어 있고, 제3보호층(55) 위에 드레인콘택홀(ch)을 통해 드레인전극(36)과 연결되는 화소전극(57)이 형성되어 있다.
제2기판(20) 상에는 각 화소영역의 경계 및 박막트랜지스터(Tr)에 대응하여 블랙매트릭스(61)가 형성되어 있으며, 상기 블랙매트릭스(61)를 덮으며 각 화소영역별로 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층(63)이 형성되어 있다.
또한, 상기 컬러필터층(63)을 덮으며 전면에 평탄한 표면을 갖는 오버코트층(65)이 형성되고 있으며, 상기 오버코트층(65)과 접촉하며 기둥형태를 갖는 갭컬럼스페이서(75)가 형성되고 있다.
이하, 상부의 제2기판(20)이 하부의 제1기판(10)에 대해 상대적으로 우측으로 이동하여 합착이 틀어진 경우는 좌측으로 이동하여 합착이 틀어진 경우와 동일하므로 설명 편의상 생략한다.
도 2a에 도시한 바와 같이, 종래의 액정표시장치의 상부의 제2기판(20)과 하부의 제1기판(10)이 정위치에 합착된 경우, 제2기판(20) 내측면에 형성된 모든 갭컬럼스페이서(75)의 끝단은 제1기판(10)의 보호층패턴(51) 상부에 위치하게 되고, 보호층패턴(51) 상부에 형성된 제3보호층(55)과 상기 끝단 전면이 접촉하게 되어 액정패널의 갭(gap)을 유지할 수 있게 된다.
반면, 도 2b에 도시한 바와 같이, 종래의 액정표시장치의 상부의 제2기판(20)과 하부의 제1기판(10) 합착시 합착이 틀어진 경우, 상부의 제2기판(20)은 하부의 제1기판(10)에 대해 상대적으로 좌측으로 이동하게 된다.
이때, 제2기판(20)의 내측면에 형성된 모든 갭컬럼스페이서(75)도 좌측으로 이동하게 되며, 모든 갭컬럼스페이서(75)의 끝단은 제1기판(10)의 보호층패턴(51) 및 홀(hl) 사이에 위치하게 되어 보호층패턴(51) 상부에 형성된 제3보호층(55)과 상기 끝단의 일부면과 접촉하게 되고, 이에 따라 접촉면적이 줄어들게 된다.
특히, 보호층패턴(51) 및 그 상부에 형성된 제3보호층(55)의 절곡부는 공정상 단차가 크지 않고, 높은 PPI(Pixel per inch)의 액정표시장치 구현시 그 폭이 좁게 형성되어 작은 외력만으로도 모든 갭컬럼스페이서의 끝단은 제1기판(10)의 홀(hl)에 삽입 되어 홀(hl)의 바닥면을 이루는 제3보호층(55)과 접촉하게 되고, 제1 및 제2기판(10,20) 사이의 갭(gap)이 줄어들게 된다.
또한, 도2c에 도시한 바와 같이, 종래의 액정표시장치의 상부의 제2기판(20)과 하부의 제1기판(10) 합착시 합착이 심하게 틀어질 경우 제2기판(20) 내측면에 형성된 모든 갭컬럼스페이서(75)도 더 좌측으로 이동하게 되며, 모든 갭컬럼스페이서(75)의 끝단은 제1기판(10)의 홀(hl)에 삽입 하게 되어 홀(hl)의 바닥면을 이루는 제3보호층(55)과 접촉하게 되고, 제1 및 제2기판(10,20) 사이의 갭(gap)이 줄어들게 된다.
따라서, 갭컬럼스페이서(75)가 액정패널의 갭을 유지하지 못함에 따라, 제1 및 제2기판 사이의 적정량의 액정이 충진되지 못해 화질불량을 일으키게 되고, 액정표시장치의 표면을 쓸어 내리는 경우 쓸어 내린 부위의 휘도가 불균일하게 되어 얼룩이 발생하게 되는 터치불량이 발생되고, 액정표시장치의 표면을 일정한 힘으로 누르는 경우 제1기판(10)이나 제2기판(20)이 변형되어 해당 부위에 얼룩이 발생하게 되는 눌림불량이 발생되는 문제점이 있다.
한편, 고해상도(300PPI 이상)의 액정표사장치를 구현하기 위해 1인치당 화소 숫자(Pixel per inch: PPI)가 증가되면서 갭컬럼스페이서(75)를 형성할 수 있는 영역 즉, 보호층패턴(51) 상부 또한 좁아지게 되므로, 제1기판(10)과 제2기판(20)의 합착시 합착이 조금만 틀어지더라도 상기와 같은 문제점이 발생할 수 있다.
본 발명은 이러한 종래의 액정표시장치의 문제점을 해결하기 위해 안출된 것으로, 액정표시장치의 액정패널의 갭을 유지하여 적정량의 액정이 충진되지 못해 발생하는 화질불량, 터치불량 및 눌림불량을 방지할 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여, 제1기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과 상기 게이트 배선 및 데이터 배선과 각각 연결되며 상기 화소영역 내에 각각 형성된 박막트랜지스터와 상기 제1기판 전면에 상기 박막트랜지스터를 각각 노출시키며 상기 데이터 배선을 기준으로 좌우측에 각각 형성된 제1 및 제2홀과, 상기 제1 및 제2홀 사이에 형성된 보호층패턴을 구비하며 형성되는 제1보호층과 상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 제2보호층과 상기 제2보호층 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내부에 각각 형성된 화소전극과 상기 제1기판과 마주보는 제2기판의 내측면에 형성된 제1 내지 제3갭컬럼스페이서와 상기 제1및 제2기판 사이에 개재된 액정층을 포함하며,
상기 제1갭컬럼스페이서의 끝단은 상기 제1기판의 상기 보호층패턴 상부에 위치하고, 상기 제2갭컬럼스페이서의 끝단은 상기 보호층패턴 및 제1홀 사이에 위치하고, 상기 제3갭컬럼스페이서의 끝단은 상기 보호층패턴 및 제2홀 사이에 위치하는 것을 특징으로 하는 액정표시장치를 제공한다.
또한, 상기 제1갭컬럼스페이서의 끝단은 상기 보호층패턴 상부에 형성된 상기 제2보호층과 전면적으로 접촉하고, 상기 제2 및 제3갭컬럼스페이서의 끝단은 상기 보호층패턴 상부에 형성된 상기 제2보호층과 부분적으로 접촉하는 것을 특징으로 한다.
또한, 상기 제1 내지 제3갭컬럼스페이서의 끝단 중 적어도 하나는 상기 제1기판의 제1보호층패턴 상부에 형성된 상기 제2보호층과 전면적으로 접촉하는 것을 특징으로 한다.
또한, 상기 제1보호층은 포토아크릴 등의 유기절연물질로 이루어지며,
상기 제2보호층은 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 등의 무기절연물질로 이루어지는 것을 특징으로 한다.
또한, 상기 제1 내지 제3갭컬럼스페이서는 2:1:1 비율로 형성되는 것을 특징으로 한다.
또한, 상기 제2기판의 내측면에 상기 제1기판의 최상층의 구성요소와 이격되도록 형성되는 눌림컬럼스페이서를 더 포함하는 액정표시장치를 제공한다.
또한, 상기 제2기판의 내측면과 상기 제1 내지 제3갭컬럼스페이서 사이에 형성되는 블랙매트릭스와 상기 블랙매트릭스를 덮는 컬러필터층과 상기 컬러필터층을 덮는 오버코트층을 더 포함하는 액정표시장치를 제공한다.
본 발명에 따른 액정표시장치는 갭컬럼스페이서의 형성위치를 조정하여 액정패널의 상부기판 및 하부기판 합착시 합착이 틀어지는 경우에도 액정패널의 갭을 유지할 수 있는 갭컬럼스페이서의 개수 또는 밀도를 증가 시켜 화질불량, 터치불량 및 눌림불량을 방지할 수 있는 효과가 있다.
도 1은 종래의 액정표시장치의 화소영역 상에 갭컬럼스페이서의 위치를 도시한 평면도이다.
도 2a는 도 1의 절단선 Ⅱ-Ⅱ를 따라 절단한 부분에 대한 단면도로서, 제1 및 제2기판 합착시 정위치에 합착된 경우의 도면이고, 도 2b 및 2c는 도 1의 절단선 Ⅱ-Ⅱ를 따라 절단한 부분에 대한 단면도로서, 제1 및 제2기판 합착시 합착이 틀어진 경우의 도면이다.
도 3a 내지 도 3c는 본 발명의 액정표시장치의 화소영역 상에 갭컬럼스페이서의 위치를 도시한 평면도이다.
도 4a는 도 3a의 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도이고, 도 4b는 도 3b의 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이고, 도 4c는 도 3c의 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다.
도 5a 내지 도 5c는 각각 도 4a 내지 도 4c의 단면도에서 제1 및 제2기판 합착시 합착이 틀어진 경우의 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 3a 내지 도 3c는 본 발명의 액정표시장치의 화소영역 상에 갭컬럼스페이서의 위치를 도시한 평면도이다.
도면에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 박막트랜지스터(Tr)와 화소전극(157) 및 공통전극(미도시)이 구비되는 제1기판(110)과 갭컬럼스페이서(미도시)가 구비되는 제2기판(미도시)과 이들 두 기판(110, 미도시) 사이에 개재된 액정층(미도시)을 포함하여 구성되고 있다.
한편, 상기 제1기판(110)에는 제1방향으로 연장하며 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 게이트 배선(117)이 형성되어 있으며, 상기 저저항 금속물질로 이루어지며 제2방향으로 연장함으로써 상기 다수의 게이트 배선(117)과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선(118)이 형성되고 있다.
상기 다수의 각 화소영역에는 상기 게이트 배선(117) 및 데이터 배선(118)과 연결되며, 게이트 전극(121)과, 게이트 절연막(미도시)과, 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(133, 136)으로 구성된 박막트랜지스터(Tr)가 형성되고 있다.
이때, 도면에 있어서 상기 박막트랜지스터(Tr)는 채널을 이루는 영역이 게이트 배선(117)의 연장방향을 기준으로 반시계방향으로 45도정도 회전한‘U'형태를 이루는 것을 일례로 보이고 있지만, 다양한 형태로 변형될 수 있다.
한편, 상기 제1기판(110)에는 상기 박막트랜지스터(Tr)를 덮으며 무기절연물질로 이루어진 제1보호층(미도시)이 전면에 구비되고 있으며, 상기 제1보호층(미도시) 위로 타 유기물질 대비 상대적으로 저유전율 값을 갖는 포토아크릴(photo acryl)로 이루어진 제2보호층(미도시)이 전면에 구비되고 있다.
이때, 본 발명의 실시예에 따른 액정표시장치의 제1기판(101)에 있어 가장 특징적인 것으로, 상기 포토아크릴로 이루어진 제2보호층(미도시)에는 상기 박막트랜지스터(Tr)에 대응하여 제거되어 제1보호층(미도시)을 노출시키는 제1 및 제2홀(hl1, hl2)이 구비되고 있다.
한편, 상기 다수의 화소영역으로 이루어진 표시영역에 있어 상기 제1 및 제2홀(hl1, hl2)이 구비된 상기 제2보호층(미도시) 상부에는 상기 표시영역 전면에 투명 도전성 물질로 이루어진 공통전극(미도시)이 형성되고 있다.
또한, 상기 공통전극(미도시) 상부에는 전면에 무기절연물질로 이루어진 제3보호층(미도시)이 구비되고 있다. 이때, 상기 제1 및 제2홀(hl1, hl2)내부에 있어서는 상기 제3보호층(미도시)과 그 하부의 제1보호층(미도시)이 제거되어 상기 드레인 전극(136)의 일부를 노출시키는 드레인 콘택홀(ch)이 구비되고 있다.
그리고, 상기 제3보호층(미도시) 상부에는 투명 도전성 물질로 이루어지며 상기 드레인 콘택홀(ch)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(136)과 접촉하며, 상기 각 화소영역 내부에는 판 형태를 갖는 화소전극(157)이 형성되고 있다.
전술한 구성을 갖는 제1기판(110)에 대응하여 제2기판(미도시)에는 각 화소영역의 경계 및 박막트랜지스터(Tr)에 대응하여 블랙매트릭스(미도시)가 형성되고 있으며, 상기 블랙매트릭스(미도시)를 덮으며 각 화소영역별로 순차 반복되는 적, 녹, 청색 컬러필터 패턴(미도시)을 포함하는 컬러필터층(미도시)이 형성되어 있다.
또한, 상기 컬러필터층(미도시)을 덮으며 전면에 평탄한 표면을 갖는 오버코트층(미도시)이 형성되고 있으며, 상기 오버코트층(미도시)과 접촉하며 기둥형태를 갖는 갭컬럼스페이서(미도시)가 형성되고 있다.
이때, 도 3a에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 제1 갭컬럼스페이서(미도시)는 제1기판(110)에 구비된 제1홀(hl1)과 제2홀(hl2) 사이에 형성된 보호층패턴(미도시) 상의 제1부분(111a)에 위치하여, 제1갭컬럼스페이서(미도시)의 끝단 전면이 보호층패턴(미도시) 상부에 형성된 제3보호층(미도시)과 접촉된다.
또한, 도 3b에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 제2 갭컬럼스페이서(미도시)는 제1기판(110)에 구비된 보호층패턴(미도시) 및 제1홀(hl1) 사이의 제2부분(111b)에 위치하여, 제2갭컬럼스페이서(미도시)의 끝단 일부면이 보호층패턴(미도시) 상부에 형성된 제3보호층(미도시)과 접촉된다.
또한, 도 3c에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 제3 갭컬럼스페이서(미도시)는 제1기판(110)에 구비된 보호층패턴(미도시) 및 제2홀(hl2) 사이의 제3부분(111c)에 위치하여, 제3갭컬럼스페이서(미도시)의 끝단 일부면이 보호층패턴(미도시) 상부에 형성된 제3보호층(미도시) 및 화소전극 일부(157)와 접촉된다.
전술한 제1 내지 제3 갭컬럼스페이서(미도시)는 제1기판(110)과 제1 내지 제3 갭 컬럼 스페이서(미도시)의 접촉밀도를 고려하여 일정 개수 및 비율로 형성될 수 있다.
이후에는 이러한 평면 구성을 갖는 본 발명의 실시예에 따른 액정표시장치의 단면 구조에 대해 설명한다.
도 4a는 도 3a의 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도이고, 도 4b는 도 3b의 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이고, 도 4c는 도 3c의 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다.
도면에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 박막트랜지스터(Tr)와 화소전극(157) 및 공통전극(미도시)이 구비되는 제1기판(110)과 갭컬럼스페이서(175a, 175b, 175c)가 구비되는 제2기판(120)과 이들 두 기판(110, 120) 사이에 개재된 액정층(미도시)을 포함하여 구성되고 있다.
우선, 투명하고 절연 특성을 갖는 재질 예를들면 유리 또는 플라스틱으로 이루어진 제1기판(110) 상에 제1영역(113a)과 제2영역(113b)으로 구분된 반도체층(113)이 형성되어 있으며, 반도체층(113) 위로 기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로서 게이트 절연막(116)이 형성되어 있다.
또한, 게이트절연막(116) 위로 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 선택되는 하나 또는 둘 이상의 물질로써 제 1 방향으로 연장하는 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)과 연결되는 게이트 전극(121)이 형성되어 있다.
다음, 상기 게이트 전극(121) 및 게이트 절연막(116) 위로 층간절연막(123)이 형성되어 있으며, 상기 게이트 전극(121)에 대응하여 서로 이격하는 소스 및 드레인 전극(133, 136)이 상기 층간절연막(123) 상부에 형성되어 있다.
한편, 순차 적층된 반도체층(113), 게이트 전극(121), 층간절연막(123), 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
또한, 층간절연막(123) 상부에는 게이트 배선(도3a의 117)과 교차하여 화소영역을 정의하는 데이터 배선(도3a의 118)이 제2방향으로 연장하며 상기 박막트랜지스터(Tr)의 소스 전극(133)과 연결되며 형성되어 있다.
한편, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136) 위로 상기 제1기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1보호층(141)이 형성되어 있다.
이러한 무기절연물질로 이루어지는 제1보호층(141)은 포토아크릴(photo acryl)로 이루어진 제2보호층(151)을 형성하는 경우 채널이 오염될 수 있으므로 이를 방지하기 위해 형성된 것으로 생략될 수도 있다.
다음, 상기 제1보호층(141) 위로 저 유전율 값을 갖는 포토아크릴(photo acryl)로 이루어지는 제2보호층(미도시)이 형성되어 있다.
이때, 상기 제2보호층(미도시)에는 상기 박막트랜지스터(Tr)에 대응하여 상기 제1보호층을 노출시키는 제1 및 제2홀(hl1, hl2)이 형성되어 있고, 상기 제1 및 제2홀(hl1, hl2) 사이에 보호층 패턴(151)이 형성되어 있다.
또한, 상기 제1 및 제2홀(hl1, hl2)을 구비한 제2보호층(미도시) 상부에는 표시영역 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(미도시)이 형성되고 있다.
다음, 상기 제1 및 제2홀(hl1, hl2)에 대응하여 공통전극 위로 상기 제1기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제3보호층(155)이 형성되어 있다. 이때 상기 제3보호층(160)은 상기 제1 및 제2홀(hl1, hl2) 내부에도 형성되고 있는 것이 특징이며, 상기 드레인 전극(136)의 제 2 부분(136b)에 대응해서는 그 하부에 위치하는 상기 제1보호층(141)과 더불어 드레인 전극(136)의 일부를 노출시키는 드레인 콘택홀(ch)이 구비되고 있다.
다음, 상기 제3보호층(160) 상부에는 상기 홀(hl) 내부에서 상기 드레인 콘택홀(ch)을 통해 노출된 드레인 전극(136)과 접촉하며 각 화소영역 내에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 화소전극(157)이 형성되어 있다.
이러한 단면 구성을 갖는 제1기판(110)에 대응하여 제2기판(120)에 있어서, 절연 특성을 갖는 투명한 제2기판(120)의 내측면에는 각 화소영역의 경계 및 상기 박막트랜지스터(Tr)에 대응하여 블랙매트릭스(161)가 형성되고 있다.
또한, 블랙매트릭스(161) 상에서 경계를 가지며 각 화소영역 별로 순차 반복되는 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층(163)이 형성되어 있으며, 컬러필터층(163)을 덮으며 전면에 평탄한 표면을 갖는 오버코트층(165)이 형성되어 있다.
또한, 상기 오버코트층(165)과 접촉하며 기둥형태를 갖는 갭컬럼스페이서(175a, 175b, 175c)가 일정간격 이격하며 형성되어 있다.
도면에는 갭컬럼스페이서(175a, 175b, 175c)만 도시하였지만 기둥 형태로서 갭컬럼스페이서(175a, 175b, 175c) 보다 높이가 작은 눌림 컬럼 스페이서(미도시)도 포함될 수 있다.
이때, 도 4a에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 제1 갭컬럼스페이서(175a)는 제1기판(110)에 구비된 제1홀(hl1)과 제2홀(hl2) 사이에 형성된 보호층패턴(151) 상의 제1부분(도 3a의 111a)에 위치하여, 갭컬럼스페이서(175a)의 끝단 전면이 보호층패턴(151) 상부에 형성된 제3보호층(155)과 접촉된다.
또한, 도 4b에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 제2 갭컬럼스페이서(175b)는 제1기판(110)에 구비된 보호층패턴(151) 및 제1홀(hl1) 사이의 제2부분(도 3b의 111b)에 위치하여, 제2갭컬럼스페이서(175b)의 끝단 일부면이 보호층패턴(151) 상부에 형성된 제3보호층(미도시)과 접촉된다.
또한, 도 3c에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 제3 갭컬럼스페이서(175c)는 제1기판(110)에 구비된 보호층패턴(151) 및 제2홀(hl2) 사이의 제3부분(도 3c의 111c)에 위치하여, 제3갭컬럼스페이서(175c)의 끝단 일부면이 보호층패턴(151) 상부에 형성된 제3보호층(155) 및 화소전극 일부(157)와 접촉된다.
전술한 제1 내지 제3 갭컬럼스페이서(175a, 175b, 175c)는 제1기판(110)과 제1 내지 제3 갭 컬럼 스페이서(175a, 175b, 175c)의 접촉밀도를 고려하여 일정 개수 및 비율로 형성될 수 있다.
또한, 도면에는 도시하지 않았지만, 제2기판(120)의 내측면에 갭컬럼스페이서(175a, 175b, 175c)보다 높이가 작고 제1기판(110)의 최상층의 구성요소와 이격되는 눌림컬럼스페이서(미도시)를 더 포함하여 형성할 수 있는데, 이때, 눌림 컬럼스페이서(미도시)의 개수 및 갭컬럼스페이서(175a, 175b, 175c)와의 관계에서 그 형성 비율을 조절함으로써, 액정패널의 갭을 유지할 뿐만 아니라 터치불량 및 눌림불량을 더욱더 방지할 수 있다.
한편, 도면에 나타나지 않았지만, 제1기판(110)과 제2기판(120)이 서로 합착되어 패널을 이루는 상태를 유지할 수 있도록 상기 표시영역 외측의 비표시영역(미도시)에는 액정층(미도시)을 둘러싸는 형태로 접착제의 역할을 하는 씰패턴(미도시)이 구비됨으로써 본 발명의 실시예에 따른 액정표시장치가 완성된다.
도 5a 내지 도 5c는 각각 도 4a 내지 도 4c의 단면도에서 제1 및 제2기판 합착시 합착이 틀어진 경우의 도면이다.
이하, 상부의 제2기판(120)이 하부의 제1기판(110)에 대해 상대적으로 우측으로 이동하여 합착이 틀어진 경우는 좌측으로 이동하여 합착이 틀어진 경우와 동일하므로 설명 편의상 생략한다.
또한, 도 5a 내지 도 5c에 도시된 액정표시장치를 이루는 각 구성요소들은 전술한 도 4a 내지 도 4c의 구성요소와 동일하므로 이에 대한 설명은 생략하겠다.
먼저, 도 5a에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 상부의 제2기판(120)과 하부의 제1기판(110) 합착시 합착이 틀어진 경우, 상부의 제2기판(120)은 하부의 제1기판(110)에 대해 상대적으로 좌측으로 이동하게 된다.
이때, 제2기판(120)의 내측면에 형성된 제1갭컬럼스페이서(175a)도 좌측으로 이동하게 되며, 제1갭컬럼스페이서(175a)의 끝단은 제1기판(110)의 보호층패턴(151) 및 제1홀(hl1) 사이에 위치하게 되어 보호층패턴(151) 상부에 형성된 제3보호층(155)과 상기 제1갭컬럼스페이서(175a)의 끝단의 일부면이 접촉하게 된다.
다음, 설명의 편의상 도 5c를 먼저 설명하겠다.
도 5c에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 상부의 제2기판(120)과 하부의 제1기판(110) 합착시 합착이 틀어진 경우, 상부의 제2기판(120)은 하부의 제1기판(110)에 대해 상대적으로 좌측으로 이동하게 된다.
이때, 제2기판(120)의 내측면에 형성된 제3갭컬럼스페이서(175c)도 좌측으로 이동하게 되며, 제3갭컬럼스페이서(175c)의 끝단은 제1기판(110)의 보호층패턴(151) 상부에 위치하게 되고, 보호층패턴(151) 상부에 형성된 제3보호층(155)과 상기 제3갭컬럼스페이서(175c)의 끝단 전면이 접촉하게 된다.
다음, 도 5b에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치의 상부의 제2기판(120)과 하부의 제1기판(110) 합착시 합착이 틀어진 경우, 상부의 제2기판(120)은 하부의 제1기판(110)에 대해 상대적으로 좌측으로 이동하게 된다.
이때, 제2기판(120)의 내측면에 형성된 제2갭컬럼스페이서(175b)도 좌측으로 이동하게 되며, 제2갭컬럼스페이서(175b)의 끝단은 제1기판(110)의 제1홀(hl1) 상에 위치하게 되지만, 종래의 액정표시장치의 도2c와 달리 제2갭컬럼스페이서(175b)의 끝단은 제1기판(110)의 제1홀(hl1)에 삽입 되지 않아 제1홀(hl1)의 바닥면을 이루는 제3보호층과 이격 되지만, 제3갭컬럼스페이서(175c)에 의해 액정패널의 갭(gap)은 유지된다.
이는, 제2기판(120)의 내측면에 형성된 제2갭컬럼스페이서(175b)가 좌측으로 이동할 때 동시에 제1 및 제3갭컬럼스페이서(175a, 175c)도 좌측으로 이동하게 되며, 제1갭컬럼스페이서(175a)의 끝단은 제1기판(110)의 보호층패턴(151) 및 제1홀(hl1) 사이에 위치하게 되어 보호층패턴(151) 상부에 형성된 제3보호층(155)과 상기 끝단의 일부면과 접촉하게 되고, 제3갭컬럼스페이서(175c)의 끝단은 제1기판(110)의 보호층패턴(151) 상부에 위치하게 되어 보호층패턴(151) 상부에 형성된 제3보호층(155)과 상기 끝단 전면이 접촉함으로써, 제2갭컬럼스페이서(175b)가 보호층패턴(151)과 접촉하지 않더라도, 제1기판(110) 및 제2기판(120) 사이의 갭(gap)을 유지시켜주기 때문이다.
즉, 상부의 제2기판(120)과 하부의 제1기판(110)이 정위치에 합착시에는 제1갭컬럼스페이서(175a)가 제1 및 제2기판(110,120) 사이의 갭(gap)을 유지시켜주고, 제2기판(120)이 제1기판(110)에 비해 상대적으로 좌측으로 이동하여 합착이 틀어진 경우에는 제3갭컬럼스페이서(175c)가 제1 및 제2기판(110,120) 사이의 갭(gap)을 유지시켜주고, 제2기판(120)이 제1기판(110)에 비해 상대적으로 우측으로 이동하여 합착이 틀어진 경우에는 제2갭컬럼스페이서(175b)가 제1 및 제2기판(110,120) 사이의 갭(gap)을 유지시켜주는 것이다.
한편, 제2기판(120)의 내측면에 제1 내지 제3갭컬럼스페이서(175a, 175b, 175c) 각각의 형성 개수 및 비율은 조절할 수 있으며, 제1 및 제2기판(110, 120) 합착시 정위치에 합착되는 경우가 합착이 틀어지는 경우보다 많으므로 제1 내지 제3갭컬럼스페이서(175a, 175b, 175c)는 2:1:1 비율로 형성되는 것이 바람직하다.
또한, 제2 및 제3갭컬럼스페이서(175b, 175c)는 제1갭컬럼스페이서(175a)를 중심으로 마주보며 양측에 각각 배치될 수 있다.
따라서, 갭컬럼스페이서(175a, 175b 175c)가 액정패널의 갭을 유지하지 못함에 따라, 제1 및 제2기판(110,120) 사이의 적정량의 액정이 충진되지 못해 발생하는 화질불량을 방지하고, 액정표시장치의 표면을 쓸어 내리는 경우 쓸어 내린 부위의 휘도가 불균일하게 되어 얼룩이 발생하게 되는 터치불량 발생을 방지하고, 액정표시장치의 표면을 일정한 힘으로 누르는 경우 제1기판(110)이나 제2기판(120)이 변형되어 해당 부위에 얼룩이 발생하게 되는 눌림불량 발생을 방지하는 효과가 있다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
110 : 제1기판
120 : 제2기판
113 : 반도체층
133, 136 : 소스 및 드레인전극
121 : 게이트전극
157 : 화소전극
175a, 175b, 175c : 제1 내지 제3갭컬럼스페이서
151 : 보호층패턴
163 : 컬러필터층
161 : 블랙매트릭스
165 : 오버코트층
ch : 드레인 콘택홀
hl1, hl2 : 제1 및 제2홀
Tr : 박막트랜지스터

Claims (8)

  1. 제1기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선;
    상기 게이트 배선 및 데이터 배선과 각각 연결되며 상기 화소영역 내에 각각 형성된 박막트랜지스터;
    상기 제1기판 전면에 상기 박막트랜지스터를 각각 노출시키며 상기 데이터 배선을 기준으로 좌우측에 각각 형성된 제1 및 제2홀과, 상기 제1 및 제2홀 사이에 형성된 보호층패턴을 구비하며 형성되는 제1보호층;
    상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 제2보호층;
    상기 제2보호층 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내부에 각각 형성된 화소전극;
    상기 제1기판과 마주보는 제2기판의 내측면에 형성된 제1 내지 제3갭컬럼스페이서;
    상기 제1및 제2기판 사이에 개재된 액정층을 포함하며,
    상기 제1갭컬럼스페이서의 끝단은 상기 제1기판의 상기 보호층패턴 상부에 위치하고, 상기 제2갭컬럼스페이서의 끝단은 상기 보호층패턴 상부 및 제1홀 상부 사이에 위치하고, 상기 제3갭컬럼스페이서의 끝단은 상기 보호층패턴 상부 및 제2홀 상부 사이에 위치하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제2 및 제3갭컬럼스페이서는 상기 제1갭컬럼스페이서를 중심으로 마주보며 양측에 각각 배치되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1갭컬럼스페이서의 끝단은 상기 보호층패턴 상부에 형성된 상기 제2보호층과 전면적으로 접촉하고, 상기 제2 및 제3갭컬럼스페이서의 끝단은 상기 보호층패턴 상부에 형성된 상기 제2보호층과 부분적으로 접촉하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제1 내지 제3갭컬럼스페이서의 끝단 중 적어도 하나는 상기 제1기판의 제1보호층패턴 상부에 형성된 상기 제2보호층과 전면적으로 접촉하는 것을 특징으로 하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제1보호층은 포토아크릴 등의 유기절연물질로 이루어지며,
    상기 제2보호층은 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 등의 무기절연물질로 이루어지는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제1 내지 제3갭컬럼스페이서는 2:1:1 비율로 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 제2기판의 내측면에 상기 제1기판의 최상층의 구성요소와 이격되도록 형성되는 눌림컬럼스페이서를 더 포함하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 제2기판의 내측면과 상기 제1 내지 제3갭컬럼스페이서 사이에 형성되는
    블랙매트릭스;
    상기 블랙매트릭스를 덮는 컬러필터층;
    상기 컬러필터층을 덮는 오버코트층을 더 포함하는 액정표시장치.
KR1020140119931A 2014-09-11 2014-09-11 액정표시장치 KR101565818B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020140119931A KR101565818B1 (ko) 2014-09-11 2014-09-11 액정표시장치
DE102014118841.1A DE102014118841B3 (de) 2014-09-11 2014-12-17 Flüssigkristallanzeigevorrichtung
TW103144838A TWI539218B (zh) 2014-09-11 2014-12-22 液晶顯示裝置
GB1423046.0A GB2530115B (en) 2014-09-11 2014-12-23 Liquid crystal display device
CN202010554348.0A CN111708236A (zh) 2014-09-11 2014-12-24 液晶显示装置
CN201410822134.1A CN105446020A (zh) 2014-09-11 2014-12-24 液晶显示装置
US14/586,444 US9442327B2 (en) 2014-09-11 2014-12-30 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140119931A KR101565818B1 (ko) 2014-09-11 2014-09-11 액정표시장치

Publications (1)

Publication Number Publication Date
KR101565818B1 true KR101565818B1 (ko) 2015-11-06

Family

ID=54601231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140119931A KR101565818B1 (ko) 2014-09-11 2014-09-11 액정표시장치

Country Status (6)

Country Link
US (1) US9442327B2 (ko)
KR (1) KR101565818B1 (ko)
CN (2) CN111708236A (ko)
DE (1) DE102014118841B3 (ko)
GB (1) GB2530115B (ko)
TW (1) TWI539218B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572958B (zh) * 2015-07-28 2017-03-01 友達光電股份有限公司 顯示器
JP2017097281A (ja) * 2015-11-27 2017-06-01 株式会社ジャパンディスプレイ 液晶表示装置
KR102473101B1 (ko) * 2016-04-04 2022-12-01 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
KR20180014330A (ko) * 2016-07-29 2018-02-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN109358446B (zh) * 2018-10-31 2024-04-26 武汉华星光电技术有限公司 液晶显示面板、彩膜基板及薄膜晶体管基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123534A (ja) 1996-10-23 1998-05-15 Toshiba Corp 液晶表示素子
JP4709375B2 (ja) 2000-12-22 2011-06-22 東芝モバイルディスプレイ株式会社 液晶表示素子
JP2004341214A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 電気光学装置、電子機器、及び電気光学装置の製造方法
KR101057859B1 (ko) * 2003-11-08 2011-08-19 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
JP4092309B2 (ja) * 2004-06-03 2008-05-28 シャープ株式会社 液晶表示装置
JP2007334003A (ja) * 2006-06-15 2007-12-27 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
KR101239820B1 (ko) 2006-06-28 2013-03-06 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR20080060825A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TW201011398A (en) 2008-09-01 2010-03-16 Chunghwa Picture Tubes Ltd Liquid crystal display panel
KR101621027B1 (ko) * 2009-12-30 2016-05-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP5548488B2 (ja) * 2010-03-10 2014-07-16 株式会社ジャパンディスプレイ 液晶表示パネル
KR20120033688A (ko) * 2010-09-30 2012-04-09 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101717651B1 (ko) * 2010-10-14 2017-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101877448B1 (ko) * 2011-06-30 2018-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5837350B2 (ja) * 2011-07-21 2015-12-24 株式会社ジャパンディスプレイ 液晶表示装置
KR101866565B1 (ko) * 2011-10-31 2018-06-12 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI465814B (zh) 2012-04-23 2014-12-21 Au Optronics Corp 液晶顯示面板
KR101391836B1 (ko) * 2012-12-17 2014-05-07 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
GB2530115B (en) 2017-03-29
CN105446020A (zh) 2016-03-30
DE102014118841B3 (de) 2016-01-21
CN111708236A (zh) 2020-09-25
TW201610526A (zh) 2016-03-16
US20160077369A1 (en) 2016-03-17
TWI539218B (zh) 2016-06-21
US9442327B2 (en) 2016-09-13
GB2530115A (en) 2016-03-16

Similar Documents

Publication Publication Date Title
US10534224B2 (en) Display substrate and liquid crystal display device comprising the same
KR101565818B1 (ko) 액정표시장치
CN101211084B (zh) 液晶显示板及其制造方法
KR101600306B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR102420398B1 (ko) 액정 표시 장치 및 그 제조방법
US20150055046A1 (en) Liquid Crystal Display Device
EP2477064A1 (en) Liquid crystal display device and method for manufacturing same
JP6497876B2 (ja) 液晶表示パネル、及びその製造方法
JP5538106B2 (ja) 液晶表示パネル
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
WO2010095187A1 (ja) 液晶表示装置及びその製造方法
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
KR20160090233A (ko) 디스플레이 디바이스
KR102601612B1 (ko) 표시 장치
US9436031B2 (en) Liquid crystal display and manufacturing method thereof
KR20170035368A (ko) 액정 표시 장치 및 그 제조 방법
JP5221408B2 (ja) 表示装置及びその製造方法
US10497725B2 (en) Method of producing display panel board
TWI599833B (zh) 陣列基板及具有該陣列基板的液晶顯示面板
KR20160135898A (ko) 액정 표시 장치
KR101557805B1 (ko) 액정표시장치
JP5213532B2 (ja) 液晶表示パネル用基板及び液晶表示パネルの製造方法
KR102494781B1 (ko) 프린지-필드 스위칭 액정표시장치 및 그 제조방법
KR20050054280A (ko) 액정표시소자 및 그 제조방법
KR102212167B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4